CN107958896A - 具有天线结构的双面塑封扇出型封装结构及其制备方法 - Google Patents

具有天线结构的双面塑封扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN107958896A
CN107958896A CN201711281899.9A CN201711281899A CN107958896A CN 107958896 A CN107958896 A CN 107958896A CN 201711281899 A CN201711281899 A CN 201711281899A CN 107958896 A CN107958896 A CN 107958896A
Authority
CN
China
Prior art keywords
antenna
layer
metal
wiring layer
capsulation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711281899.9A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
林章申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201711281899.9A priority Critical patent/CN107958896A/zh
Priority to US15/923,337 priority patent/US10325786B1/en
Publication of CN107958896A publication Critical patent/CN107958896A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种具有天线结构的双面塑封扇出型封装结构及其制备方法，包括：重新布线层；半导体芯片，正面朝向倒装装设于重新布线层的第一表面；第一塑封材料层，位于重新布线层的第一表面，且将半导体芯片封裹塑封；第二塑封材料层，位于重新布线层的第二表面；天线结构，位于第二塑封材料层远离重新布线层的表面；电连接结构，位于第二塑封材料层内，与重新布线层及天线结构电连接；连接通孔，位于第一塑封材料层内；焊料凸块，位于连接通孔内，且与重新布线层电连接。本发明中半导体芯片与天线结构分别位于重新布线层上下两侧，重新布线层中的金属线层可以起到屏蔽天线结构的干扰信号的作用，从而避免天线结构对半导体芯片造成干扰。

Description

具有天线结构的双面塑封扇出型封装结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种具有天线结构的双面塑封扇出型封装结构及其制备方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
在现有的具有天线的扇出型封装结构中，天线与半导体芯片均借助基板封装连接在一起，且在封装结构中的各层金属层之间的电连接结构均通过曝光电镀工艺而形成。上述具有天线的扇出型封装结构存在如下问题：封装结构的尺寸较大、成本较高及电连接结构高度较大影响封装结构性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有天线结构的双面塑封扇出型封装结构及其制备方法，用于解决现有技术中具有天线的扇出型封装结构存在的封装结构的尺寸较大、成本较高及电连接结构高度较大影响封装结构性能等问题。
为实现上述目的及其他相关目的，本发明提供一种具有天线结构的双面塑封扇出型封装结构，所述具有天线结构的双面塑封扇出型封装结构包括：
重新布线层，包括相对的第一表面及第二表面；
半导体芯片，正面朝向倒装装设于所述重新布线层的第一表面，且与所述重新布线层电连接；
第一塑封材料层，位于所述重新布线层的第一表面，且将所述半导体芯片封裹塑封；
第二塑封材料层，位于所述重新布线层的第二表面；
天线结构，位于所述第二塑封材料层远离所述重新布线层的表面；
电连接结构，位于所述第二塑封材料层内，一端与所述重新布线层电连接，另一端与所述天线结构电连接；
连接通孔，位于所述第一塑封材料层内，且暴露出部分所述重新布线层的第一表面；
焊料凸块，位于所述连接通孔内，且与所述重新布线层电连接。
优选地，所述天线结构包括一层金属天线。
优选地，所述天线结构包括至少两层上下间隔叠置的金属天线，相邻两层所述金属天线之间经由金属引线电连接。
优选地，所述天线结构还包括介质层，所述介质层至少位于相邻两层所述金属天线之间。
优选地，所述金属天线为一螺旋状天线，所述螺旋状天线于所述半导体芯片所在表面的正投影位于所述半导体芯片的外围。
优选地，所述金属天线包括多个所述天线单元，多个所述天线单元沿平行于所述第二塑封材料层远离所述重新布线层的表面的方向呈环形分布，且所述金属天线于所述半导体芯片所在表面的正投影位于所述半导体芯片的外围。
优选地，所述天线单元包括块状天线或螺旋状天线。
优选地，所述电连接结构包括金属引线。
本发明还提供一种具有天线结构的双面塑封扇出型封装结构的制备方法，所述具有天线结构的双面塑封扇出型封装结构的制备方法包括如下步骤：
1)提供一基板，于所述基板上形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述剥离层上形成第一塑封材料层，所述第一塑封材料层将所述半导体芯片封裹塑封；
4)去除所述基板，所述第一塑封材料层的一表面暴露出所述半导体芯片的正面；
5)于所述第一塑封材料层暴露出所述半导体芯片正面的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述第一塑封材料层的表面相接触；
6)于所述重新布线层的第二表面形成电连接结构，所述电连接结构的底部与所述重新布线层电连接；
7)于所述重新布线层的第二表面形成第二塑封材料层，所述第二塑封材料层将所述电连接结构塑封，且所述第二塑封材料层远离所述重新布线层的表面暴露出所述电连接结构的顶部；
8)于所述第二塑封材料层远离所述重新布线层的表面形成天线结构，所述天线结构与所述电连接结构的顶部电连接；
9)于所述第一塑封材料层内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
优选地，步骤8)中，于所述第二塑封材料层远离所述重新布线层的表面形成所述天线结构的具体方法为：于所述第二塑封材料层远离所述重新布线层的表面形成一层金属天线作为所述天线结构。
优选地，步骤8)中，于所述第二塑封材料层远离所述重新布线层的表面形成所述天线结构包括如下步骤：
8-1)于所述第二塑封材料层远离所述重新布线层的表面形成第一层金属天线；
8-2)于第一层所述金属天线上形成第一金属引线，所述第一金属引线的底部与第一层所述金属天线电连接；
8-3)于所述第二塑封材料层远离所述重新布线层的表面形成第一层介质层，第一层所述介质层完全覆盖第一层所述金属天线及所述第一金属引线，且第一层所述介质层的顶部与所述第一金属引线的顶部相平齐；
8-4)于第一层所述介质层的表面形成第二层金属天线。
优选地，步骤8-4)之后还包括如下步骤：
8-5)于上一步骤中形成的所述金属天线上形成第二金属引线，所述第二金属引线的底部与上一步骤中形成的所述金属天线电连接；
8-6)于上一步骤中形成的所述介质层的表面再次形成一层介质层，所述介质层完全覆盖上一步骤中形成的所述金属天线及所述第二金属引线，且该步骤中形成的所述介质层的顶部与所述第二金属引线的顶部相平齐；
8-7)于步骤8-6)中形成的所述介质层的表面再次形成一层金属天线。
优选地，步骤8-7)之后还包括重复步骤8-5)～步骤8-7)至少一次的步骤。
优选地，所述金属天线为一螺旋状天线，所述金属天线于所述半导体芯片所在表面的正投影位于所述半导体芯片的外围。
优选地，所述金属天线包括多个所述天线单元，多个所述天线单元沿平行于所述第二塑封材料层远离所述重新布线层的表面的方向呈环形分布，且所述金属天线于所述半导体芯片所在表面的正投影位于所述半导体芯片的外围。
优选地，所述天线单元包括块状天线或螺旋状天线。
优选地，步骤9)中，于所述第一塑封材料层内形成所述焊料凸块包括如下步骤：
9-1)于所述第一塑封材料层内形成连接通孔，所述连接通孔暴露出部分所述重新布线层的第一表面；
9-2)于所述连接通孔内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
如上所述，本发明的具有天线结构的双面塑封扇出型封装结构及其制备方法，具有以下有益效果：本发明的具有天线结构的双面塑封扇出型封装结构中半导体芯片与天线结构分别位于重新布线层上下两侧，重新布线层中的金属线层可以起到屏蔽天线结构的干扰信号的作用，从而避免天线结构对半导体芯片造成干扰；天线结构与重新布线层通过的电连接结构采用打线工艺形成的金属引线，可以有效降低成本，且可以有效缩短天线结构与重新布线层的间距，从而改善器件的性能；本发明的具有天线结构的双面塑封扇出型封装结构还具有尺寸小的优点。
附图说明
图1显示为本发明实施例一中提供的具有天线结构的双面塑封扇出型封装结构的制备方法的流程图。
图2～图17显示为本发明实施例一中提供的具有天线结构的双面塑封扇出型封装结构的制备方法各步骤所呈现的结构示意图，其中，图16至图17显示为本发明的具有天线结构的双面塑封扇出型封装结构的结构示意图。
元件标号说明
10 基板
11 剥离层
12 半导体芯片
121 裸芯片
122 连接焊垫
13 第一塑封材料层
131 连接通孔
14 重新布线层
141 绝缘层
142 金属线层
15 电连接结构
16 第二塑封材料层
17 天线结构
171 金属天线
1711 天线单元
172 第一金属引线
173 介质层
18 焊料凸块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实施例提供一种具有天线结构的双面塑封扇出型封装结构的制备方法，所述具有天线结构的双面塑封扇出型封装结构的制备方法包括如下步骤：
1)提供一基板，于所述基板上形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述剥离层上形成第一塑封材料层，所述第一塑封材料层将所述半导体芯片封裹塑封；
4)去除所述基板，所述第一塑封材料层的一表面暴露出所述半导体芯片的正面；
5)于所述第一塑封材料层暴露出所述半导体芯片正面的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述第一塑封材料层的表面相接触；
6)于所述重新布线层的第二表面形成电连接结构，所述电连接结构的底部与所述重新布线层电连接；
7)于所述重新布线层的第二表面形成第二塑封材料层，所述第二塑封材料层将所述电连接结构塑封，且所述第二塑封材料层远离所述重新布线层的表面暴露出所述电连接结构的顶部；
8)于所述第二塑封材料层远离所述重新布线层的表面形成天线结构，所述天线结构与所述电连接结构的顶部电连接；
9)于所述第一塑封材料层内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一基板10，于所述基板10上形成剥离层11。
作为示例，所述基板10的材料可以包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述基板10来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，所述剥离层11在后续工艺中作为后续形成的半导体芯片12及位于第一塑封材料层13与所述基板10之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片12及所述第一塑封材料层13具有一定的结合力，以保证所述半导体芯片12及所述第一塑封材料层13在后续工艺中不会产生移动等情况，另外，其与所述基板10亦具有较强的结合力，一般来说，其与所述基板10的结合力需要大于与所述半导体芯片12及所述第一塑封材料层13的结合力。作为示例，所述剥离层11的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层11也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述基板10时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层11。
在步骤2)中，请参阅图1中的S2步骤及图3，提供一半导体芯片12，将所述半导体芯片12正面朝下倒装装设于所述剥离层11上。
作为示例，可以采用键合追踪法(bond-on-trace)将所述半导体芯片12装设于所述剥离层11上，所述半导体芯片12的正面与所述剥离层11的上表面相接触；所述键合追踪法为本领域人员所熟知，此处不再累述。
作为示例，所述半导体芯片12可以为现有的任意一种半导体芯片，所述半导体芯片12包括裸芯片121及位于所述裸芯片121内的连接焊垫122，所述裸芯片121内可以形成有功能器件，所述连接焊垫122与位于所述裸芯片121内的所述功能器件电连接；所述连接焊垫122所处的表面即为所述半导体芯片12的正面。
在步骤3)中，请参阅图1中的S3步骤及图4，所述剥离层11上形成第一塑封材料层13，所述第一塑封材料层13将所述半导体芯片12封裹塑封。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离层11的上表面形成所述塑封材料层13。
作为示例，所述第一塑封材料层13的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。
作为示例，所述第一塑封材料层13的厚度可以大于所述半导体芯片12的厚度，此时，所述第一塑封材料层13的上表面高于所述半导体芯片12的上表面；当然，所述第一塑封材料层13的厚度也可以等于所述半导体芯片12的厚度，此时，所述第一塑封材料层13的上表面与所述半导体芯片12的上表面相平齐。图4中以所述第一塑封材料层13的厚度可以大于所述半导体芯片12的厚度作为示例。
在步骤4)中，请参阅图1中的S4步骤及图5，去除所述基板10，所述第一塑封材料层13的一表面暴露出所述半导体芯片12的正面。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述基板10及所述剥离层11。优选地，本实施例中，所述剥离层11为UV胶带，可以采用撕掉所述剥离层11的方式以去除所述基板10。
在步骤5)中，请参阅图1中的S5步骤及图6，于所述第一塑封材料层13暴露出所述半导体芯片12正面的表面形成重新布线层14，所述重新布线层14包括相对的第一表面及第二表面，其中，所述重新布线层14的第一表面与所述第一塑封材料层13的表面相接触。
作为示例，如图6所示，所述重新布线层14包括一层绝缘层141及一层金属线层142，于所述第一塑封材料层13暴露出所述半导体芯片12正面的表面形成重新布线层14包括如下步骤：
5-1)于所述第一塑封材料层13暴露出所述半导体芯片12正面的表面形成所述绝缘层141，通过光刻及刻蚀工艺于所述绝缘层141内形成沟槽，所述沟槽定义出所述金属线层142的位置及形状；
5-2)于所述沟槽内形成所述金属线层142。
在另一示例中，所述重新布线层14包括至少两层所述金属线层142及至少一层所述绝缘层141，于所述第一塑封材料层13暴露出所述半导体芯片12正面的表面形成重新布线层14包括如下步骤：
5-1)于所述第一塑封材料层13暴露出所述半导体芯片12正面的表面形成第一层所述金属线层142；
5-2)于所述第一塑封材料层13暴露出所述半导体芯片12正面的表面形成第一层所述绝缘层141，第一层所述绝缘层141将第一层所述金属线层142封裹，且第一层所述绝缘层141的上表面高于第一层所述金属线层142的上表面；
5-3)于第一层所述绝缘层141内形成若干层与第一层所述金属线层142电连接的间隔堆叠排布的其他金属线层142，相邻所述金属线层142之间经由金属插塞电连接。
作为示例，上述示例中，所述金属线层142的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层142。所述绝缘层141的材料可以为低k介电材料；具体的，所述绝缘层141可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成所述绝缘层141。
在步骤6)中，请参阅图1中的S6步骤及图7，于所述重新布线层14的第二表面形成电连接结构15，所述电连接结构15的底部与所述重新布线层14电连接。
作为示例，所述电连接结构15可以为金属线或金属柱等等，优选地，本实施例中，所述电连接结构15为金属线，可以采用打线工艺于所述重新布线层14的第二表面形成金属线作为所述电连接结构15。
作为示例，所述电连接结构15可以为任意一种金属材料的金属连线，优选地，本实施例中，所述电连接结构15的材料可以为铜、银、镍、铝或锡等等。
在步骤7)中，请参阅图1中的S7步骤及图8至图9，于所述重新布线层14的第二表面形成第二塑封材料层16，所述第二塑封材料层16将所述电连接结构15塑封，且所述第二塑封材料层16远离所述重新布线层14的表面暴露出所述电连接结构15的顶部。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述重新布线层14的第二表面形成所述第二塑封材料层16。
作为示例，所述第二塑封材料层16的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。
在一示例中，初始形成所述第二塑封材料层16的高度高于所述电连接结构15的高度，即所述第二塑封材料层16将所述电连接结构15完全封裹塑封，如图8所示；然后，再采用化学机械研磨等工艺去除部分所述第二塑封材料层16，使得所述第二塑封材料层16的上表面与所述电连接结构15的顶部相平齐，如图9所示。
在另一示例中，可以依据所述电连接结构15的顶部为依据形成所述第二塑封材料层16，使得形成的所述第二塑封材料层16的高度刚好与所述电连接结构15的高度相同。这样可以省去对所述第二塑封材料层16进行研磨的工艺，从而减少了工艺步骤，节约了成本。
在步骤8)中，请参阅图1中的S8步骤及图10至图14，于所述第二塑封材料层16远离所述重新布线层14的表面形成天线结构17，所述天线结构17与所述电连接结构15的顶部电连接。
在一示例中，如图10所示，所述天线结构17包括一层金属天线171，此时，于所述第二塑封材料层16远离所述重新布线层14的表面形成所述天线结构17的具体方法为：首先，于所述第二塑封材料层16远离所述重新布线层14的表面形成一层金属层；然后，通过光刻刻蚀工艺将所述金属层图形化以得到所述金属天线171作为所述天线结构17。
在另一示例中，如图11所示，所述天线结构17包括两层金属天线171及一层介质层173，相邻两层所述金属天线171金属引线172电连接，此时，于所述第二塑封材料层16远离所述重新布线层14的表面形成所述天线结构17包括如下步骤：
8-1)于所述第二塑封材料层16远离所述重新布线层14的表面形成第一层金属天线171；
8-2)于第一层所述金属天线171上形成第一金属引线172，所述第一金属引线172的底部与第一层所述金属天线171电连接；
8-3)于所述第二塑封材料层16远离所述重新布线层14的表面形成第一层介质层173，第一层所述介质层173完全覆盖第一层所述金属天线171及所述第一金属引线172，且第一层所述介质层173的顶部与所述第一金属引线172的顶部相平齐；
8-4)于第一层所述介质层173的表面形成第二层金属天线171。
在又一示例中，所述天线结构17包括三层的金属天线171及两层介质层173，相邻两层所述金属天线171金属引线172电连接，此时，步骤8-4)之后还包括如下步骤：
8-5)于上一步骤中形成的所述金属天线171上形成第二金属引线，所述第二金属引线的底部与上一步骤中形成的所述金属天线171电连接；
8-6)于上一步骤中形成的所述介质层173的表面再次形成一层介质层173，所述介质层173完全覆盖上一步骤中形成的所述金属天线171及所述第二金属引线，且该步骤中形成的所述介质层173的顶部与所述第二金属引线的顶部相平齐；
8-7)于步骤8-6)中形成的所述介质层173的表面再次形成一层金属天线171。
在又一示例中，所述天线结构17包括三层以上的金属天线171及两层以上介质层173，相邻两层所述金属天线171金属引线172电连接，此时，步骤8-7)之后还包括重复步骤8-5)～步骤8-7)至少一次的步骤。所述天线结构17包括至少两层所述金属天线171时，相邻所述金属天线171经由金属引线电连接，相较于金属柱电连接结构，可以显著减少制造成本。
在一示例中，如图12所示，图12为图10及图11的俯视结构示意图，无论所述金属天线171为单层或至少两层，所述金属天线171均为一螺旋状天线，所述螺旋状天线的形状可以为矩形螺旋状或圆形螺旋状，图12以所述螺旋状天线的形状为矩形螺旋状作为示例；所述螺旋状天线于所述半导体芯片12所在表面的正投影位于所述半导体芯片12的外围，即如图12所示，所半导体芯片12位于所述螺旋状天线的内侧。
在又一示例中，如图13及图14所示，图13及图14为不同示例中图10及图11的俯视结构示意图，无论所述金属天线171为单层或至少两层，每层所述金属天线171均包括多个所述天线单元1711，多个所述天线单元1711沿平行于所述第二塑封材料层16远离所述重新布线层14的表面的方向呈环形分布，即每层所述金属天线171中的多个所述天线单元1711围成环形，且所述金属天线171于所述半导体芯片12所在表面的正投影位于所述半导体芯片12的外围，即所述半导体芯片12位于所述天线单元1711围成的环形金属天线171的内侧。所述天线单元1711可以为如图13所示的块状天线，也可以为如图14中所示的螺旋状天线，此时，所述螺旋状天线可以为如图14所示的矩形螺旋状天线，也可以为圆形螺旋状天线等等。
作为示例，在上述各示例中，所述介质层173的材料可以包括但不仅限于二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。所述金属天线171及各所述金属引线的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述金属天线171及各所述金属引线可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。
在步骤9)中，请参阅图1中的S9步骤及图15至图17，于所述第一塑封材料层13内形成焊料凸块18，所述焊料凸块18与所述重新布线层14电连接。
作为示例，于所述第一塑封材料层13内形成所述焊料凸块18包括如下步骤：
9-1)采用光刻及刻蚀工艺于所述第一塑封材料层13内形成连接通孔131，所述连接通孔131暴露出部分所述重新布线层14的第一表面，如图15所示，所述连接通孔131位于所述半导体芯片12的外侧；
9-2)于所述连接通孔131内形成所述焊料凸块18，所述焊料凸块18与所述重新布线层14电连接。
在一示例中，于所述连接通孔131内形成所述焊料凸块18包括如下步骤：
9-2-1)于所述连接通孔131内形成金属柱，所述金属柱填满所述连接通孔131；
9-2-2)于所述金属柱的表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图16及图17所示，所述焊料凸块18即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块18。
实施例二
请结合图12至图14继续参阅图16及图17，本实施例还提供一种具有天线结构的双面塑封扇出型封装结构，所述具有天线结构的双面塑封扇出型封装结构可以采用但不仅限于实施例一中所述的制备方法制备而得到，所述具有天线结构的双面塑封扇出型封装结构包括：重新布线层14，所述重新布线层14包括相对的第一表面及第二表面；半导体芯片12，所述半导体芯片12正面朝向倒装装设于所述重新布线层14的第一表面，且与所述重新布线层14电连接；第一塑封材料层13，所述第一塑封材料层13位于所述重新布线层14的第一表面，且将所述半导体芯片12封裹塑封；第二塑封材料层16，所述第二塑封材料层16位于所述重新布线层14的第二表面；天线结构17，所述天线结构17位于所述第二塑封材料层16远离所述重新布线层14的表面；电连接结构15，所述电连接结构15位于所述第二塑封材料层16内，所述电连接结构15的一端与所述重新布线层14电连接，另一端与所述天线结构17电连接；连接通孔，所述连接通孔位于所述第一塑封材料层13内，且所述连接通孔暴露出部分所述重新布线层14的第一表面；焊料凸块18，所述焊料凸块18位于所述连接通孔内，且与所述重新布线层14电连接。
在一示例中，如图16及图17所示，所述重新布线层14包括一层绝缘层141及一层金属线层142，所述金属线层142位于所述绝缘层141内。当然，在其他示例中，所述重新布线层14还可以包括至少两层所述金属线层142及至少一层所述绝缘层141的叠层结构。
作为示例，所述金属线层142的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层142。所述绝缘层141的材料可以为低k介电材料。
作为示例，所述半导体芯片12可以为现有的任意一种半导体芯片，所述半导体芯片12包括裸芯片121及位于所述裸芯片121内的连接焊垫122，所述裸芯片121内可以形成有功能器件，所述连接焊垫122与位于所述裸芯片121内的所述功能器件电连接；所述连接焊垫122所处的表面即为所述半导体芯片12的正面。
作为示例，所述第一塑封材料层13的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。
作为示例，所述第一塑封材料层13的厚度可以大于所述半导体芯片12的厚度，此时，所述第一塑封材料层13的上表面高于所述半导体芯片12的上表面；当然，所述第一塑封材料层13的厚度也可以等于所述半导体芯片12的厚度，此时，所述第一塑封材料层13的上表面与所述半导体芯片12的上表面相平齐。图16及图17中以所述第一塑封材料层13的厚度可以大于所述半导体芯片12的厚度作为示例。
作为示例，所述第二塑封材料层16的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。所述第二塑封材料层16远离所述重新布线层14的表面与所述电连接结构15远离所述重新布线层14的表面相平齐。
在一示例中，如图16所示，所述天线结构17包括一层金属天线171。
在另一示例中，如图17所示，所述天线结构17包括两层上下间隔叠置的金属天线171、第一金属引线172及介质层173，相邻两层所述金属天线171之间经由所述第二金属引线172电连接。当然，在其他示例中，所述天线结构17还可以包括两层以上的上下间隔叠置的所述金属天线171及至少两层所述介质层173，所述介质层173位于相邻所述金属天线171之间，相邻所述金属天线171之间经由金属引线电连接。
在一示例中，无论所述金属天线171为单层或至少两层，所述金属天线171均为一螺旋状天线，所述螺旋状天线的形状可以为矩形螺旋状或圆形螺旋状，图12以所述螺旋状天线的形状为矩形螺旋状作为示例；所述螺旋状天线于所述半导体芯片12所在表面的正投影位于所述半导体芯片12的外围，即如图12所示，所半导体芯片12位于所述螺旋状天线的内侧。
在又一示例中，如图13及图14所示，图13及图14为不同示例中图10及图11的俯视结构示意图，无论所述金属天线171为单层或至少两层，每层所述金属天线171均包括多个所述天线单元1711，多个所述天线单元1711沿平行于所述第二塑封材料层16远离所述重新布线层14的表面的方向呈环形分布，即每层所述金属天线171中的多个所述天线单元1711围成环形，且所述金属天线171于所述半导体芯片12所在表面的正投影位于所述半导体芯片12的外围，即所述半导体芯片12位于所述天线单元1711围成的环形金属天线171的内侧。所述天线单元1711可以为如图13所示的块状天线，也可以为如图14中所示的螺旋状天线，此时，所述螺旋状天线可以为如图14所示的矩形螺旋状天线，也可以为圆形螺旋状天线等等。
作为示例，在上述各示例中，所述介质层173的材料可以包括但不仅限于二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。所述金属天线171及各所述金属引线的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述金属天线171及各所述金属引线可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。
作为示例，所述电连接结构15为金属引线。
在一示例中，所述焊料凸块18包括：金属柱，所述金属柱位于所述第一塑封材料层13内的所述连接通孔内，且与所述重新布线层14电连接；焊球，所述焊球位于所述金属柱的表面。所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，所述焊料凸块18为焊球。
综上所述，本发明的具有天线结构的双面塑封扇出型封装结构及其制备方法，所述具有天线结构的双面塑封扇出型封装结构包括：重新布线层，包括相对的第一表面及第二表面；半导体芯片，正面朝向倒装装设于所述重新布线层的第一表面，且与所述重新布线层电连接；第一塑封材料层，位于所述重新布线层的第一表面，且将所述半导体芯片封裹塑封；第二塑封材料层，位于所述重新布线层的第二表面；天线结构，位于所述第二塑封材料层远离所述重新布线层的表面；电连接结构，位于所述第二塑封材料层内，一端与所述重新布线层电连接，另一端与所述天线结构电连接；连接通孔，位于所述第一塑封材料层内，且暴露出部分所述重新布线层的第一表面；焊料凸块，位于所述连接通孔内，且与所述重新布线层电连接。本发明的具有天线结构的双面塑封扇出型封装结构中半导体芯片与天线结构分别位于重新布线层上下两侧，重新布线层中的金属线层可以起到屏蔽天线结构的干扰信号的作用，从而避免天线结构对半导体芯片造成干扰；天线结构与重新布线层通过的电连接结构采用打线工艺形成的金属引线，可以有效降低成本，且可以有效缩短天线结构与重新布线层的间距，从而改善器件的性能；本发明的具有天线结构的双面塑封扇出型封装结构还具有尺寸小的优点。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种具有天线结构的双面塑封扇出型封装结构，其特征在于，所述具有天线结构的双面塑封扇出型封装结构包括：
重新布线层，包括相对的第一表面及第二表面；
半导体芯片，正面朝向倒装装设于所述重新布线层的第一表面，且与所述重新布线层电连接；
第一塑封材料层，位于所述重新布线层的第一表面，且将所述半导体芯片封裹塑封；
第二塑封材料层，位于所述重新布线层的第二表面；
天线结构，位于所述第二塑封材料层远离所述重新布线层的表面；
电连接结构，位于所述第二塑封材料层内，一端与所述重新布线层电连接，另一端与所述天线结构电连接；
连接通孔，位于所述第一塑封材料层内，且暴露出部分所述重新布线层的第一表面；
焊料凸块，位于所述连接通孔内，且与所述重新布线层电连接。
2.根据权利要求1所述的具有天线结构的双面塑封扇出型封装结构，其特征在于，所述天线结构包括一层金属天线。
3.根据权利要求1所述的具有天线结构的双面塑封扇出型封装结构，其特征在于，所述天线结构包括至少两层上下间隔叠置的金属天线，相邻两层所述金属天线之间经由金属引线电连接。
4.根据权利要求3所述的具有天线结构的双面塑封扇出型封装结构，其特征在于，所述天线结构还包括介质层，所述介质层至少位于相邻两层所述金属天线之间。
5.根据权利要求3至4中任一项所述的具有天线结构的双面塑封扇出型封装结构，其特征在于，所述金属天线为一螺旋状天线，所述螺旋状天线于所述半导体芯片所在表面的正投影位于所述半导体芯片的外围。
6.根据权利要求3至4中任一项所述的具有天线结构的双面塑封扇出型封装结构，其特征在于，所述金属天线包括多个所述天线单元，多个所述天线单元沿平行于所述第二塑封材料层远离所述重新布线层的表面的方向呈环形分布，且所述金属天线于所述半导体芯片所在表面的正投影位于所述半导体芯片的外围。
7.根据权利要求6所述的具有天线结构的双面塑封扇出型封装结构，其特征在于，所述天线单元包括块状天线或螺旋状天线。
8.根据权利要求1所述的具有天线结构的双面塑封扇出型封装结构，其特征在于，所述电连接结构包括金属引线。
9.一种具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，所述具有天线结构的双面塑封扇出型封装结构的制备方法包括如下步骤：
1)提供一基板，于所述基板上形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述剥离层上形成第一塑封材料层，所述第一塑封材料层将所述半导体芯片封裹塑封；
4)去除所述基板，所述第一塑封材料层的一表面暴露出所述半导体芯片的正面；
5)于所述第一塑封材料层暴露出所述半导体芯片正面的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述第一塑封材料层的表面相接触；
6)于所述重新布线层的第二表面形成电连接结构，所述电连接结构的底部与所述重新布线层电连接；
7)于所述重新布线层的第二表面形成第二塑封材料层，所述第二塑封材料层将所述电连接结构塑封，且所述第二塑封材料层远离所述重新布线层的表面暴露出所述电连接结构的顶部；
8)于所述第二塑封材料层远离所述重新布线层的表面形成天线结构，所述天线结构与所述电连接结构的顶部电连接；
9)于所述第一塑封材料层内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
10.根据权利要求8所述的具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，步骤8)中，于所述第二塑封材料层远离所述重新布线层的表面形成所述天线结构的具体方法为：于所述第二塑封材料层远离所述重新布线层的表面形成一层金属天线作为所述天线结构。
11.根据权利要求8所述的具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，步骤8)中，于所述第二塑封材料层远离所述重新布线层的表面形成所述天线结构包括如下步骤：
8-1)于所述第二塑封材料层远离所述重新布线层的表面形成第一层金属天线；
8-2)于第一层所述金属天线上形成第一金属引线，所述第一金属引线的底部与第一层所述金属天线电连接；
8-3)于所述第二塑封材料层远离所述重新布线层的表面形成第一层介质层，第一层所述介质层完全覆盖第一层所述金属天线及所述第一金属引线，且第一层所述介质层的顶部与所述第一金属引线的顶部相平齐；
8-4)于第一层所述介质层的表面形成第二层金属天线。
12.根据权利要求11所述的具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，步骤8-4)之后还包括如下步骤：
8-5)于上一步骤中形成的所述金属天线上形成第二金属引线，所述第二金属引线的底部与上一步骤中形成的所述金属天线电连接；
8-6)于上一步骤中形成的所述介质层的表面再次形成一层介质层，所述介质层完全覆盖上一步骤中形成的所述金属天线及所述第二金属引线，且该步骤中形成的所述介质层的顶部与所述第二金属引线的顶部相平齐；
8-7)于步骤8-6)中形成的所述介质层的表面再次形成一层金属天线。
13.根据权利要求12所述的具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，步骤8-7)之后还包括重复步骤8-5)～步骤8-7)至少一次的步骤。
14.根据权利要求10至13中任一项所述的具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，所述金属天线为一螺旋状天线，所述金属天线于所述半导体芯片所在表面的正投影位于所述半导体芯片的外围。
15.根据权利要求10至13中任一项所述的具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，所述金属天线包括多个所述天线单元，多个所述天线单元沿平行于所述第二塑封材料层远离所述重新布线层的表面的方向呈环形分布，且所述金属天线于所述半导体芯片所在表面的正投影位于所述半导体芯片的外围。
16.根据权利要求15所述的具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，所述天线单元包括块状天线或螺旋状天线。
17.根据权利要求8所述的具有天线结构的双面塑封扇出型封装结构的制备方法，其特征在于，步骤9)中，于所述第一塑封材料层内形成所述焊料凸块包括如下步骤：
9-1)于所述第一塑封材料层内形成连接通孔，所述连接通孔暴露出部分所述重新布线层的第一表面；
9-2)于所述连接通孔内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
CN201711281899.9A 2017-12-07 2017-12-07 具有天线结构的双面塑封扇出型封装结构及其制备方法 Pending CN107958896A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711281899.9A CN107958896A (zh) 2017-12-07 2017-12-07 具有天线结构的双面塑封扇出型封装结构及其制备方法
US15/923,337 US10325786B1 (en) 2017-12-07 2018-03-16 Double-sided plastic fan-out package structure having antenna and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711281899.9A CN107958896A (zh) 2017-12-07 2017-12-07 具有天线结构的双面塑封扇出型封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107958896A true CN107958896A (zh) 2018-04-24

Family

ID=61958135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711281899.9A Pending CN107958896A (zh) 2017-12-07 2017-12-07 具有天线结构的双面塑封扇出型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107958896A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417982A (zh) * 2018-05-09 2018-08-17 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN109285828A (zh) * 2018-12-06 2019-01-29 中芯长电半导体（江阴）有限公司 具有空气腔的扇出型天线封装结构及其制备方法
CN109473403A (zh) * 2018-12-06 2019-03-15 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN110459510A (zh) * 2019-08-08 2019-11-15 广东芯华微电子技术有限公司 大板扇出型双面天线封装结构及其制备方法
CN110767613A (zh) * 2018-07-27 2020-02-07 三星电子株式会社 半导体封装件和包括该半导体封装件的天线模块
TWI732678B (zh) * 2019-09-17 2021-07-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI791268B (zh) * 2020-08-25 2023-02-01 精材科技股份有限公司 天線裝置及其製造方法
WO2023082443A1 (zh) * 2021-11-12 2023-05-19 深南电路股份有限公司 一种线路板的制备方法以及线路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285336A1 (en) * 2006-06-09 2007-12-13 Telesphor Kamgaing Multiband antenna array using electromagnetic bandgap structures
CN103582946A (zh) * 2011-05-03 2014-02-12 泰塞拉公司 具有到封装表面的线键合的封装堆叠组件
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN103975483A (zh) * 2011-09-27 2014-08-06 默克专利股份有限公司 可电子地操纵的平面相控阵列天线
CN107146785A (zh) * 2017-06-21 2017-09-08 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构及其制备方法
CN207852669U (zh) * 2017-12-07 2018-09-11 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285336A1 (en) * 2006-06-09 2007-12-13 Telesphor Kamgaing Multiband antenna array using electromagnetic bandgap structures
CN103582946A (zh) * 2011-05-03 2014-02-12 泰塞拉公司 具有到封装表面的线键合的封装堆叠组件
CN103975483A (zh) * 2011-09-27 2014-08-06 默克专利股份有限公司 可电子地操纵的平面相控阵列天线
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN107146785A (zh) * 2017-06-21 2017-09-08 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构及其制备方法
CN207852669U (zh) * 2017-12-07 2018-09-11 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417982B (zh) * 2018-05-09 2024-03-08 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
CN108417982A (zh) * 2018-05-09 2018-08-17 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN110767613A (zh) * 2018-07-27 2020-02-07 三星电子株式会社 半导体封装件和包括该半导体封装件的天线模块
CN110767613B (zh) * 2018-07-27 2023-12-22 三星电子株式会社 半导体封装件和包括该半导体封装件的天线模块
CN109285828B (zh) * 2018-12-06 2023-09-08 盛合晶微半导体(江阴)有限公司 具有空气腔的扇出型天线封装结构及其制备方法
CN109285828A (zh) * 2018-12-06 2019-01-29 中芯长电半导体（江阴）有限公司 具有空气腔的扇出型天线封装结构及其制备方法
CN109473403A (zh) * 2018-12-06 2019-03-15 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN109473403B (zh) * 2018-12-06 2023-09-08 盛合晶微半导体(江阴)有限公司 扇出型天线封装结构及其制备方法
CN110459510A (zh) * 2019-08-08 2019-11-15 广东芯华微电子技术有限公司 大板扇出型双面天线封装结构及其制备方法
US11387201B2 (en) 2019-09-17 2022-07-12 Xintec Inc. Chip package and manufacturing method thereof
TWI732678B (zh) * 2019-09-17 2021-07-01 精材科技股份有限公司 晶片封裝體及其製造方法
US11695199B2 (en) 2020-08-25 2023-07-04 Xintec Inc. Antenna device and manufacturing method thereof
TWI791268B (zh) * 2020-08-25 2023-02-01 精材科技股份有限公司 天線裝置及其製造方法
WO2023082443A1 (zh) * 2021-11-12 2023-05-19 深南电路股份有限公司 一种线路板的制备方法以及线路板

Similar Documents

Publication Publication Date Title
CN107958896A (zh) 具有天线结构的双面塑封扇出型封装结构及其制备方法
CN107706521B (zh) 扇出型天线封装结构及其制备方法
US10325786B1 (en) Double-sided plastic fan-out package structure having antenna and manufacturing method thereof
CN107146785A (zh) 具有3d堆叠天线的扇出型封装结构及其制备方法
CN109285828A (zh) 具有空气腔的扇出型天线封装结构及其制备方法
CN107742778A (zh) 扇出型天线封装结构及其制备方法
CN107527880A (zh) 扇出型封装结构及其制备方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN107706520A (zh) 扇出型天线封装结构及其制备方法
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN107301983A (zh) 扇出型封装结构及其制备方法
CN107887366A (zh) 扇出型天线封装结构及其制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107910311A (zh) 一种扇出型天线封装结构及其制备方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN207517662U (zh) 扇出型封装结构
CN207852669U (zh) 具有天线结构的双面塑封扇出型封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN207852897U (zh) 扇出型天线封装结构
CN207977309U (zh) 具有天线组件的扇出型半导体封装结构
CN110137157A (zh) 半导体封装结构及其制备方法
CN107993935A (zh) 扇出型封装结构及其制备方法
CN107359144A (zh) 3d系统级扇出型封装结构及其制备方法
CN107910312A (zh) 具有天线组件的扇出型半导体封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information