CN107887366A - 扇出型天线封装结构及其制备方法 - Google Patents

扇出型天线封装结构及其制备方法 Download PDF

Info

Publication number
CN107887366A
CN107887366A CN201711259489.4A CN201711259489A CN107887366A CN 107887366 A CN107887366 A CN 107887366A CN 201711259489 A CN201711259489 A CN 201711259489A CN 107887366 A CN107887366 A CN 107887366A
Authority
CN
China
Prior art keywords
layer
antenna
contact pad
chip
soldered ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711259489.4A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
林章申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201711259489.4A priority Critical patent/CN107887366A/zh
Publication of CN107887366A publication Critical patent/CN107887366A/zh
Priority to US16/209,799 priority patent/US10714435B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种扇出型天线封装结构及其制备方法，所述制备方法包括提供一载体，并于载体上表面形成释放层；于释放层上表面形成芯片结构，芯片结构包括裸芯片，及位于裸芯片上、且与裸芯片电性连接的接触焊盘，其中，接触焊盘与释放层接触；于释放层上表面形成包覆芯片结构的塑封层；去除载体和释放层以暴露接触焊盘；于接触焊盘所在表面形成重新布线层的同时形成单层天线结构，其中，重新布线层与接触焊盘电性连接，天线结构与重新布线层电性连接；于重新布线层上表面形成焊球下金属层；及于焊球下金属层上表面形成焊球凸块。通过本发明提供的扇出型天线封装结构及其制备方法，解决了现有射频芯片在使用时需要外接天线，从而导致面积变大的问题。

Description

扇出型天线封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种扇出型天线封装结构及其制备方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
目前，射频芯片的扇出型晶圆级封装方法一般为：提供载体，在载体表面形成释放层；在释放层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用芯片键合工艺将射频芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和释放层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块；然后进行晶圆黏片、切割划片。出于通信效果的考虑，射频芯片在使用时都会设置天线，而现有射频天线都是开发者在对射频功能模块进行layout设计时，直接在PCB板上layout天线或留出外接天线的接口；但由于外接天线的诸多不便，现射频天线大多直接在PCB板上layout天线，而此种方法要保证天线增益，就必须以牺牲PCB面积为代价。
鉴于此，有必要设计一种新的扇出型天线封装结构及其制备方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型天线封装结构及其制备方法，用于解决现有射频芯片在使用时需要外接天线，从而导致面积变大的问题。
为实现上述目的及其他相关目的，本发明提供一种扇出型天线封装结构的制备方法，所述制备方法包括：
步骤1)提供一载体，并于所述载体上表面形成释放层；
步骤2)于所述释放层上表面形成芯片结构，所述芯片结构包括裸芯片，及位于所述裸芯片上、且与所述裸芯片电性连接的接触焊盘，其中，所述接触焊盘与所述释放层接触；
步骤3)于所述释放层上表面形成塑封层，其中，所述塑封层包覆所述芯片结构；
步骤4)去除所述载体和所述释放层，以暴露出所述接触焊盘；
步骤5)于所述接触焊盘所在表面形成重新布线层的同时形成单层天线结构，其中，所述重新布线层与所述接触焊盘电性连接，所述天线结构与所述重新布线层电性连接；
步骤6)于所述重新布线层上表面形成焊球下金属层；及
步骤7)于所述焊球下金属层上表面形成焊球凸块。
优选地，形成所述重新布线层及所述天线结构的方法包括：
步骤5.1a)于所述接触焊盘所在表面形成介质层，并对所述介质层进行光刻，以于所述介质层中形成第一开口及第二开口，其中，所述第一开口暴露出所述接触焊盘；
步骤5.2a)于所述第一开口及所述第二开口中形成金属线层，其中，所述第一开口中的金属线层与所述接触焊盘电性连接，以形成重新布线层，所述第二开口中的金属线层与所述重新布线层电性连接，以形成天线结构。
优选地，形成所述重新布线层及所述天线结构的方法包括：
步骤5.1b)于所述接触焊盘所在表面形成第一介质层，并对所述第一介质层进行光刻，以于所述第一介质层中形成第一开口及第二开口，其中，所述第一开口暴露出所述接触焊盘；
步骤5.2b)于所述第一开口及所述第二开口中形成第一金属线层，其中，所述第一开口中的第一金属线层与所述接触焊盘电性连接，所述第二开口中的第一金属线层形成天线结构；
步骤5.3b)于所述第一金属线层上表面形成至少一层由第二介质层及第二金属线层组成的叠层结构，以形成所述重新布线层，其中，所述第二金属线层与所述第一开口中的第一金属线层电性连接，所述天线结构与所述重新布线层电性连接。
优选地，所述天线结构形成于所述焊球下金属层的外侧，其中，所述天线结构呈矩形绕线型、且包围所述焊球下金属层。
优选地，所述天线结构形成于所述焊球下金属层的外侧，其中，所述天线结构包括至少一个天线单元，所述天线单元呈矩形绕线型。
优选地，所述天线结构形成于所述焊球下金属层的内侧，其中，所述天线结构包括至少一个天线单元，所述天线单元呈矩形绕线型。
本发明还提供了一种扇出型天线封装结构，所述扇出型天线封装结构包括：
芯片结构，所述芯片结构包括裸芯片，及位于所述裸芯片上、且与所述裸芯片电性连接的接触焊盘；
包围所述芯片结构、且暴露出所述接触焊盘所在表面的塑封层；
形成于所述塑封层及所述芯片结构上表面的重新布线层及单层天线结构，其中，所述重新布线层与所述接触焊盘电性连接，所述天线结构与所述重新布线层电性连接；
形成于所述重新布线层上表面的焊球下金属层；及
形成于所述焊球下金属层上表面的焊球凸块。
优选地，所述重新布线层包括形成于所述塑封层及所述芯片结构上表面的至少一层叠层结构，其中，所述叠层结构包括介质层及金属线层。
优选地，所述天线结构形成于所述焊球下金属层外侧，且呈矩形绕线型包围所述焊球下金属层。
优选地，所述天线结构包括形成于所述焊球下金属层外侧的至少一个天线单元，其中，所述天线单元呈矩形绕线型。
优选地，所述天线结构包括形成于所述焊球下金属层内侧的至少一个天线单元，其中，所述天线单元呈矩形绕线型。
如上所述，本发明的扇出型天线封装结构及其制备方法，具有以下有益效果：本发明通过在形成所述重新布线层的同时形成单层天线结构，即利用同一光刻版形成所述重新布线层及天线结构，大大减小了制造成本；而且通过本发明所述天线结构设计，大大缩小了天线结构的尺寸，在减小天线结构线宽的同时，还大大提高了天线结构的增益；更通过将天线结构集成封装于芯片结构上，提高了芯片封装结构的整合性。
附图说明
图1显示为本发明所述扇出型天线封装结构的制备方法流程图。
图2～图10显示为本发明所述扇出型天线封装结构的各步骤结构示意图。
图11～图14显示为本发明所述扇出型天线封装结构中天线结构的结构示意图。
元件标号说明
10 载体
20 释放层
30 芯片结构
31 裸芯片
32 接触焊盘
40 塑封层
50 介电层
51 第一开口
52 第二开口
60 重新布线层
70 天线结构
80 焊球下金属层
81 介质层
82 金属线层
90 焊球凸块
91 金属柱
92 焊球
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图14。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合载体1说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
如图1所示，本实施例提供一种扇出型天线封装结构的制备方法，所述制备方法包括：
步骤1)提供一载体10，并于所述载体10上表面形成释放层20；
步骤2)于所述释放层20上表面形成芯片结构30，所述芯片结构30包括裸芯片31，及位于所述裸芯片31上、且与所述裸芯片31电性连接的接触焊盘32，其中，所述接触焊盘32与所述释放层20接触；
步骤3)于所述释放层20上表面形成塑封层40，其中，所述塑封层40包覆所述芯片结构30；
步骤4)去除所述载体10和所述释放层20，以暴露出所述接触焊盘32；
步骤5)于所述接触焊盘32所在表面形成重新布线层60的同时形成单层天线结构70，其中，所述重新布线层60与所述接触焊盘32电性连接，所述天线结构70与所述重新布线层60电性连接；
步骤6)于所述重新布线层60上表面形成焊球下金属层80；及
步骤7)于所述焊球下金属层80上表面形成焊球凸块90。
下面请参阅图2至图10对本实施例所述扇出型天线封装结构的制备方法进行详细说明。
如图2和图3所示，提供一载体10，并于所述载体10上表面形成释放层20。
作为示例，所述载体10的材质包括但不限于硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状。
作为示例，所述释放层20的材质包括但不限于胶带、粘合胶、环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、或苯并环丁烯(BCB)中的一种，通过UV(紫外)固化或热固化形成，以作为所述载体10与所述芯片结构30的分离层。
如图4所示，于所述释放层20上表面形成芯片结构30，所述芯片结构30包括裸芯片31，及位于所述裸芯片31上、且与所述裸芯片31电性连接的接触焊盘32，其中，所述接触焊盘32与所述释放层20接触。
作为示例，所述芯片结构30可以为现有的任一种射频通信芯片，用于发送和接收通信信息。
作为示例，所述接触焊盘32的材质包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
如图5所示，于所述释放层20上表面形成塑封层40，其中，所述塑封层40包覆所述芯片结构30。
作为示例，采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺形成所述塑封层40，使其紧紧包围在所述芯片结构30的侧壁表面，防止所述芯片结构30的侧壁表面出现间隙，可有效避免界面分层的出现，进而提高所述封装结构的稳定性；其中，所述塑封层40的材质包括但不限于聚酰亚胺、硅胶或环氧树脂中的一种。
如图6所示，采用研磨工艺或减薄工艺去除所述载体10和所述释放层20，以暴露出所述接触焊盘32。
如图7和图8所示，于所述接触焊盘32所在表面形成重新布线层60的同时形成单层天线结构70，其中，所述重新布线层60与所述接触焊盘32电性连接，所述天线结构70与所述重新布线层60电性连接。
作为一示例，形成所述重新布线层60及所述天线结构70的方法包括：
如图7所示，于所述接触焊盘32所在表面形成介质层50，并对所述介质层50进行光刻，以于所述介质层50中形成第一开口51及第二开口52，其中，所述第一开口51暴露出所述接触焊盘32；
如图8所示，于所述第一开口51及所述第二开口52中形成金属线层，其中，所述第一开口51中的金属线层与所述接触焊盘32电性连接，以形成重新布线层60，所述第二开口52中的金属线层与所述重新布线层60电性连接，以形成天线结构70。
作为另一示例，形成所述重新布线层60及所述天线结构70的方法包括：
于所述接触焊盘32所在表面形成第一介质层，并对所述第一介质层进行光刻，以于所述第一介质层中形成第一开口及第二开口，其中，所述第一开口暴露出所述接触焊盘32；
于所述第一开口及所述第二开口中形成第一金属线层，其中，所述第一开口中的第一金属线层与所述接触焊盘32电性连接，所述第二开口中的第一金属线层形成天线结构70；
于所述第一金属线层上表面形成至少一层由第二介质层及第二金属线层组成的叠层结构，以形成所述重新布线层60，其中，所述第二金属线层与所述第一开口中的第一金属线层电性连接，所述天线结构70与所述重新布线层60电性连接。
需要说明的是，所述重新布线层可以包括至少一层金属线层，当所述重新布线层包括一层金属线层时，所述天线结构与所述重新布线层采用同一光刻版形成；当所述重新布线层包括两层以上的金属线层时，所述天线结构与第一层金属线层采用同一光刻版形成。
如图9所示，于所述重新布线层60上表面形成焊球下金属层80。
作为示例，形成所述焊球下金属层80的步骤包括：于所述重新布线层60上表面形成介质层81，并对所述介质层81进行光刻，以形成暴露出所述重新布线层60的开口；于所述开口中形成金属线层82，以作为焊球下金属层80。
如图10所示，于所述焊球下金属层80上表面形成焊球凸块90。
作为示例，形成所述焊球凸块90的方法包括：于所述焊球下金属层80上表面形成金属柱91，并于所述金属柱91上表面形成焊球92。
作为示例，采用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀形成所述金属柱91，采用植球回流工艺形成所述焊球92。
作为示例，如图11所示，所述天线结构70形成于所述焊球下金属层80的外侧，其中，所述天线结构70呈矩形绕线型、且包围所述焊球下金属层80。
作为示例，如图12所示，所述天线结构70形成于所述焊球下金属层80的外侧，其中，所述天线结构70包括至少一个天线单元，所述天线单元呈矩形绕线型。
作为示例，如图13和图14所示，所述天线结构70形成于所述焊球下金属层80的内侧，其中，所述天线结构70包括至少一个天线单元，所述天线单元呈矩形绕线型。
实施例二
如图10所示，本实施例提供了一种扇出型天线封装结构，所述扇出型天线封装结构包括：
芯片结构30，所述芯片结构30包括裸芯片31，及位于所述裸芯片31上、且与所述裸芯片31电性连接的接触焊盘32；
包围所述芯片结构30、且暴露出所述接触焊盘32所在表面的塑封层40；
形成于所述塑封层40及所述芯片结构30上表面的重新布线层60及单层天线结构70，其中，所述重新布线层60与所述接触焊盘32电性连接，所述天线结构70与所述重新布线层60电性连接；
形成于所述重新布线层60上表面的焊球下金属层80；及
形成于所述焊球下金属层80上表面的焊球凸块90。
作为示例，所述芯片结构30可以为现有的任一种射频通信芯片，用于发送和接收通信信息。
作为示例，所述接触焊盘32的材质包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
作为示例，所述塑封层40的材质包括但不限于聚酰亚胺、硅胶或环氧树脂中的一种；通过将所述塑封层40紧紧包围在所述芯片结构30的侧壁表面，防止芯片结构30的侧壁表面出现间隙，有效避免界面分层的出现，大大提高了所述封装结构的稳定性。
作为示例，所述重新布线层60包括形成于所述塑封层40及所述芯片结构30上表面的至少一层叠层结构，其中，所述叠层结构包括介质层及金属线层。
具体的，所述介质层的材质包括但不限于二氧化硅，所述金属线层的材质包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
作为示例，如图11所示，所述天线结构70形成于所述焊球下金属层80外侧，且呈矩形绕线型包围所述焊球下金属层80。
作为示例，如图12所示，所述天线结构70包括形成于所述焊球下金属层80外侧的至少一个天线单元，其中，所述天线单元呈矩形绕线型。
作为示例，如图13和图14所示，所述天线结构70包括形成于所述焊球下金属层80内侧的至少一个天线单元，其中，所述天线单元呈矩形绕线型。
作为示例，所述焊球下金属层80包括：形成于所述重新布线层上表面、且具有开口的介质层81，及形成于所述开口中的金属线层82。
具体的，所述介质层的材质包括但不限于二氧化硅，所述金属线层的材质包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
作为示例，所示焊球凸块90包括形成于所述焊球下金属层80上表面的金属柱91，及形成于所述金属柱91上表面的焊球92。
具体的，所述金属柱91和焊球92的材质均包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
综上所述，本发明的扇出型天线封装结构及其制备方法，具有以下有益效果：本发明通过在形成所述重新布线层的同时形成单层天线结构，即利用同一光刻版形成所述重新布线层及天线结构，大大减小了制造成本；而且通过本发明所述天线结构设计，大大缩小了天线结构的尺寸，在减小天线结构线宽的同时，还大大提高了天线结构的增益；更通过将天线结构集成封装于芯片结构上，提高了芯片封装结构的整合性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种扇出型天线封装结构的制备方法，其特征在于，所述制备方法包括：
步骤1)提供一载体，并于所述载体上表面形成释放层；
步骤2)于所述释放层上表面形成芯片结构，所述芯片结构包括裸芯片，及位于所述裸芯片上、且与所述裸芯片电性连接的接触焊盘，其中，所述接触焊盘与所述释放层接触；
步骤3)于所述释放层上表面形成塑封层，其中，所述塑封层包覆所述芯片结构；
步骤4)去除所述载体和所述释放层，以暴露出所述接触焊盘；
步骤5)于所述接触焊盘所在表面形成重新布线层的同时形成单层天线结构，其中，所述重新布线层与所述接触焊盘电性连接，所述天线结构与所述重新布线层电性连接；
步骤6)于所述重新布线层上表面形成焊球下金属层；及
步骤7)于所述焊球下金属层上表面形成焊球凸块。
2.根据权利要求1所述的扇出型天线封装结构的制备方法，其特征在于，形成所述重新布线层及所述天线结构的方法包括：
步骤5.1a)于所述接触焊盘所在表面形成介质层，并对所述介质层进行光刻，以于所述介质层中形成第一开口及第二开口，其中，所述第一开口暴露出所述接触焊盘；
步骤5.2a)于所述第一开口及所述第二开口中形成金属线层，其中，所述第一开口中的金属线层与所述接触焊盘电性连接，以形成重新布线层，所述第二开口中的金属线层与所述重新布线层电性连接，以形成天线结构。
3.根据权利要求1所述的扇出型天线封装结构的制备方法，其特征在于，形成所述重新布线层及所述天线结构的方法包括：
步骤5.1b)于所述接触焊盘所在表面形成第一介质层，并对所述第一介质层进行光刻，以于所述第一介质层中形成第一开口及第二开口，其中，所述第一开口暴露出所述接触焊盘；
步骤5.2b)于所述第一开口及所述第二开口中形成第一金属线层，其中，所述第一开口中的第一金属线层与所述接触焊盘电性连接，所述第二开口中的第一金属线层形成天线结构；
步骤5.3b)于所述第一金属线层上表面形成至少一层由第二介质层及第二金属线层组成的叠层结构，以形成所述重新布线层，其中，所述第二金属线层与所述第一开口中的第一金属线层电性连接，所述天线结构与所述重新布线层电性连接。
4.根据权利要求1、2或3所述的扇出型天线封装结构的制备方法，其特征在于，所述天线结构形成于所述焊球下金属层的外侧，其中，所述天线结构呈矩形绕线型、且包围所述焊球下金属层。
5.根据权利要求1、2或3所述的扇出型天线封装结构的制备方法，其特征在于，所述天线结构形成于所述焊球下金属层的外侧，其中，所述天线结构包括至少一个天线单元，所述天线单元呈矩形绕线型。
6.根据权利要求1、2或3所述的扇出型天线封装结构的制备方法，其特征在于，所述天线结构形成于所述焊球下金属层的内侧，其中，所述天线结构包括至少一个天线单元，所述天线单元呈矩形绕线型。
7.一种扇出型天线封装结构，其特征在于，所述扇出型天线封装结构包括：
芯片结构，所述芯片结构包括裸芯片，及位于所述裸芯片上、且与所述裸芯片电性连接的接触焊盘；
包围所述芯片结构、且暴露出所述接触焊盘所在表面的塑封层；
形成于所述塑封层及所述芯片结构上表面的重新布线层及单层天线结构，其中，所述重新布线层与所述接触焊盘电性连接，所述天线结构与所述重新布线层电性连接；
形成于所述重新布线层上表面的焊球下金属层；及
形成于所述焊球下金属层上表面的焊球凸块。
8.根据权利要求7所述的扇出型天线封装结构，其特征在于，所述重新布线层包括形成于所述塑封层及所述芯片结构上表面的至少一层叠层结构，其中，所述叠层结构包括介质层及金属线层。
9.根据权利要求7或8所述的扇出型天线封装结构，其特征在于，所述天线结构形成于所述焊球下金属层外侧，且呈矩形绕线型包围所述焊球下金属层。
10.根据权利要求7或8所述的扇出型天线封装结构，其特征在于，所述天线结构包括形成于所述焊球下金属层外侧的至少一个天线单元，其中，所述天线单元呈矩形绕线型。
11.根据权利要求7或8所述的扇出型天线封装结构，其特征在于，所述天线结构包括形成于所述焊球下金属层内侧的至少一个天线单元，其中，所述天线单元呈矩形绕线型。
CN201711259489.4A 2017-12-04 2017-12-04 扇出型天线封装结构及其制备方法 Pending CN107887366A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711259489.4A CN107887366A (zh) 2017-12-04 2017-12-04 扇出型天线封装结构及其制备方法
US16/209,799 US10714435B2 (en) 2017-12-04 2018-12-04 Fan-out antenna packaging structure and method making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711259489.4A CN107887366A (zh) 2017-12-04 2017-12-04 扇出型天线封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107887366A true CN107887366A (zh) 2018-04-06

Family

ID=61772958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711259489.4A Pending CN107887366A (zh) 2017-12-04 2017-12-04 扇出型天线封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107887366A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244642A (zh) * 2018-08-07 2019-01-18 清华大学 封装天线及其制造方法
CN109994462A (zh) * 2019-03-29 2019-07-09 上海天马微电子有限公司 芯片封装结构及其封装方法
CN110148567A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种指纹识别芯片的封装结构及封装方法
CN110459510A (zh) * 2019-08-08 2019-11-15 广东芯华微电子技术有限公司 大板扇出型双面天线封装结构及其制备方法
CN112582366A (zh) * 2020-12-11 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装结构及其制备方法
CN113140887A (zh) * 2020-01-17 2021-07-20 清华大学 封装天线及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器
CN101834178A (zh) * 2009-03-12 2010-09-15 日月光半导体制造股份有限公司 整合型无源元件及其制造方法
CN103187394A (zh) * 2011-12-29 2013-07-03 台湾积体电路制造股份有限公司 具有无源器件的封装件及其形成方法
CN207503972U (zh) * 2017-12-04 2018-06-15 中芯长电半导体（江阴）有限公司 扇出型天线封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器
CN101834178A (zh) * 2009-03-12 2010-09-15 日月光半导体制造股份有限公司 整合型无源元件及其制造方法
CN103187394A (zh) * 2011-12-29 2013-07-03 台湾积体电路制造股份有限公司 具有无源器件的封装件及其形成方法
CN207503972U (zh) * 2017-12-04 2018-06-15 中芯长电半导体（江阴）有限公司 扇出型天线封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244642A (zh) * 2018-08-07 2019-01-18 清华大学 封装天线及其制造方法
CN109244642B (zh) * 2018-08-07 2020-11-13 清华大学 封装天线的制造方法
CN109994462A (zh) * 2019-03-29 2019-07-09 上海天马微电子有限公司 芯片封装结构及其封装方法
CN110148567A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种指纹识别芯片的封装结构及封装方法
CN110459510A (zh) * 2019-08-08 2019-11-15 广东芯华微电子技术有限公司 大板扇出型双面天线封装结构及其制备方法
CN113140887A (zh) * 2020-01-17 2021-07-20 清华大学 封装天线及其制造方法
CN113140887B (zh) * 2020-01-17 2022-11-22 清华大学 封装天线及其制造方法
CN112582366A (zh) * 2020-12-11 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN107887366A (zh) 扇出型天线封装结构及其制备方法
CN107146785A (zh) 具有3d堆叠天线的扇出型封装结构及其制备方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN107134440A (zh) 扇出型晶圆级封装结构及其制备方法
CN107706521B (zh) 扇出型天线封装结构及其制备方法
CN206931599U (zh) 具有3d堆叠天线的扇出型封装结构
US11257772B2 (en) Fan-out antenna packaging structure and preparation method thereof
CN107910311A (zh) 一种扇出型天线封装结构及其制备方法
CN111952274B (zh) 电子封装件及其制法
CN107104058A (zh) 扇出型单裸片封装结构及其制备方法
US20190333881A1 (en) Fan-out antenna packaging structure and preparation method thereof
US10886243B2 (en) Fan-out antenna packaging structure and preparation thereof
CN107958896A (zh) 具有天线结构的双面塑封扇出型封装结构及其制备方法
CN206931562U (zh) 扇出型单裸片封装结构
CN107301983A (zh) 扇出型封装结构及其制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN206931590U (zh) 扇出型晶圆级封装结构
CN207503965U (zh) 一种扇出型天线封装结构
CN107611101A (zh) 一种水冷型扇出封装结构及其制作方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN207503972U (zh) 扇出型天线封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207852897U (zh) 扇出型天线封装结构
CN207217505U (zh) 半导体结构及扇出型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180406

RJ01 Rejection of invention patent application after publication