CN206931590U - 扇出型晶圆级封装结构 - Google Patents

扇出型晶圆级封装结构 Download PDF

Info

Publication number
CN206931590U
CN206931590U CN201720729908.5U CN201720729908U CN206931590U CN 206931590 U CN206931590 U CN 206931590U CN 201720729908 U CN201720729908 U CN 201720729908U CN 206931590 U CN206931590 U CN 206931590U
Authority
CN
China
Prior art keywords
layer
chip
metal
fan
heat dissipating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720729908.5U
Other languages
English (en)
Inventor
陈彦亨
林正忠
何志宏
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201720729908.5U priority Critical patent/CN206931590U/zh
Application granted granted Critical
Publication of CN206931590U publication Critical patent/CN206931590U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型提供一种扇出型晶圆级封装结构，所述封装结构包括散热层；位于散热层上表面的接合层；位于接合层上表面的芯片结构，所述芯片结构包括裸芯片及位于裸芯片上、并与裸芯片进行电连接的接触焊盘，其中，接触焊盘所在表面为芯片结构的上表面，且芯片结构的上表面远离接合层；位于散热层上表面、接合层及芯片结构侧壁表面的塑封层；位于塑封层及芯片结构上表面的重新布线层，重新布线层与接触焊盘进行电连接；以及位于重新布线层上表面的焊球凸块，所述焊球凸块与重新布线层进行电连接。通过本实用新型的扇出型晶圆级封装结构，解决了现有扇出型封装结构由于在其背面安装散热片导致器件尺寸较大的问题。

Description

扇出型晶圆级封装结构
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种扇出型晶圆级封装结构。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
目前，扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；在粘合层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用芯片键合工艺将芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块；然后进行晶圆黏片、切割划片；最后在封装结构背面安装散热片。虽然现有封装结构都是通过散热片实现散热，但在划片后的封装结构背面安装散热片，大大增加了封装结构的器件尺寸。
鉴于此，有必要设计一种新的扇出型晶圆级封装结构用以解决上述技术问题。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种扇出型晶圆级封装结构，用于解决现有扇出型封装结构由于在其背面安装散热片导致器件尺寸较大的问题。
为实现上述目的及其他相关目的，本实用新型提供一种扇出型晶圆级封装结构，所述封装结构包括：
散热层；
位于所述散热层上表面的接合层；
位于所述接合层上表面的芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片进行电连接的接触焊盘，其中，所述接触焊盘所在表面为芯片结构的上表面，且所述芯片结构的上表面远离所述接合层；
位于所述散热层上表面、接合层及芯片结构侧壁表面的塑封层；
位于所述塑封层及芯片结构上表面的重新布线层，所述重新布线层与所述接触焊盘进行电连接；以及
位于所述重新布线层上表面的焊球凸块，所述焊球凸块与所述重新布线层进行电连接。
优选地，所述封装结构还包括位于所述重新布线层与焊球凸块之间的凸块下金属层，所述凸块下金属层与所述重新布线层进行电连接。
优选地，所述散热层包括石墨烯、金属胶或陶瓷中的一种。
优选地，所述散热层的厚度为1～200um。
优选地，所述接合层包括DAF膜、金属胶或胶带中的一种。
优选地，所述塑封层包括聚酰亚胺层、硅胶层或环氧树脂层中的一种。
优选地，所述重新布线层包括：
位于所述塑封层及芯片结构上表面的第一绝缘层，所述第一绝缘层上设有暴露出所述接触焊盘的开口；
位于所述第一绝缘层及接触焊盘上表面的金属层；以及
位于所述第一绝缘层及金属层上表面的第二绝缘层，所述第二绝缘层上设有暴露出所述金属层的开口。
优选地，所述重新布线层包括：
位于所述塑封层及芯片结构上表面、由交替的绝缘层和金属层构成的叠层结构，所述叠层结构的顶层为绝缘层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
优选地，所述焊球凸块包括位于所述重新布线层上表面的金属柱，及位于所述金属柱上表面的焊球。
如上所述，本实用新型的扇出型晶圆级封装结构，具有以下有益效果：
1、本实用新型在芯片结构的一侧形成散热层，利用较薄的散热层薄膜对所述芯片结构进行散热，避免了现有工艺在封装完成的封装结构背面安装散热片的步骤，简化制作工艺、降低成本的同时，大大减小了器件的尺寸。
2、利用散热层对所述芯片结构进行散热，其散热效果较现有散热片效果更好。
3、通过在所述散热层与芯片结构之间形成一接合层，利用该接合层不仅实现了将所述芯片结构接合在所述散热层上，还通过该接合层将所述芯片结构产生的热量传递到所述散热层上，进而利用散热层进行散热。
附图说明
图1～图10显示为本实用新型所述封装结构的各制作步骤示意图。
元件标号说明
1 载体
2 粘合层
3 散热层
4 接合层
5 芯片结构
51 裸芯片
52 接触焊盘
6 塑封层
7 重新布线层
71 第一绝缘层
72 金属层
73 第二绝缘层
8 凸块下金属层
9 焊球凸块
91 金属柱
92 焊球
10 承载薄膜
1)～9) 步骤
6.1)～6.3) 步骤
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
请参阅图1至图10。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合载体1说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。实施例一
如图1至图10所示，本实施例提供一种扇出型晶圆级封装结构的制备方法，所述制备方法包括：
1)提供一载体1，于所述载体1的上表面形成一粘合层2；
2)在所述粘合层2上表面形成一散热层3；
3)在所述散热层3上表面形成一接合材料，并对所述接合材料进行光刻，以形成接合层4；
4)在所述接合层4上表面形成芯片结构5，所述芯片结构5包括裸芯片51及位于所述裸芯片51上、并与所述裸芯片51进行电连接的接触焊盘52，其中，所述接触焊盘52所在表面为芯片结构5的上表面，且所述芯片结构5的上表面远离所述接合层4；
5)在所述散热层3上表面、接合层4及芯片结构5侧壁表面形成塑封层6；
6)在所述塑封层6及芯片结构5上表面形成重新布线层7，其中，所述重新布线层7与所述接触焊盘52进行电连接；
7)在所述重新布线层7上表面形成焊球凸块9，所述焊球凸块9与所述重新布线层7进行电连接；
8)去除所述载体1和粘合层2；
9)对8)中所述结构进行晶圆黏片、及切割划片，得到多个封装结构芯片。
下面请参阅图1至图10对本实施例所述扇出型晶圆级封装结构的制备方法进行详细说明。
如图1所示，提供一载体1，于所述载体1的上表面形成一粘合层2。
作为示例，所述载体1的材料包括但不限于硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述载体1来防止后续制备过程中芯片结构3发生破裂、翘曲、断裂等问题。
作为示例，所述粘合层2的材料包括但不限于胶带、粘合胶、环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、或苯并环丁烯(BCB)中的一种；通过UV(紫外)固化或热固化制作，用于作为载体1和后续形成的芯片封装结构的分离层。
如图2所示，在所述粘合层2上表面形成一散热层3。
作为示例，所述散热层3包括但不限于石墨烯、金属胶或陶瓷中的一种；通过采用旋涂工艺、或键合工艺制备得到。
优选地，在本实施例中，所述散热层3的材料为石墨烯，通过旋涂工艺制备得到。
需要说明的是，相对于现在常用的铜散热片和铝散热片而言(其导热系数分别为401W/mK和237W/mK)，石墨烯具有极高的导热系数，约为5300W/mK～6600W/mK，通过在所述芯片结构的一侧形成石墨烯散热层，可使得所述芯片结构的热点温度大幅下降，大大提高散热性能；而且石墨烯薄膜的厚度较薄，有利于减小器件的尺寸。
作为示例，所述散热层3的厚度为1～200um。
优选地，在本实施例中，所述散热层3的厚度为100um；当然，在其它实施例中，所述散热层3的厚度还可以为1um、35um、53um、82um、110um、135um、178um或200um等。
需要说明的是，本实施例中所述散热层的厚度是通过综合考虑所述封装结构的散热性能及封装结构的厚度尺寸得到，如果想要获得更好的散热性能，本实施例中所述散热层的厚度也可以大于200um。
如图3所示，在所述散热层3上表面形成一接合材料，并对所述接合材料进行光刻，以形成接合层4。
作为示例，所述接合层4的材料包括但不限于DAF膜、金属胶、或胶带中的一种；还可以为纳米制程，可溶于液态溶液，能实现接合、导热功能的任一金属复合膜；用于将后续形成的芯片结构5接合在所述散热层3上，同时还能将芯片结构5产生的热量传递到所述散热层3上。
如图4所示，在所述接合层4上表面形成芯片结构5，所述芯片结构5包括裸芯片51及位于所述裸芯片51上、并与所述裸芯片51进行电连接的接触焊盘52，其中，所述接触焊盘52所在表面为芯片结构5的上表面，且所述芯片结构5的上表面远离所述接合层4。
作为示例，所述接触焊盘52由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
如图5所示，在所述散热层3上表面、接合层4及芯片结构5侧壁表面形成塑封层6。
作为示例，所述塑封层6的材料包括但不限于聚酰亚胺、硅胶或环氧树脂中的一种；采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺制备得到。
需要说明的是，通过上述工艺形成的塑封层，其紧紧包围在所述接合层4及芯片结构5侧壁表面，避免了芯片结构5的侧壁表面出现间隙，有效避免界面分层的出现，大大提高了所述封装结构的稳定性。
如图6所示，在所述塑封层6及芯片结构5上表面形成重新布线层7，其中，所述重新布线层7与所述接触焊盘52进行电连接。
作为示例，形成所述重新布线层的方法包括：
6.1)在所述塑封层6及芯片结构5上表面形成第一绝缘层71，并对所述第一绝缘层71进行光刻，以暴露出所述接触焊盘52；
6.2)在所述第一绝缘层71表面及接触焊盘52表面形成金属层72，并对所述金属层72进行光刻，以暴露出所述第一绝缘层71；
6.3)在所述第一绝缘层71及金属层72表面形成第二绝缘层73，并对所述第二绝缘层73进行光刻，以暴露出所述金属层72。
作为另一示例，形成所述重新布线层的方法包括：
在所述塑封层6及芯片结构5上表面交替形成绝缘层和金属层的叠层结构，所述叠层结构的顶层为绝缘层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
作为示例，所述第一、第二绝缘层的材料为二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。
作为示例，所述金属层及所述金属插栓均由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成，通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀制备得到。
优选地，在本实施例中，采用第一示例所述的方法形成重新布线层7，其中，所述重新布线层7包括一层金属层72。
如图7所示，在所述重新布线层7上表面形成焊球凸块9，所述焊球凸块9与所述重新布线层7进行电连接。
作为示例，形成焊球凸块9的步骤包括先在所述重新布线层7上表面形成金属柱91，然后在所述金属柱91上表面形成焊球92。
作为示例，所述制备方法还包括在所述重新布线层7与焊球凸块9之间形成凸块下金属层8的步骤，所述步骤包括在所述重新布线层7上表面形成凸块下金属材料，并对所述凸块下金属材料进行光刻，以形成凸块下金属层8，其中，所述凸块下金属层8与所述重新布线层7进行电连接。
作为示例，所述凸块下金属层8和金属柱91均由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成，通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。
作为示例，所述焊球92由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成，通过植球回流工艺制备得到。
如图8所示，去除所述载体1和粘合层2。
作为示例，采用研磨工艺、或减薄工艺工艺等去除所述载体1及所述粘合层2。
如图9和10所示，对上述所述结构进行晶圆黏片、及切割划片，得到多个封装结构芯片。
作为示例，如图9所示，将上述所述结构转移至承载薄膜10上，并通过切割机进行切割划片，得到如图10所示的多个封装结构芯片。
需要说明的是，由于散热层3为薄膜层，可通过切割机直接进行切割，而不会对所述封装结构的切割划片产生影响。
实施例二
如图10所示，本实施例提供一种扇出型晶圆级封装结构，所述封装结构包括：
散热层3；
位于所述散热层3上表面的接合层4；
位于所述接合层4上表面的芯片结构5，所述芯片结构5包括裸芯片51及位于所述裸芯片51上、并与所述裸芯片51进行电连接的接触焊盘52，其中，所述接触焊盘52所在表面为芯片结构5的上表面，且所述芯片结构5的上表面远离所述接合层4；
位于所述散热层3上表面、接合层4及芯片结构5侧壁表面的塑封层6；
位于所述塑封层6及芯片结构5上表面的重新布线层7，所述重新布线层7与所述接触焊盘52进行电连接；以及
位于所述重新布线层7上表面的焊球凸块9，所述焊球凸块9与所述重新布线层7进行电连接。
作为示例，所述散热层3的材料包括但不限于石墨烯、金属胶或陶瓷中的一种。
优选地，在本实施例中，所述散热层3为石墨烯层；相对于现在常用的铜散热片和铝散热片而言(其导热系数分别为401W/mK和237W/mK)，石墨烯具有极高的导热系数，约为5300W/mK～6600W/mK，通过在所述芯片结构的一侧形成石墨烯散热层，可使得所述芯片结构的热点温度大幅下降，大大提高散热性能，而且石墨烯散热层的厚度较薄，有利于减小器件的尺寸。
作为示例，所述散热层3的厚度为1～200um。
优选地，在本实施例中，所述散热层3的厚度为100um；当然，在其它实施例中，所述散热层3的厚度还可以为1um、35um、53um、82um、110um、135um、178um或200um等。
需要说明的是，本实施例中所述散热层的厚度是通过综合考虑所述封装结构的散热性能及封装结构的厚度尺寸得到，如果想要获得更好的散热性能，本实施例中所述散热层的厚度也可以大于200um。
作为示例，所述接合层4的材料包括但不限于DAF膜、金属胶、或胶带中的一种；还可以为纳米制程，可溶于液态溶液，能实现接合、导热功能的任一金属复合膜；用于将后续形成的芯片结构5接合在所述散热层3上，同时还能将芯片结构5产生的热量传递到所述散热层3上。
作为示例，所述接触焊盘由52铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
作为示例，所述塑封层6的材料包括但不限于聚酰亚胺、硅胶或环氧树脂中的一种；通过将所述塑封层6紧紧包围在所述接合层4及芯片结构5侧壁表面，避免了芯片结构5的侧壁表面出现间隙，有效避免界面分层的出现，大大提高了所述封装结构的稳定性。
作为示例，所述重新布线层7包括：
位于所述塑封层6及芯片结构5上表面的第一绝缘层71，所述第一绝缘层71上设有暴露出所述接触焊盘52的开口；
位于所述第一绝缘层71及接触焊盘52上表面的金属层72；以及
位于所述第一绝缘层71及金属层72上表面的第二绝缘层73，所述第二绝缘层73上设有暴露出所述金属层72的开口。
作为另一示例，所述重新布线层7包括：
位于所述塑封层6及芯片结构5上表面、由交替的绝缘层和金属层构成的叠层结构，所述叠层结构的顶层为绝缘层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
作为示例，所述绝缘层的材料为二氧化硅或PET(聚对苯二甲酸乙二醇酯)。
作为示例，所述金属层及所述金属插栓均由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
优选地，在本实施例中，所述重新布线层的结构如第一示例，即所述重新布线层包括一层金属层。
作为示例，所述焊球凸块9包括位于所述重新布线层7上表面的金属柱91，及位于所述金属柱91上表面的焊球92。
作为示例，所述金属柱91由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
作为示例，所述焊球92由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
作为示例，所述封装结构还包括位于所述重新布线层7与焊球凸块9之间的凸块下金属层8，所述凸块下金属层8与所述重新布线层7进行电连接。
综上所述，本实用新型的扇出型晶圆级封装结构，具有以下有益效果：
1、本实用新型在芯片结构的一侧形成散热层，利用较薄的散热层薄膜对所述芯片结构进行散热，避免了现有工艺在封装完成的封装结构背面安装散热片的步骤，简化制作工艺、降低成本的同时，大大减小了器件的尺寸。
2、利用散热层对所述芯片结构进行散热，其散热效果较现有散热片效果更好。
3、通过在所述散热层与芯片结构之间形成一接合层，利用该接合层不仅实现了将所述芯片结构接合在所述散热层上，还通过该接合层将所述芯片结构产生的热量传递到所述散热层上，进而利用散热层进行散热。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种扇出型晶圆级封装结构，其特征在于，所述封装结构包括：
散热层；
位于所述散热层上表面的接合层；
位于所述接合层上表面的芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片进行电连接的接触焊盘，其中，所述接触焊盘所在表面为芯片结构的上表面，且所述芯片结构的上表面远离所述接合层；
位于所述散热层上表面、接合层及芯片结构侧壁表面的塑封层；
位于所述塑封层及芯片结构上表面的重新布线层，所述重新布线层与所述接触焊盘进行电连接；以及
位于所述重新布线层上表面的焊球凸块，所述焊球凸块与所述重新布线层进行电连接。
2.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述封装结构还包括位于所述重新布线层与焊球凸块之间的凸块下金属层，所述凸块下金属层与所述重新布线层进行电连接。
3.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述散热层包括石墨烯、金属胶或陶瓷中的一种。
4.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述散热层的厚度为1～200um。
5.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述接合层包括DAF膜、金属胶或胶带中的一种。
6.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述塑封层包括聚酰亚胺层、硅胶层或环氧树脂层中的一种。
7.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述重新布线层包括：
位于所述塑封层及芯片结构上表面的第一绝缘层，所述第一绝缘层上设有暴露出所述接触焊盘的开口；
位于所述第一绝缘层及接触焊盘上表面的金属层；以及
位于所述第一绝缘层及金属层上表面的第二绝缘层，所述第二绝缘层上设有暴露出所述金属层的开口。
8.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述重新布线层包括：
位于所述塑封层及芯片结构上表面、由交替的绝缘层和金属层构成的叠层结构，所述叠层结构的顶层为绝缘层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
9.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于，所述焊球凸块包括位于所述重新布线层上表面的金属柱，及位于所述金属柱上表面的焊球。
CN201720729908.5U 2017-06-21 2017-06-21 扇出型晶圆级封装结构 Active CN206931590U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720729908.5U CN206931590U (zh) 2017-06-21 2017-06-21 扇出型晶圆级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720729908.5U CN206931590U (zh) 2017-06-21 2017-06-21 扇出型晶圆级封装结构

Publications (1)

Publication Number Publication Date
CN206931590U true CN206931590U (zh) 2018-01-26

Family

ID=61346506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720729908.5U Active CN206931590U (zh) 2017-06-21 2017-06-21 扇出型晶圆级封装结构

Country Status (1)

Country Link
CN (1) CN206931590U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
CN113725088A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725181A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725089A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
CN113725088A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725181A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725089A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725181B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725088B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725089B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法

Similar Documents

Publication Publication Date Title
CN107134440A (zh) 扇出型晶圆级封装结构及其制备方法
CN206931590U (zh) 扇出型晶圆级封装结构
CN107146785A (zh) 具有3d堆叠天线的扇出型封装结构及其制备方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN106206530B (zh) 半导体器件及其制造方法
CN206931599U (zh) 具有3d堆叠天线的扇出型封装结构
CN107104058A (zh) 扇出型单裸片封装结构及其制备方法
CN206931562U (zh) 扇出型单裸片封装结构
US20190006307A1 (en) Package method and package structure of fan-out chip
CN107301983A (zh) 扇出型封装结构及其制备方法
CN107706521A (zh) 扇出型天线封装结构及其制备方法
US20190333881A1 (en) Fan-out antenna packaging structure and preparation method thereof
CN107887366A (zh) 扇出型天线封装结构及其制备方法
CN107910311A (zh) 一种扇出型天线封装结构及其制备方法
CN107527880A (zh) 扇出型封装结构及其制备方法
US11626344B2 (en) Adhesive and thermal interface material on a plurality of dies covered by a lid
CN107785339A (zh) 3d芯片封装结构及其制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN207503965U (zh) 一种扇出型天线封装结构
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN207517662U (zh) 扇出型封装结构
CN207503972U (zh) 扇出型天线封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address