CN106206530B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106206530B
CN106206530B CN201510321434.6A CN201510321434A CN106206530B CN 106206530 B CN106206530 B CN 106206530B CN 201510321434 A CN201510321434 A CN 201510321434A CN 106206530 B CN106206530 B CN 106206530B
Authority
CN
China
Prior art keywords
layer
semiconductor devices
metal layer
hole
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510321434.6A
Other languages
English (en)
Other versions
CN106206530A (zh
Inventor
林俊成
蔡柏豪
郑礼辉
陈建声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106206530A publication Critical patent/CN106206530A/zh
Application granted granted Critical
Publication of CN106206530B publication Critical patent/CN106206530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

公开了半导体器件以及用于提供从集成扇出叠层封装结构内的半导体管芯增强地去除热量的方法。在实施例中，金属层形成在半导体管芯的背侧上，并且密封半导体管芯和通孔。暴露出金属层的一部分并且连接热管芯以从半导体管芯去除热量。本发明涉及半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体工业经历了快速发展。很大程度上，集成密度的这种改进源于最小部件尺寸的反复减小(例如，朝向亚20nm节点缩小半导体工艺节点)，这允许更多的部件被集成到给定区域中。随着最近对小型化、更高速度和更大带宽以及更低功耗和延迟的需求的增加，对于半导体管芯的更小且更具创造性的封装技术的需求增长。
随着半导体技术进一步的进步，堆叠和接合的半导体器件作为进一步减小半导体器件的物理尺寸的有效可选方式出现。在堆叠半导体器件中，诸如逻辑、存储器、处理电路等的有源电路被至少部分地制造在单独衬底上并且然后物理和电接合在一起以形成功能器件。这种接合工艺利用复杂的技术，并且期望改进。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：第一半导体衬底，具有位于所述第一半导体衬底的第一侧上的第一外部连接件；多个第一通孔，延伸穿过密封剂，其中，所述密封剂将所述第一半导体衬底与所述多个第一通孔分隔开；以及金属层，覆盖所述第一半导体衬底的与所述第一侧相对的第二侧，其中，所述金属层不在所述多个第一通孔上方延伸。
在上述半导体器件中，还包括：位于所述第一半导体衬底和所述金属层之间的胶层。
在上述半导体器件中，还包括：位于所述第一半导体衬底和所述金属层之间的阻挡层。
在上述半导体器件中，还包括：背侧保护层，位于所述金属层上方；以及开口，穿过所述背侧保护层，其中，所述开口暴露出所述金属层的一部分。
在上述半导体器件中，所述开口具有小于第二宽度的第一宽度，其中，所述第二宽度比所述第一宽度更远离所述金属层。
在上述半导体器件中，还包括：与所述金属层接触的热管芯。
在上述半导体器件中，在所述第二侧上不具有重分布层。
根据本发明的又一方面，还提供了一种半导体器件，包括：第一半导体衬底，具有第一侧和与所述第一侧相对的第二侧；第一电接触件，位于所述第一侧下方；金属层，在所述第二侧上方延伸；第一通孔，其中，所述第一通孔具有第一高度，所述第一高度大于从所述第一电接触件到所述金属层的距离；密封剂，在所述第一通孔和所述第一半导体衬底之间延伸；第一可回流材料，与所述金属层物理接触；聚合物层，位于所述金属层上方并且至少部分地位于所述第一可回流材料的一部分上方；以及第二可回流材料，与所述第一可回流材料物理接触，并且与所述聚合物层相比，所述第二可回流材料延伸为更远离所述第一半导体衬底。
在上述半导体器件中，所述第二可回流材料具有第一直径，所述第一直径大于所述第一可回流材料的第二直径。
在上述半导体器件中，所述第二可回流材料具有第一直径，所述第一直径小于所述第一可回流材料的第二直径。
在上述半导体器件中，所述金属层包括：第一晶种层；以及第二晶种层，不同于所述第一晶种层。
在上述半导体器件中，所述第一晶种层包括钛，并且所述第二晶种层包括铜。
在上述半导体器件中，所述第一晶种层具有约的厚度，并且所述第二晶种层具有约的厚度。
在上述半导体器件中，还包括：管芯附接膜，位于所述第一半导体衬底和所述聚合物层之间，其中，所述管芯附接膜至少部分地在所述第一可回流材料的一部分上方延伸。
根据本发明的另一方面，还提供了一种制造半导体器件的方法，所述方法包括：在第一半导体衬底的第一侧上放置金属层，其中，所述第一半导体衬底具有位于与所述第一侧相对的第二侧上的有源器件；邻近通孔放置所述第一半导体衬底；密封所述第一半导体衬底、所述金属层和所述通孔；减薄所述密封剂以暴露出所述通孔；以及穿过聚合物层暴露出所述金属层。
在上述方法中，至少部分通过激光钻孔方法来执行暴露出所述金属层的步骤。
在上述方法中，还包括：在通过暴露出所述金属层形成的开口中放置第一可回流材料；以及回流所述第一可回流材料，从而使得所述第一可回流材料在所述聚合物层和所述金属层之间至少部分地移动。
在上述方法中，还包括：在所述第一可回流材料上方放置第二可回流材料。
在上述方法中，还包括：接合与所述金属层热连接的热管芯。
在上述方法中，放置所述金属层还包括：沉积第一晶种层；以及在所述第一晶种层上沉积第二晶种层。
附图说明
当阅读附图时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。
图1示出了根据一些实施例的通孔的形成。
图2A和图2B示出了根据一些实施例的具有金属层的半导体器件的实施例。
图3示出了根据一些实施例的半导体器件在通孔之间的放置。
图4示出了根据一些实施例的半导体器件和通孔的密封。
图5示出了根据一些实施例的重分布层和外部连接件的形成。
图6示出了根据一些实施例的载体晶圆的分离。
图7A和图7B示出了根据一些实施例的金属层的暴露。
图8示出了根据一些实施例的半导体器件的分割。
图9示出了根据一些实施例的热管芯的接合。
图10示出了根据一些实施例的在半导体器件的背侧上利用晶种层的另一实施例。
图11示出了根据一些实施例的半导体器件在通孔之间的放置。
图12示出了根据一些实施例的重分布层的密封和形成。
图13示出了根据一些实施例的晶种层的暴露。
图14示出了根据一些实施例的半导体器件的分割。
图15示出了根据一些实施例的热管芯的接合。
图16A和图16B示出了根据一些实施例的接合点的实施例。
具体实施方式
以下公开提供了许多不同的用于实施本发明主题的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件形成附件部件使得第一部件和第二部分没有直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。
此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，本文所使用的空间相对描述可因此进行类似的解释。
现在参照图1，示出了载体衬底101和位于载体衬底101上方的粘合层103、聚合物层105和第一晶种层107。例如，载体衬底101包括基于硅的材料(诸如玻璃或氧化硅)或其他材料(诸如氧化铝)、这些材料的任意组合等。载体衬底101是平坦的以容纳半导体器件(诸如第一半导体器件201和第二半导体器件301，在图1中未示出，但下面参照图2A至图3进行了示出和讨论)的附接。
粘合层103放置于载体衬底101上以帮助上面的结构(例如，聚合物层105)的粘附。在实施例中，粘合层103可以包括紫外线胶，其在暴露于紫外光时失去其粘合性能。然而，也可以使用其他类型的粘合物(诸如压敏粘合物、辐射可固化粘合物、环氧树脂、它们的组合等)。粘合层103可以以半液体或凝胶形式放置于载体衬底101上，其在压力下容易变形。
聚合物层105放置于粘合层103上方并且被利用以例如当已附接第一半导体器件201和第二半导体器件301后向第一半导体器件201和第二半导体器件301提供保护。在实施例中，聚合物层105可以为聚苯并恶唑(PBO)，但是可以可选地使用任何适当的材料，诸如聚酰亚胺或聚酰亚胺衍生物、阻焊剂(SR)或味之素构建膜(Ajinomoto build-up film，ABF)。例如，可以使用旋涂工艺将聚合物层105放置为具有约2μm至约15μm之间的厚度(诸如约5μm)，但是可以可选地使用任何适当的方法和厚度。
第一晶种层107形成在聚合物层105上方。在实施例中，第一晶种层107为半导体材料的薄层，其帮助在随后的处理步骤期间形成较厚的层。第一晶种层107可以包括约厚的钛层以及随后的约厚的铜层。根据期望的材料，第一晶种层107可以使用诸如溅射、蒸发或PECVD工艺的工艺来创建。第一晶种层107可以形成为具有约0.3μm和约1μm之间的厚度，诸如约0.5μm。
图1还示出了光刻胶109在第一晶种层107上方的放置和图案化。在实施例中，光刻胶109可以例如使用旋涂技术放置在第一晶种层107上至约50μm和约250μm之间的高度，诸如约120μm。一旦位于适当的位置，然后可以通过将光刻胶109暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而在光刻胶109的暴露于图案化的光源的那些部分中引起物理变化来图案化光刻胶109。然后，根据期望的图案，向曝光的光刻胶109应用显影剂以利用物理变化并且选择性地去除光刻胶109的曝光部分或者光刻胶109的未曝光部分。
在实施例中，在光刻胶109内形成的图案是用于通孔111的图案。以位于随后附接的器件(诸如第一半导体器件201和第二半导体器件301)的不同侧上的这种布置来形成通孔111。然而，可以可选地利用用于通孔111的图案的任何适当的布置，诸如定位为使得第一半导体器件201和第二半导体器件放置在通孔111的相对侧上。
在实施例中，通孔111形成在光刻胶109内。在实施例中，通孔111包括一种或多种导电材料，诸如铜、钨、其他导电金属等，并且可以例如通过电镀、无电镀等来形成。在实施例中，使用电镀工艺，其中，将第一晶种层107和光刻胶109淹没或浸没在电镀溶液中。第一晶种层107的表面电连接至外部DC电源的负极侧，使得第一晶种层107在电镀工艺中用作阴极。还将诸如铜阳极的固体导电阳极浸没在溶液中，并且将其附接至电源的正极侧。来自阳极的原子溶解到溶液内，阴极(例如，第一晶种层107)从溶液中获得溶解的原子，从而镀光刻胶109的开口内的第一晶种层107的暴露的导电区域。
一旦使用光刻胶109和第一晶种层107已经形成通孔111，可以使用适当的去除工艺(在图1中未示出但下面在图3中看到)去除光刻胶109。在实施例中，等离子体灰化工艺可以用于去除光刻胶109，由此可以增加光刻胶109的温度直到光刻胶109经历热分解并且可以被去除为止。然而，可以可选地利用诸如湿剥离的任何其他适当的工艺。光刻胶109的去除可以暴露出下面的第一晶种层107的部分。
一旦暴露，可以执行第一晶种层107的暴露部分的去除(在图1中未示出但在下面的图3中看到)。在实施例中，例如，可以通过湿蚀刻或干蚀刻工艺来去除第一晶种层107的暴露部分(例如，没有被通孔111覆盖的那些部分)。例如，在干蚀刻工艺中，可以将通孔111用作掩模，将反应剂导向第一晶种层107。在另一实施例中，蚀刻剂可以喷射或以其他方式与第一晶种层107接触以去除第一晶种层107的暴露部分。在已经蚀刻掉第一晶种层107的暴露部分之后，在通孔111之间暴露出聚合物层105的部分。
图2A示出了将附接至通孔111内的聚合物层105的第一半导体器件201(在图2中未示出但下面参照图3进行了示出和描述)。在实施例中，第一半导体器件201包括第一衬底203、第一有源器件(未单独示出)、第一金属化层205、第一接触焊盘207、第一钝化层211和第一外部连接件209。第一衬底203可以包括掺杂或未掺杂的体硅、或者绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括半导体材料层，诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
第一有源器件包括各种有源器件和无源器件(诸如电容器、电阻器、电感器等)，其可用于生成用于第一半导体器件201的设计的期望结构和功能要求。第一有源器件可以使用任何适当的方法形成在第一衬底203内或第一衬底203上。
第一金属化层205形成在第一衬底203和第一有源器件上方，并且设计为连接各个有源器件以形成功能电路。在实施例中，第一金属化层205由交替的介电材料层和导电材料层形成，并且可以通过任何适当的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在实施例中，可以具有通过至少一个层间介电层(ILD)与第一衬底203分离的四个金属化层，但是第一金属化层205的精确数量取决于第一半导体器件201的设计。
第一接触焊盘207可以形成在第一金属化层205的上方并且与第一金属化层205电接触。第一接触焊盘207可以包括铝，但可以可选地使用诸如铜的其他材料。可以使用沉积工艺(诸如溅射)以形成材料层(未示出)，然后可以通过适当的工艺(诸如光刻掩蔽和蚀刻)去除材料层的一部分以形成第一接触焊盘207来形成第一接触焊盘207。然而，任何其他适当的工艺可以用于形成第一接触焊盘207。第一接触焊盘可以形成为具有约0.5μm和约4μm之间的厚度，诸如约1.45μm。
第一钝化层211可以形成在第一衬底203上并且位于第一金属化层205和第一接触焊盘207上方。第一钝化层211可以由一种或多种合适的介电材料制成，诸如氧化硅、氮化硅、低k电介质(诸如掺碳氧化物)、极低k电介质(诸如多孔掺碳二氧化硅)、它们的组合等。可以通过诸如化学汽相沉积(CVD)的工艺来形成第一钝化层211，但是可以利用任何适当的工艺，并且第一钝化层211可以具有约0.5μm和约5μm之间的厚度，诸如约
可以形成第一外部连接件209以为第一接触焊盘207与例如重分布层501(在图2中未示出但下面参照图5进行了示出和描述)之间的接触件提供导电区域。在实施例中，第一外部连接件209可以是导电柱，并且可以通过首先在第一钝化层211上方将光刻胶(未示出)形成至具有约5μm至约20μm之间(诸如约10μm)的厚度来形成。可以图案化光刻胶以暴露出第一钝化层的部分，导电柱将延伸穿过第一钝化层。一旦图案化，然后光刻胶可以用作掩模以去除第一钝化层211的期望部分，从而暴露出下面的第一接触焊盘207的第一外部连接件209将与之接触的那些部分。
第一外部连接件209可以形成在第一钝化层211和光刻胶的开口内。第一外部连接件209可以由诸如铜的导电材料形成，但是还可以使用其他导电材料，诸如镍、金或金属合金、这些的组合等。此外，可以使用诸如电镀的工艺来形成第一外部连接件209，通过电镀，电流流过第一接触焊盘207的期望形成第一外部连接件209的导电部分，并且第一接触焊盘207浸没在溶液中。溶液和电流在开口内沉积例如铜，以填充和/或过填充光刻胶和第一钝化层211的开口，从而形成第一外部连接件209。然后，可以使用例如灰化工艺、化学机械抛光(CMP)工艺、它们的组合等来去除第一钝化层211的开口外侧的过量导电材料和光刻胶。
然而，本领域技术任何应该意识到，上述形成第一外部连接件209的工艺仅仅是一种这样的描述，而不用于将实施例限于这种精确的工艺。相反，所描述的工艺仅仅旨在是示例性的，可以可选地利用用于形成第一外部连接件209的任何适当的工艺。所有适当的工艺均完全旨在包括在本实施例的范围内。
在第一衬底203的与第一金属化层205相对的一侧，可以放置第一金属层213以帮助从第一半导体器件201去除热量。在实施例中，可以通过首先在第一衬底203上应用第一胶层214来放置第一金属层213。第一胶层214可以是环氧树脂，但是还可以利用任何适当的粘合物。第一胶层214可以应用至约0.5μm和约20μm之间的厚度。
一旦第一胶层214已经应用于第一衬底203，可以应用第一金属层213。在实施例中，第一金属层213可以是诸如铜的导电材料，尽管其他适当的材料包括Ti、TiN和Ta。在实施例中，第一金属层213可以是铜箔，其具有约3μm和约150μm之间的第一厚度。可通过使铜箔接触第一胶层214来应用铜箔。
邻近第一金属层213，可以形成管芯附接膜(DAF)217以帮助将第一半导体器件201附接至聚合物层105。在实施例中，管芯附接膜217是环氧树脂、酚醛树脂、丙烯酸橡胶、硅石填充剂或它们的组合，并且使用层压技术来应用。然而，可以可选地利用任何其他适当的可选材料和形成方法。
图2B示出了利用第一金属层213的第一半导体器件201的另一实施例。在该实施例中，可以在没有第一胶层214的情况下应用第一金属层213。任选地，在该实施例中，可以在形成第一金属层213之前应用第一阻挡层219以防止第一金属层213的材料扩散到下面的第一衬底203内。在实施例中，第一阻挡层219可以包括阻挡材料(诸如钛、氮化钛、这些的组合等)，并且可以使用诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)等的工艺来形成。第一阻挡层219可以形成为具有约0.1μm和约20μm之间的厚度，诸如约0.5μm。
一旦形成了第一阻挡层219，可以在第一阻挡层219上方形成第一金属层213。在该实施例中，可以使用诸如物理汽相沉积(PVD)的沉积工艺来形成第一金属层213，尽管可以可选地利用任何适当的沉积或放置工艺。在实施例中，第一金属层213可以形成为具有约0.02μm和约0.5μm之间(诸如约0.3μm)的厚度，并且第一金属层213和第一阻挡层219(共同地)可以具有约0.3μm和约15μm之间的厚度。
任选地，一旦第一金属层213已经形成在第一阻挡层219上，可以在第一金属层213上方形成第二阻挡层221，以防止第一金属层213的材料(例如铜)扩散到相邻结构内。在实施例中，第二阻挡层221可以类似于第一阻挡层219(例如，使用CVD、PVD或ALD形成的钛或氮化钛)，尽管可以可选是不同的。
在该实施例中，一旦已经形成第一金属层213或第二阻挡层221，可以应用管芯附接膜217以帮助第一半导体器件201与聚合物层105的粘合。在实施例中，管芯附接膜217如上面参照图2A所述。
图3示出了在聚合物层105上放置第一半导体器件201以及放置第二半导体器件301。在实施例中，第二半导体器件301可以包括第二衬底303、第二有源器件(未单独示出)、第二金属化层305、第二接触焊盘307、第二钝化层311和第二外部连接件309。在实施例中，第二衬底303、第二有源器件、第二金属化层305、第二接触焊盘307、第二钝化层311和第二外部连接件309可以类似于第一衬底203、第一有源器件、第一金属化层205、第一接触焊盘207、第一钝化层211和第一外部连接件209，尽管它们也可以不同。
此外，第二半导体器件301还可以具有沿着第二衬底303的一侧形成的第二金属层313。在实施例中，可以与第二胶层(在图3中未单独示出)或与第三阻挡层和第四阻挡层(也未在图3中单独示出)一起形成第二金属层313。在实施例中，第二金属层313、第二胶层、第三阻挡层和第四阻挡层可以类似于上面参照图2A和图2B描述的第一金属层213、第一胶层214、第一阻挡层219和第二阻挡层221，尽管它们可以不同。
在实施例中，第一半导体器件201和第二半导体器件301可以使用例如拾取和放置工艺来放置在聚合物层105上。然而，任何其他可选方法可以用于放置第一半导体器件201和第二半导体器件301。
图4示出了通孔111、第一半导体器件201和第二半导体器件301的密封。可以在模制设备(在图4中未单独示出)中执行密封，模制设备可以包括顶部模制部分和与顶部模制部分分离的底部模制部分。当顶部模制部分降低到与底部模制部分相邻时，可以形成用于载体衬底101、通孔111、第一半导体器件201和第二半导体器件301的模制腔。
在密封工艺期间，顶部模制部分可以放置为与底部模制部分相邻，从而将载体衬底101、通孔111、第一半导体器件201和第二半导体器件301封闭在模制腔内。一旦封闭，顶部模制部分和底部模制部分可以形成气密密封，以控制气体流入模制腔和气体从模制腔流出。一旦密封，可以在模制腔内放置密封剂401。密封剂401可以是模塑料树脂，诸如聚酰亚胺、PPS、PEEK、PES、耐热晶体树脂、这些的组合等。可在在顶部模制部分和底部模制部分对准之前在模制腔内放置密封剂401，或者可以通过注入口注入到模制腔内。
一旦已经将密封剂401放置到模制腔中使得密封剂401密封载体衬底101、通孔111、第一半导体器件201和第二半导体器件301，可以固化密封剂401以硬化密封剂401来用于最佳保护。虽然精确的固化工艺至少部分地取决于针对密封剂401所选的特定材料，但在选择模塑料作为密封剂401的实施例中，可以通过诸如将密封剂401加热至约100℃和约130℃之间(诸如约125℃)并且持续约60秒至约3000秒之间(诸如约600秒)的工艺来发生固化。此外，密封剂401内可以包括引发剂和/或催化剂以更好地控制固化工艺。
然而，本领域技术人员应该意识到，上述固化工艺仅仅是示例性工艺，而不用于限制当前的实施例。可以可选地使用其他固化工艺(诸如辐射或者甚至允许密封剂401在室温下硬化)。可以使用任何适当的固化工艺，并且所有这些工艺均完全包括在本文所讨论的实施例的范围内。
图4还示出了密封剂401的薄化以暴露出通孔111、第一半导体器件201和第二半导体器件301以用于进一步处理。例如，可以使用机械研磨或化学机械抛光(CMP)工艺来执行薄化，从而化学蚀刻剂和研磨料用于反应和研磨掉密封剂401、第一半导体器件201和第二半导体器件301，直到暴露出通孔111、第一半导体器件201上的第一外部连接件209和第二半导体器件301上的第二外部连接件309。如此，第一半导体器件201、第二半导体器件301和通孔111可以具有平坦的表面，其还与密封剂401在同一平面上。
然而，虽然上述CMP工艺呈现为一个示例性实施例，但其不旨在限制于实施例，可以可选地使用任何其他适当的去除工艺来薄化密封剂401、第一半导体器件201和第二半导体器件301并且暴露出通孔111。例如，可以利用一系列化学蚀刻。可以可选地利用该工艺和任何其他适当的工艺以薄化密封剂401、第一半导体器件201和第二半导体器件301，并且所有这些工艺均完全旨在包括在实施例的范围内。
任选地，在已经薄化密封剂401之后，可以使通孔111和第一外部连接件209凹进在密封剂401内。在实施例中，可以使用例如蚀刻工艺(其利用对通孔111和第一外部连接件209(例如铜)的材料具有选择性的蚀刻剂)来使通孔111和第一外部连接件209凹进。通孔111和第一外部连接件209可以凹进至约20μm和约300μm之间的深度，诸如约180μm。
图5示出了形成重分布层(RDL)501以互连第一半导体器件201、第二半导体器件301、通孔111和第三外部连接件505。在实施例中，可通过首先利用适当的形成工艺(诸如CVD或溅射)形成钛铜合金的晶种层(未示出)来形成RDL 501。然后，可以形成光刻胶(也未示出)以覆盖晶种层，并且然后可以图案化光刻胶以暴露出晶种层的期望定位RDL 501的那些部分。
一旦形成并且图案化光刻胶，可以通过诸如镀的沉积工艺在晶种层上形成诸如铜的导电材料。导电材料可以形成为具有约1μm和约10μm之间(诸如5μm)的厚度。然而，虽然所讨论的材料和方法适合于形成导电材料，但这些材料仅仅是示例性的。可以可选地使用诸如AlCu或Au的任何其他适当的材料以及诸如CVD或PVD的任何其他适当的形成工艺来形成RDL 501。
一旦形成了导电材料，可以通过诸如灰化的适当去除工艺来去除光刻胶。此外，在去除光刻胶之后，可以通过例如将导电材料用作掩模的适当的蚀刻工艺来去除晶种层的被光刻胶覆盖的那些部分。
图5还示出了在RDL 501上方形成第三钝化层503来为RDL 501和其他下面的结构提供保护和隔离。在实施例中，第三钝化层503可以是聚苯并恶唑(PBO)，尽管可以可选地利用任何适当的材料，诸如聚酰亚胺或聚酰亚胺衍生物。例如，可以使用旋涂工艺将第三钝化层503放置为具有约5μm和约25μm之间的厚度(诸如约7μm)，尽管可以可选地使用任何适当的方法和厚度。
此外，虽然图5仅示出了单个RDL 501和单个第三钝化层503，但这是为了清楚并且不旨在限制实施例。此外，可以重复一次或多次上述形成单个RDL 501和单个第三钝化层503的工艺以根据期望形成多个RDL 501和多个第三钝化层503。可以利用任何适当数量的RDL 501。
图5还示出了形成第三外部连接件505以与RDL 501进行电接触。在实施例中，在已经形成第三钝化层503之后，可以通过去除第三钝化层503的部分来制成穿过第三钝化层503的开口以暴露出下面的RDL 501的至少一部分。开口允许RDL 501与第三外部连接件505之间的接触。可以使用适当的光刻掩模和蚀刻工艺来形成开口，尽管可以使用任何适当的工艺来暴露出RDL 501的部分。
在实施例中，第三外部连接件505可以是球珊阵列，并且可以通过第三钝化层503将第三外部连接件505放置在RDL 501上并且第三外部连接件505可以包括诸如焊料的共晶材料，尽管可以可选地使用任何适当的材料。在第三外部连接件505是焊球的实施例中，可以使用落球法(诸如直接落球工艺)来形成第三外部连接件505以将第三外部连接件505放置在凸块下金属化层(UBM)上。可选地，可以通过首先通过任何适当的方法(诸如蒸发、电镀、印刷、焊料转印)形成锡层，然后优选执行回流以将材料成形为期望凸块形状来形成焊球。一旦已经形成了第三外部连接件505，可以执行测试以确保该结构适合于进一步的处理。
图6示出了载体衬底101从第一半导体器件201和第二半导体器件301分离。在实施例中，第三外部连接件505可以附接至环结构601，并且因此包括第一半导体器件201和第二半导体器件301的结构可以附接至环结构601。环结构601可以是用于在分离工艺期间和之后为结构提供支撑和稳定性的金属环。在实施例中，例如，使用紫外线胶带603将第三外部连接件505、第一半导体器件201和第二半导体器件301附接至环结构，尽管可以可选地使用任何其他适当的粘合物或附接方式。
一旦第三外部连接件505附接至环结构601并且因此包括第一半导体器件201和第二半导体器件301的结构附接至环结构601，可以使用例如热工艺来改变粘合层103的粘合性能而使载体衬底101从包括第一半导体器件201和第二半导体器件301的结构分离。在特定实施例中，诸如紫外线(UV)激光、二氧化碳(CO2)激光或红外(IR)激光的能量源用于照射和加热粘合层103，直到粘合层103失去至少一些粘合性能为止。一旦进行了这种操作，载体衬底101和粘合层103可以从包括第三外部连接件505、第一半导体器件201和第二半导体器件301的结构物理地分离并且去除。
图7A示出了聚合物层105上方的背侧保护层701的任选放置。在实施例中，背侧保护层701可以是保护材料，诸如阻焊剂(SR)、层压化合物(LC)或味之素构建膜(Ajinomotobuild-up film，ABF)。在实施例中，背侧保护层701可以使用层压技术应用至约10μm和约80μm之间的厚度，诸如约25μm。
图7A还示出了一旦已经放置了背侧保护层701，可以图案化背侧保护层701和聚合物层105以暴露出通孔111以及第一金属层213和第二金属层313的期望部分。在实施例中，例如，可以使用激光钻孔方法来图案化背侧保护层701和聚合物层105，通过使用激光钻孔方法，将激光导向聚合物层105的期望被去除的那些部分以暴露出下面的通孔111、第一金属层213和第二金属层313。在激光钻孔工艺期间，钻孔能量可以在从0.1mJ至约30mJ的范围内，并且相对于背侧保护层701的法线的钻孔角度为约0度(垂直于背侧保护层701)至约85度。在实施例中，图案化可以在通孔111上方形成第一开口703，其具有约100μm和约300μm之间的第一宽度，诸如约200μm，并且还在第一半导体器件201上方形成第二开口707，其具有约10μm和约300μm之间的第二宽度，诸如约150μm。
在另一实施例中，可以通过以下步骤来图案化背侧保护层701和聚合物层105：首先对背侧保护层701应用光刻胶(在图7A中未单独示出)，然后将光刻胶暴露于图案化的能量源(例如，图案化光源)以引起化学反应，从而在光刻胶的暴露于图案化的光源的那些部分中引起物理变化。然后，向曝光的光刻胶应用显影剂以利用这种物理变化并且根据期望的图案选择性地去除光刻胶的曝光部分或者光刻胶的未曝光部分，并且利用例如干蚀刻工艺去除下面的背侧保护层701和聚合物层105的暴露部分。然而，可以利用用于图案化背侧保护层701和聚合物层105的任何其他适当的方法。
任选地，可以在激光钻孔工艺之后利用清洗工艺以去除激光钻孔工艺留下的任何残留材料。在实施例中，清洗工艺可以为等离子体清洗工艺，其还可以去除背侧保护层701和聚合物层105的暴露表面的部分。在实施例中，在诸如氮气、氩气等的惰性气氛中使用氧等离子体等来执行等离子体清洗工艺。
图7B示出了如图7A中的标记为705的虚线示出的形成在第一半导体器件201上方的一个第二开口707的特写图。可以看出，第一衬底203、第一金属层213(与第一胶层214或第一阻挡层219一起)、DAF 217、聚合物层105和背侧保护层701是堆叠的，并且第二开口707延伸穿过背侧保护层701、聚合物层105和DAF 217，但停止在第一金属层213上，从而暴露出第一衬底203的背侧上的第一金属层213。
此外，第二开口707具有漏斗状。在实施例中，第二开口707在邻近第一金属层213处具有第一宽度W1，第一宽度W1在约20μm和300μm之间，诸如约100μm。此外，第二开口707在第二开口707的顶部处具有约50μm和约320μm之间的第二宽度W2，诸如约120μm。然而，可以利用任何适当的尺寸。
通过暴露出沿着第一衬底203的背侧的部分的第一金属层213，可以穿过DAF 217、聚合物层105和背侧保护层701形成与第一半导体器件201连接热路径而不需要另一重分布层及其相关的钝化层和接合焊盘，简单地从第一半导体器件201去除热量。如此，可以通过避免与重分布层和接合焊盘相关联的工艺而简化了总体工艺。这允许更有效的工艺来提供热路径，从而去除由第一半导体器件201所生成的热量。
图8示出了结构的分割以形成第一封装件801。在实施例中，可以通过使用锯条(未示出)切穿通孔111之间的密封剂401和聚合物层105来执行分割，从而将一个部分与另一部分分离来形成具有第一半导体器件201的第一封装件801。然而，本领域技术人员应该意识到，使用锯条来分割第一封装件801仅仅是一个示例性实施例而不旨在限制。可以可选地利用用于分割第一封装件801的可选方法，诸如利用一种或多种蚀刻来分离第一封装件801。这些方法和任何其他适当的方法都可以可选地用于分割第一封装件801。
图8额外地示出了在第一半导体器件201上方的第一开口703和第二开口707内放置导热保护层803以保护当前暴露的第一金属层213和通孔111。在实施例中，导热保护层803可以包括导热材料，诸如焊膏或氧焊保护(OSP)，尽管可以可选地利用任何适当的材料。在实施例中，可以使用模板来应用导热保护层803，尽管可以可选地利用任何适当的应用方法。
图9示出了通过导热保护层803与第一金属层213热连接的热管芯900的放置。在实施例中，热管芯900包括导热材料，其例如通过第三接触焊盘909接收来自第一半导体器件201的热量并且将热量传输远离第一半导体器件201。在实施例中，热管芯900可以为被动的(仅被动传送热量)，或者可以包括主动传送系统，其通过热管芯900循环冷却介质(诸如水)以主动地移动热量远离第一半导体器件201。
此外，虽然热管芯900可包括仅设计用于去除热量的材料和结构，但实施例不旨在限于此。相反，在其他实施例中，热管芯900可以包括有源器件(诸如晶体管)和无源器件(诸如电阻器和电容器)，它们可以用于与期望去除的热量一起提供期望的功能。热管芯900可以利用任何适当的结构组合以从第一半导体器件201去除热量。
为了将热管芯900接合至第一半导体器件201，可以在第三接触焊盘909上形成第四外部连接件910。在实施例中，第四外部连接件910可以是接触凸块(诸如球珊阵列、微凸块或可控塌陷芯片连接(C4)凸块)，并且可以包括诸如锡的材料或者诸如银或铜的其他适当材料。在第四外部连接件910为锡焊料凸块的实施例中，可以通过首先通过任何适当的方法(诸如蒸发、电镀、印刷、焊料转印、焊球放置等)将锡层形成为例如约100μm的厚度来形成第四外部连接件910。一旦在结构上形成锡层，执行回流以将材料成形为期望的凸块形状。
一旦已经形成了第四外部连接件910，将第四外部连接件910与第一金属层213上方的导热保护层803对准并且放置为与导热保护层803物理接触，并且执行接合。例如，在第四外部连接件910为焊料凸块的实施例中，接合工艺可以包括回流工艺，由此将第四外部连接件910的温度提升到第四外部连接件910将液化并且流动的点，从而一旦第四外部连接件910重新固化，就将热管芯900接合至导热保护层803。
图9还示出了一旦已经放置了热管芯900，可以将第二封装件902接合至通孔111。第二封装件902可以包括第三衬底903、第三半导体器件905、第四半导体器件907(接合至第三半导体器件905)、第三接触焊盘909、第二密封剂911和第五外部连接件913。在实施例中，第三衬底903可以为例如封装衬底，封装衬底包括内部连接件(例如，衬底通孔915)以将第三半导体器件905电连接至通孔111。
可选地，第三衬底903可以是用作中间衬底以将第三半导体器件905连接至通孔111的中介板。在该实施例中，第三衬底903可以是例如掺杂或未掺杂的硅衬底或者绝缘体上硅(SOI)衬底的有源层。然而，第三衬底903可以可选地为玻璃衬底、陶瓷衬底、聚合物衬底或可以提供适当保护和/或互连功能的任何其他衬底。这些和任何其他适当的材料可以可选地用于第三衬底903。
第三半导体器件905可以是设计用于预期目的的半导体器件，诸如为逻辑管芯、中央处理单元(CPU)管芯、存储管芯(例如，DRAM管芯)、这些的组合等。在实施例中，根据所期望的特定功能，第三半导体器件905包括位于其中的集成电路器件，诸如晶体管、电容器、电感器、电阻器、第一金属化层(未示出)等。在实施例中，第三半导体器件905设计和制造为与第一半导体器件201结合工作或同时工作。
第四半导体器件907可以类似于第三半导体器件905。例如，第四半导体器件907可以是设计用于预期目的的半导体器件(例如，DRAM管芯)，并且包括用于期望功能的集成电路器件。在实施例中，第四半导体器件907设计为与第一半导体器件201和/或第三半导体器件905结合工作或同时工作。
第四半导体器件907可以接合至第三半导体器件905。在实施例中，诸如通过使用粘合剂，第四半导体器件907仅与第三半导体器件905物理接合。在该实施例中，例如，可以使用接合引线917将第四半导体器件907和第三半导体器件905电连接至第三衬底903，尽管可以可选地利用任何适当的电接合。
可选地，第四半导体器件907可以物理并且电接合至第三半导体器件905。在该实施例中，第四半导体器件907可以包括第三外部连接件(在图9中未单独示出)，第三外部连接件与第三半导体器件905上的第四外部连接件(也未在图9中单独示出)连接以将第四半导体器件907与第三半导体器件905互连。
第三接触焊盘909可以形成在第三衬底903上以在第三半导体器件905与例如第五外部连接件913之间形成电连接。在实施例中，第三接触焊盘909可以形成在第三衬底903内的电气布线(诸如衬底通孔915)上方并且与电气布线电接触。第三接触焊盘909可以包括铝，但是可以可选地使用其他材料(诸如铜)。第三接触焊盘909可以使用以下方式来形成：使用沉积工艺(诸如溅射)形成材料层(未示出)，然后可以通过适当的工艺(诸如光刻掩蔽和蚀刻)去除部分材料层以形成第三接触焊盘909。然而，任何其他适当的工艺可以用于形成第三接触焊盘909。第三接触焊盘909可以形成为具有约0.5μm和约4μm之间的厚度，诸如约1.45μm。
第二密封剂911可以用于密封并且保护第三半导体器件905、第四半导体器件907和第三衬底903。在实施例中，第二密封剂911可以是模塑料，并且可以使用模制设备(图9中未示出)来放置。例如，第三衬底903、第三半导体器件905和第四半导体器件907可以放置在模制设备的腔内，并且可以气密密封腔。第二密封剂911可以在气密密封腔之前放置在腔内或者可以通过注入口注入到腔内。在实施例中，第二密封剂911可以是模塑料树脂，诸如聚酰亚胺、PPS、PEEK、PES、耐热晶体树脂、这些的组合等。
一旦将第二密封剂911放置在腔内使得第二密封剂911密封环绕第三衬底903、第三半导体器件905和第四半导体器件907的区域，可以固化第二密封剂911以硬化第二密封剂911来用于最佳保护。虽然精确的固化工艺至少部分地取决于针对第二密封剂911所选的特定材料，但在选择模塑料作为第二密封剂911的实施例中，可以通过诸如将第二密封剂911加热到约100℃和约130℃之间(诸如约125℃)并且持续约60秒至约3000秒(诸如约600秒)的工艺来进行固化。此外，第二密封剂911内可以包括引发剂和/或催化剂以更好地控制固化工艺。
然而，本领域技术人员应该意识到，上述固化工艺仅仅是示例性工艺，而不用于限制当前的实施例。可以可选地使用其他固化工艺(诸如辐射或者甚至允许第二密封剂911在室温下硬化)。可以使用任何适当的固化工艺，并且所有这些工艺均完全旨在包括在本文所讨论的实施例的范围内。
在实施例中，可以形成第五外部连接件913以在衬底903和例如通孔111之间提供外部连接。第五外部连接件913可以是诸如球珊阵列、微凸块或可控塌陷芯片连接(C4)凸块的接触凸块，并且可以包括诸如锡的材料或者诸如银或铜的其他适当材料。在第五外部连接件913为锡焊料凸块的实施例中，第五外部连接件913可以通过以下方式来形成：首先通过诸如蒸发、电镀、印刷、焊料转印、球放置等的任何适当的方法将锡层形成为例如约100μm的厚度。一旦在结构上形成锡层，执行回流以将材料成形为期望的凸块形状。
一旦已形成了第五外部连接件913，可以使第五外部连接件913与通孔111上方的导热保护层803对准并且放置为与导热保护层803物理接触，并且执行接合。例如，在第五外部连接件913为焊料凸块的实施例中，接合工艺可以包括回流工艺，由此第五外部连接件913的温度上升到第五外部连接件913将液化并且流动的点，从而一旦第五外部连接件913重新固化，就将第二封装件902接合至导热保护层803。
通过沿着第一半导体器件201的背侧形成第一金属层213，并且然后穿过背侧层形成开口以将热管芯接合至第一金属层213，热路径可以形成为远离第一半导体器件201。如此，可以从第一半导体器件201快速并且有效地去除热量而不涉及仅为了去除热量而形成重分布层、与重分布层相关联的钝化层以及第一半导体管芯201的背侧上的接触焊盘的复杂性和成本。如此，可以制造更简单并且成本更低的产品。
图10示出了其中利用第一半导体器件201的另一实施例。在该实施例中，第一半导体器件201仍然可以包括第一衬底203、第一有源器件(图9中未示出)、第一金属化层205、第一接触焊盘207、第一钝化层211和第一外部连接件209。
然而，在该实施例中，在第一衬底203的背侧上方形成双晶种层，例如，第二晶种层1001和第三晶种层1003。在实施例中，第二晶种层1001可以包括导热材料，诸如钛、铜、钽、氮化钛、镍、这些的组合等。在实施例中，可以使用诸如CVD、PVD或ALD的沉积工艺来形成第二晶种层1001，尽管可以可选地利用形成或放置的任何适当方法。第二晶种层1001可以形成至约和约之间的厚度。
第三晶种层1003也可以为导热材料，诸如钛、铜、钽、氮化钛、镍、这些的组合等，并且可以为与第二晶种层1001相同或不同的材料。在实施例中，可以使用诸如CVD、PVD或ALD来形成第三晶种层，尽管可以可选地利用任何适当的沉积或放置工艺，并且可以形成为约和约之间的厚度。在具体实施例中，第二晶种层1001可以为具有约的厚度的钛，并且第三晶种层1003可以为具有约的厚度的铜。
一旦第二晶种层1001和第三晶种层1003已经形成或放置在第一衬底203上，可以在第三晶种层1003上方放置DAF 217。在实施例中，DAF 217可以为上面参照图2描述的材料。然而，可以使用任何适当的材料以将第一半导体器件201附接至聚合物层105。
图11示出了在聚合物层105上放置第一半导体器件201和第二半导体器件301(其也可以具有双晶种层)。在实施例中，如上面参照图1描述的，聚合物层105位于载体衬底101和粘合层103上方，并且通孔111也位于聚合物层105上方。可以通过拾取和放置方法来执行放置，其中DAF217将第一半导体器件201和第二半导体器件301粘附至聚合物层105。
图12示出了用密封剂401密封第一半导体器件201和第二半导体器件301。在实施例中，可以如上面参照图4所描述的来执行密封。例如，将第一半导体器件201和第二半导体器件301放置在模制腔内，将密封剂401注入到模制腔内，然后固化密封剂401。然而，可以可选地利用任何适当的密封工艺或方法。
图12还示出了密封剂401的薄化以及RDL 501、第三钝化层503和第三外部连接件505的形成。在实施例中，可以如上面参照图4至图5所描述的来执行密封剂401的薄化以及RDL 501、第三钝化层503和第三外部连接件505的形成。然而，可以可选地利用任何适当的方法和材料。
图13示出了将第一半导体器件201和第二半导体器件301附接至环结构601以及使载体衬底101从第一半导体器件201和第二半导体器件301分离。在实施例中，如上面参照图6所描述的，第一半导体器件201和第二半导体器件301可以附接至环结构601并且去除载体衬底101，尽管可以可选地利用任何适当的附接和去除的方法。
图13额外地示出了在不具有背侧保护层701的情况下，穿过聚合物层105形成第三开口1301和第四开口1303。在实施例中，可以使用例如激光钻孔方法来形成第三开口1301和第四开口1303，通过使用激光钻孔方法将激光导向聚合物层105的期望被去除的那些部分以暴露出下面的通孔111和部分第三晶种层1003。在实施例中，图案化可以在通孔111上方形成第三开口1301以具有约100μm和约300μm之间的第一宽度(诸如约200μm)，并且还在半导体器件201上方形成第四开口1303以具有约15μm和约30μm之间的第二宽度(诸如约20μm)。
图14示出了从第二半导体器件301分离第一半导体器件201以形成第一封装件801。在实施例中，如上面参照图8所描述的，可以从第二半导体器件301分离第一半导体器件201。例如，锯条可以用于从第二半导体器件301分离第一半导体器件201。然而，可以可选地利用任何适当的可选方法。
任选地，此时，可以在第三开口1301和第四开口1303内应用导热保护层803。在实施例中，可以如上面参照图8所描述的来应用导热保护层803。然而，可以可选地利用任何适当的方法。
图15示出了一旦应用导热保护层803，可以将热管芯900和第二封装件902分别接合至第一半导体器件201和通孔111。在实施例中，热管芯900和第二封装件902可以如上面参照图9所描述的进行接合。例如，热管芯900可以通过聚合物层105与第四开口1303对准。类似地，第二封装件902可以通过聚合物层105与第三开口1301对准。一旦对准，可以执行回流工艺以将热管芯900和第三半导体器件905接合至第一封装件801。然而，可以可选地利用接合热管芯900和第三半导体器件905的任何适当的方法。
任选地，在已经接合热管芯900之后，可以在热管芯900和第一封装件801之间分配底部填充材料1501。在实施例中，底部填充材料1501是用于垫起和支撑热管芯900和第一封装件801以免受操作和环境劣化(诸如操作期间热量生成所引起的应力)的保护材料。底部填充材料1501可以注入或者以其他方式形成在热管芯900和第一封装件801之间的空间中，并且例如可以包括分配在热管芯900和第一封装件801之间并且然后固化以硬化的液体环氧树脂。
图16A示出了图15所示的实施例中的第三晶种层1003和导热保护层803之间的接合点以及第五外部连接件913的特写图。在实施例中，接合回流之后沿着接合点接合的第五外部连接件913/导热保护层803具有第一直径D1，并且接合之后位于聚合物层105上方的第五外部连接件913具有大于第一直径D1的第二直径D2。在实施例中，第一直径D1可以在约20μm和约150μm之间，诸如约100μm，而第二直径D2可以在约50μm和约200μm之间，诸如约120μm。为了实现图16A的结构，穿过DAF 217的开口的临界尺寸小于球的尺寸，并且球尺寸可以在约200μm和约400μm之间，并且凸块下金属化层可以在约0.03μm和约0.5μm之间。
图16B示出了其中沿着第二晶种层1003的接合点具有第三直径D3的另一实施例，其中第三直径D3大于聚合物层105上方的第五外部连接件913的第四直径D4。在实施例中，第三直径D3可以在约100μm和约300μm之间，诸如约250μm，而第四直径D4可以在约50μm和约150μm之间，诸如约120μm。为了实现图16B的结构，穿过DAF 217的开口的临界尺寸小于球的尺寸，并且球尺寸可以在约20μm和约200μm之间，并且凸块下金属化层可以在约0.03μm和约0.5μm之间。
通过形成如上所述的接合点，可以实现用于从第一半导体器件201中传送出热量的更大的表面积。通过较大的表面积，可以从第一半导体器件201以及从总体器件更容易地去除更多的热量。这导致在操作期间的第一半导体器件201的更有效的操作和更少的热量引起的故障。
根据实施例，提供了一种半导体器件，其包括具有位于第一半导体衬底的第一侧上的第一外部连接件的第一半导体衬底。多个第一通孔延伸穿过密封剂，其中，密封剂将第一半导体衬底与多个第一通孔分离，并且金属层覆盖第一半导体衬底的与第一侧相对的第二侧，其中，金属层不在多个第一通孔上方延伸。
根据另一个实施例，提供了一种半导体器件，其包括具有第一侧和与第一侧相对的第二侧的第一半导体衬底。第一电接触件位于第一侧下方，并且金属层在第二侧上方延伸。第一通孔具有第一高度，第一高度大于从第一电接触件到金属层的距离。密封剂在第一通孔和第一半导体衬底之间延伸。第一可回流材料与金属层物理接触。聚合物层位于金属层上方并且至少部分地位于第一可回流材料的一部分上方，以及第二可回流材料，与第一可回流材料物理接触，并且与聚合物层相比更加远离第一半导体衬底延伸。
根据又一实施例，提供了一种制造半导体器件的方法，该方法包括：在第一半导体衬底的第一侧上放置金属层，其中，第一半导体衬底具有位于与第一侧相对的第二侧上的有源器件。邻近通孔放置第一半导体衬底，并且密封第一半导体衬底、金属层和通孔。减薄密封剂以暴露出通孔，以及穿过聚合物层暴露出金属层。
上面论述了多个实施例的特征使得本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地以本公开为基础设计或修改用于执行与本文所述实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该意识到，这些等效结构不背离本发明的精神和范围，并且可以在不背离本发明的精神和范围的情况下做出各种变化、替换和改变。

Claims (20)

1.一种半导体器件，包括：
第一半导体衬底，具有位于所述第一半导体衬底的第一侧上的第一外部连接件；
多个第一通孔，延伸穿过密封剂，其中，所述密封剂将所述第一半导体衬底与所述多个第一通孔分隔开；以及
金属层，覆盖所述第一半导体衬底的与所述第一侧相对的第二侧，其中，所述金属层不在所述多个第一通孔上方延伸，
导热保护部件，与所述金属层物理接触，其中，所述导热保护部件包括具有第一宽度的第一部分和具有第二宽度的第二部分，所述第一宽度和所述第二宽度不同。
2.根据权利要求1所述的半导体器件，还包括：位于所述第一半导体衬底和所述金属层之间的胶层。
3.根据权利要求1所述的半导体器件，还包括：位于所述第一半导体衬底和所述金属层之间的阻挡层。
4.根据权利要求1所述的半导体器件，还包括：
背侧保护层，位于所述金属层上方；以及
开口，穿过所述背侧保护层，其中，所述开口暴露出所述金属层的一部分。
5.根据权利要求4所述的半导体器件，其中，所述开口具有小于第二宽度的第一宽度，其中，所述第二宽度比所述第一宽度更远离所述金属层。
6.根据权利要求1所述的半导体器件，还包括：与所述金属层接触的热管芯。
7.根据权利要求1所述的半导体器件，其中，在所述第二侧上不具有重分布层。
8.一种半导体器件，包括：
第一半导体衬底，具有第一侧和与所述第一侧相对的第二侧；
第一电接触件，位于所述第一侧下方；
金属层，在所述第二侧上方延伸；
第一通孔，其中，所述第一通孔具有第一高度，所述第一高度大于从所述第一电接触件到所述金属层的距离；
密封剂，在所述第一通孔和所述第一半导体衬底之间延伸；
第一可回流材料，与所述金属层物理接触；
聚合物层，位于所述金属层上方并且至少部分地位于所述第一可回流材料的一部分上方；以及
第二可回流材料，与所述第一可回流材料物理接触，并且与所述聚合物层相比，所述第二可回流材料延伸为更远离所述第一半导体衬底。
9.根据权利要求8所述的半导体器件，其中，所述第二可回流材料具有第一直径，所述第一直径大于所述第一可回流材料的第二直径。
10.根据权利要求8所述的半导体器件，其中，所述第二可回流材料具有第一直径，所述第一直径小于所述第一可回流材料的第二直径。
11.根据权利要求8所述的半导体器件，其中，所述金属层包括：
第一晶种层；以及
第二晶种层，不同于所述第一晶种层。
12.根据权利要求11所述的半导体器件，其中，所述第一晶种层包括钛，并且所述第二晶种层包括铜。
13.根据权利要求12所述的半导体器件，其中，所述第一晶种层具有的厚度，并且所述第二晶种层具有的厚度。
14.根据权利要求8所述的半导体器件，还包括：
管芯附接膜，位于所述第一半导体衬底和所述聚合物层之间，其中，所述管芯附接膜至少部分地在所述第一可回流材料的一部分上方延伸。
15.一种制造半导体器件的方法，所述方法包括：
在第一半导体衬底的第一侧上放置金属层，其中，所述第一半导体衬底具有位于与所述第一侧相对的第二侧上的有源器件；
邻近通孔放置所述第一半导体衬底；
密封所述第一半导体衬底、所述金属层和所述通孔；
减薄所述密封剂以暴露出所述通孔；以及
穿过聚合物层暴露出所述金属层。
16.根据权利要求15所述的方法，其中，至少部分通过激光钻孔方法来执行暴露出所述金属层的步骤。
17.根据权利要求15所述的方法，还包括：
在通过暴露出所述金属层形成的开口中放置第一可回流材料；以及
回流所述第一可回流材料，从而使得所述第一可回流材料在所述聚合物层和所述金属层之间至少部分地移动。
18.根据权利要求17所述的方法，还包括：在所述第一可回流材料上方放置第二可回流材料。
19.根据权利要求15所述的方法，还包括：接合与所述金属层热连接的热管芯。
20.根据权利要求15所述的方法，其中，放置所述金属层还包括：
沉积第一晶种层；以及
在所述第一晶种层上沉积第二晶种层。
CN201510321434.6A 2014-11-26 2015-06-12 半导体器件及其制造方法 Active CN106206530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/555,405 2014-11-26
US14/555,405 US9633934B2 (en) 2014-11-26 2014-11-26 Semicondutor device and method of manufacture

Publications (2)

Publication Number Publication Date
CN106206530A CN106206530A (zh) 2016-12-07
CN106206530B true CN106206530B (zh) 2019-01-11

Family

ID=55968205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510321434.6A Active CN106206530B (zh) 2014-11-26 2015-06-12 半导体器件及其制造方法

Country Status (5)

Country Link
US (4) US9633934B2 (zh)
KR (1) KR101721746B1 (zh)
CN (1) CN106206530B (zh)
DE (1) DE102015105990B4 (zh)
TW (1) TWI585920B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
TWI591796B (zh) * 2014-10-09 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
JP2016192447A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
US9842826B2 (en) 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
KR102566145B1 (ko) 2016-10-18 2023-08-16 삼성전자주식회사 반도체 패키지의 제조 방법
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US10297471B2 (en) * 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same
US10170341B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
DE102017012352B4 (de) 2017-06-30 2024-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren mit einem Trennfilm als Isolierfilm im Gehäuse und Gehäuse
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
US10629539B2 (en) * 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10566261B2 (en) 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US11024586B2 (en) 2019-01-22 2021-06-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11145614B2 (en) * 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11177221B2 (en) * 2019-10-18 2021-11-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210076581A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
US11901307B2 (en) 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
CN113053866A (zh) * 2020-03-30 2021-06-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2862325Y (zh) * 2005-11-10 2007-01-24 江阴长电先进封装有限公司 微米级芯片尺寸封装散热结构
CN101996896A (zh) * 2009-08-21 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
CN102194705A (zh) * 2010-03-18 2011-09-21 马维尔国际贸易有限公司 具有保护性中介层的嵌入式裸片
CN103779319A (zh) * 2012-10-19 2014-05-07 英飞凌科技股份有限公司 具有集成天线的半导体封装及其形成方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
JP4012496B2 (ja) 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
CN1972779A (zh) * 2004-05-28 2007-05-30 P·凯金属公司 焊膏和方法
US7067748B1 (en) 2005-01-18 2006-06-27 Signalquest, Inc. Omnidirectional tilt and vibration sensor
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US20080154432A1 (en) 2006-12-20 2008-06-26 Galloway Douglas B Catalytic alloy hydrogen sensor apparatus and process
DE102006062473A1 (de) 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US7863755B2 (en) 2008-03-19 2011-01-04 Stats Chippac Ltd. Package-on-package system with via Z-interconnections
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8058102B2 (en) 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
KR20110085481A (ko) 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
CN101930990B (zh) 2010-03-09 2013-08-07 电子科技大学 一种有源驱动有机电致发光器件及其制备方法
US8097490B1 (en) 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
KR101390628B1 (ko) 2010-11-15 2014-04-29 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20120091691A (ko) 2011-02-09 2012-08-20 삼성전자주식회사 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
KR101207882B1 (ko) 2011-03-07 2012-12-04 (주)윈팩 패키지 모듈
US8530277B2 (en) 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US8569884B2 (en) * 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US20130297981A1 (en) 2012-05-01 2013-11-07 Qualcomm Incorporated Low cost high throughput tsv/microbump probe
US8669655B2 (en) 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US8889484B2 (en) 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9484285B2 (en) 2014-08-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9373604B2 (en) 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2862325Y (zh) * 2005-11-10 2007-01-24 江阴长电先进封装有限公司 微米级芯片尺寸封装散热结构
CN101996896A (zh) * 2009-08-21 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
CN102194705A (zh) * 2010-03-18 2011-09-21 马维尔国际贸易有限公司 具有保护性中介层的嵌入式裸片
CN103779319A (zh) * 2012-10-19 2014-05-07 英飞凌科技股份有限公司 具有集成天线的半导体封装及其形成方法

Also Published As

Publication number Publication date
US11056471B2 (en) 2021-07-06
US10008485B2 (en) 2018-06-26
US10515937B2 (en) 2019-12-24
KR20160063211A (ko) 2016-06-03
US20180308828A1 (en) 2018-10-25
DE102015105990A1 (de) 2016-06-02
US20170229434A1 (en) 2017-08-10
US9633934B2 (en) 2017-04-25
TW201631719A (zh) 2016-09-01
US20200126959A1 (en) 2020-04-23
DE102015105990B4 (de) 2024-01-11
TWI585920B (zh) 2017-06-01
CN106206530A (zh) 2016-12-07
KR101721746B1 (ko) 2017-03-30
US20160148857A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
CN106206530B (zh) 半导体器件及其制造方法
CN110137151B (zh) 半导体器件和制造方法
US11776935B2 (en) Semiconductor device and method of manufacture
CN106206529B (zh) 半导体器件和制造方法
KR101746269B1 (ko) 반도체 디바이스 및 그 제조방법
CN106558559B (zh) 半导体器件及制造方法
US11594520B2 (en) Semiconductor package for thermal dissipation
CN110060935A (zh) 半导体器件及其制造方法
CN110518000A (zh) 半导体器件和制造方法
CN109585404A (zh) 半导体封装及其形成方法
CN107393865A (zh) 半导体器件
CN110364443A (zh) 半导体器件和制造方法
KR102238309B1 (ko) 반도체 디바이스 및 그 제조 방법
US20200006225A1 (en) Semiconductor Device and Method of Manufacture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant