TWI591796B - 封裝裝置及其製作方法 - Google Patents

封裝裝置及其製作方法 Download PDF

Info

Publication number
TWI591796B
TWI591796B TW103135225A TW103135225A TWI591796B TW I591796 B TWI591796 B TW I591796B TW 103135225 A TW103135225 A TW 103135225A TW 103135225 A TW103135225 A TW 103135225A TW I591796 B TWI591796 B TW I591796B
Authority
TW
Taiwan
Prior art keywords
mold compound
layer
compound layer
conductive pillar
package
Prior art date
Application number
TW103135225A
Other languages
English (en)
Other versions
TW201614795A (en
Inventor
胡竹青
許詩濱
周鄂東
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW103135225A priority Critical patent/TWI591796B/zh
Priority to CN201410673281.7A priority patent/CN105489585B/zh
Priority to US14/563,250 priority patent/US9589935B2/en
Publication of TW201614795A publication Critical patent/TW201614795A/zh
Application granted granted Critical
Publication of TWI591796B publication Critical patent/TWI591796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

封裝裝置及其製作方法
本發明是有關於一種封裝裝置及其製作方法，特別是有關於一種半導體封裝裝置及其製作方法。
在新一代的電子產品中，不斷追求更輕薄短小，更要求產品具有多功能與高性能，因此，積體電路(Integrated Circuit,IC)必須在有限的區域中容納更多電子元件以達到高密度與微型化之要求，為此電子產業開發新型構裝技術，將電子元件埋入基板中，大幅縮小構裝體積，也縮短電子元件與基板的連接路徑，另外還可利用增層技術(Build-Up)增加佈線面積，以符合輕薄短小及多功能的潮流趨勢。
積體電路(Integrated Circuit,IC)的封裝技術在高階技術的需求下，絕大部分的高階晶片皆採用覆晶封裝(Flip Chip,FC)形成，特別是在一種晶片尺寸封裝(Chip Scale Package,CSP)為目前積體電路基板適用在封裝方式的主流產品，其主要應用於智慧型手機、平板、網通、筆記型電腦等產品，需要在高頻高速下運作及需要輕薄短小之積體電路封裝。對於封裝用之承載板而言，則朝向細線路間距、高密度、薄型化、低成本化與高電氣特性發展。
圖1為傳統之玻璃纖維基板互連導通封裝結構示意圖。玻璃纖維基板互連導通封裝結構1包括有凸塊封裝結構(Bump Bonding Structure)10A與打線封裝結構(Wire Bonding Structure)10B。導電柱層110A嵌設於玻璃纖維基板100A中，其中玻璃纖維基板100A例如可為玻纖環氧樹脂銅箔基板(Bismaleimide Triazine,BT)或FR-5基板，保護層120A與導電元件140A設置於導電柱層110A上，內接元件130A凸塊封裝(Bump Bonding)在導電柱層110A上，鑄 模化合物層(Molding Compound Layer)150A設置於玻璃纖維基板100A上。同理，導電柱層110B嵌設於玻璃纖維基板100B中，其中玻璃纖維基板100A例如可為玻纖環氧樹脂銅箔基板(Bismaleimide Triazine,BT)或FR-5基板，保護層120B與導電元件140A設置於導電柱層110B下，內接元件130B打線封裝(Wire Bonding)在導電柱層110B上，鑄模化合物層150A設置於玻璃纖維基板100B上。
其中，上述玻璃纖維基板互連導通封裝結構1係在凸塊封裝結構10A之鑄模化合物層150A上形成互連導通通道(Through Mold Via,TMV)以使導電元件140A與打線封裝結構10B之導電元件140B作電性連結封裝。
然而，上述傳統之玻璃纖維基板互連導通封裝結構，其具有以下缺點：(1)使用玻璃纖維材質作為基板之成本過於昂貴。(2)將玻璃纖維基板薄型化易產生翹曲變形。(3)固有基材內含有玻璃纖維材質會造成雷射鑽孔(Laser Via)的加工難度較高，無法滿足細線路要求，進而佈線較為麻煩，而反覆利用雷射鑽孔技術來形成雷射盲埋孔之疊層結構，其複數次雷射鑽孔加工時間較長且製程複雜。(4)亦須使用雷射鑽孔技術在鑄模化合物層上形成互連導通通道，以使複數個封裝結構作電性連結封裝，故整體封裝製程之成本較高。上述皆會造成傳統之玻璃纖維基板互連導通封裝結構不具產業優勢。
本發明提出一種封裝裝置及其製作方法，其係使用鑄模化合物層作為無核心基板(Coreless Substrate)之主體材料，並於預封包互連系統(Molded Interconnection System,MIS)製作中順勢將晶片(Chip)內埋於無核心基板中而形成一封裝模組，其可利用預封包互連系統取代傳統之玻璃纖維基板，之後再將多個封裝模組堆疊互聯互連導通封裝而形成一多晶片封裝。
在本發明一實施例中提出一種封裝裝置，其包括一第一封裝模組、一第二封裝模組以及複數個導電元件。第一封裝模組具有 一第一鑄模化合物層、一第一導電柱層、一第一內接元件及一第一保護層。第一導電柱層具有相對之第一表面與第二表面且嵌設於第一鑄模化合物層中。第一內接元件電性連結於第一導電柱層且嵌設於第一鑄模化合物層中。第一保護層設置於第一鑄模化合物層與第一導電柱層之第一表面上。第二封裝模組具有一第二鑄模化合物層、一第二導電柱層及一第二內接元件。第二導電柱層具有相對之第一表面與第二表面且嵌設於第二鑄模化合物層中。第二內接元件電性連結於第二導電柱層且嵌設於第二鑄模化合物層中。複數個導電元件設置於第一導電柱層之第二表面與第二導電柱層之第二表面之間。
在本發明一實施例中提出一種封裝裝置之製作方法，其步驟包括：提供一第一封裝模組；提供一第二封裝模組；提供複數個導電元件連結於第一封裝模組的第一導電柱層之第二表面與第二封裝模組的第二導電柱層之第二表面之間。
在本發明另一實施例中提出一種封裝裝置，其包括一第一封裝模組、一第二封裝模組以及複數個導電元件。第一封裝模組具有一第一鑄模化合物層、一第一導電柱層、一第一內接元件及一第一保護層。第一導電柱層具有相對之第一表面與第二表面且嵌設於第一鑄模化合物層中。第一內接元件電性連結於第一導電柱層且嵌設於第一鑄模化合物層中。第一保護層設置於第一鑄模化合物層與第一導電柱層之第一表面上。第二封裝模組具有一第二鑄模化合物層、一第二導電柱層及一第二內接元件。第二導電柱層具有相對之第一表面與第二表面且嵌設於第二鑄模化合物層中。第二內接元件電性連結於第二導電柱層且嵌設於第二鑄模化合物層中。複數個導電元件設置於第一導電柱層之第二表面與第二導電柱層之第一表面之間。
在本發明另一實施例中提出一種封裝裝置之製作方法，其步驟包括：提供一第一封裝模組；提供一第二封裝模組；提供複數個導電元件連結於第一封裝模組的第一導電柱層之第二表面與第二封裝模組的第二導電柱層之第一表面之間。
1‧‧‧玻璃纖維基板互連導通封裝結構
10A‧‧‧凸塊封裝結構
10B‧‧‧打線封裝結構
100A、100B‧‧‧玻璃纖維基板
110A、110B‧‧‧導電柱層
120A、120B‧‧‧保護層
130A、130B‧‧‧內接元件
140A、140B‧‧‧導電元件
150A、150B‧‧‧鑄模化合物層
2A、2B、2C、2D、2E、2F‧‧‧封裝裝置
3A、3B、3C、3D、3E、3F‧‧‧封裝裝置
4A、4B、4C、4D、4E、4F‧‧‧封裝裝置
5A、5B、5C、5D、5E、5F‧‧‧封裝裝置
6A、6B、6C、6D、6E、6F‧‧‧封裝裝置
7A、7B、7C、7D、7E、7F‧‧‧封裝裝置
8A、8B‧‧‧封裝裝置
9‧‧‧封裝裝置
10C‧‧‧多層堆疊封裝裝置
12A、12B、12C、12D、12E、12F‧‧‧封裝裝置
13A、13B、13C、13D、13E、13F‧‧‧封裝裝置
14A、14B、14C、14D、14E、14F‧‧‧封裝裝置
15A、15B、15C、15D、15E、15F‧‧‧封裝裝置
16A、16B、16C、16D、16E、16F‧‧‧封裝裝置
17A、17B、17C、17D、17E、17F‧‧‧封裝裝置
18A、18B‧‧‧封裝裝置
19‧‧‧封裝裝置
20C‧‧‧多層堆疊封裝裝置
200A‧‧‧第一封裝模組
200B‧‧‧第二封裝模組
210‧‧‧導電元件
220A‧‧‧第一鑄模化合物層
220B‧‧‧第二鑄模化合物層
230A‧‧‧第一導電柱層
232A‧‧‧第一導電柱層之第一表面
234A‧‧‧第一導電柱層之第二表面
230B‧‧‧第二導電柱層
232B‧‧‧第二導電柱層之第一表面
234B‧‧‧第二導電柱層之第二表面
240A‧‧‧第一內接元件
240B‧‧‧第二內接元件
250A‧‧‧第一保護層
250B‧‧‧第二保護層
260A、260B‧‧‧黏著層
270A‧‧‧導電焊球
步驟S1102-步驟S1106
步驟S2102-步驟S2106
圖1為傳統之玻璃纖維基板互連導通封裝結構示意圖。
圖2A為本發明第一實施例之封裝裝置示意圖。
圖2B為本發明第二實施例之封裝裝置示意圖。
圖2C為本發明第三實施例之封裝裝置示意圖。
圖2D為本發明第四實施例之封裝裝置示意圖。
圖2E為本發明第五實施例之封裝裝置示意圖。
圖2F為本發明第六實施例之封裝裝置示意圖。
圖3A為本發明第七實施例之封裝裝置示意圖。
圖3B為本發明第八實施例之封裝裝置示意圖。
圖3C為本發明第九實施例之封裝裝置示意圖。
圖3D為本發明第十實施例之封裝裝置示意圖。
圖3E為本發明第十一實施例之封裝裝置示意圖。
圖3F為本發明第十二實施例之封裝裝置示意圖。
圖4A為本發明第十三實施例之封裝裝置示意圖。
圖4B為本發明第十四實施例之封裝裝置示意圖。
圖4C為本發明第十五實施例之封裝裝置示意圖。
圖4D為本發明第十六實施例之封裝裝置示意圖。
圖4E為本發明第十七實施例之封裝裝置示意圖。
圖4F為本發明第十八實施例之封裝裝置示意圖。
圖5A為本發明第十九實施例之封裝裝置示意圖。
圖5B為本發明第二十實施例之封裝裝置示意圖。
圖5C為本發明第二十一實施例之封裝裝置示意圖。
圖5D為本發明第二十二實施例之封裝裝置示意圖。
圖5E為本發明第二十三實施例之封裝裝置示意圖。
圖5F為本發明第二十四實施例之封裝裝置示意圖。
圖6A為本發明第二十五實施例之封裝裝置示意圖。
圖6B為本發明第二十六實施例之封裝裝置示意圖。
圖6C為本發明第二十七實施例之封裝裝置示意圖。
圖6D為本發明第二十八實施例之封裝裝置示意圖。
圖6E為本發明第二十九實施例之封裝裝置示意圖。
圖6F為本發明第三十實施例之封裝裝置示意圖。
圖7A為本發明第三十一實施例之封裝裝置示意圖。
圖7B為本發明第三十二實施例之封裝裝置示意圖。
圖7C為本發明第三十三實施例之封裝裝置示意圖。
圖7D為本發明第三十四實施例之封裝裝置示意圖。
圖7E為本發明第三十五實施例之封裝裝置示意圖。
圖7F為本發明第三十六實施例之封裝裝置示意圖。
圖8A為本發明第三十七實施例之封裝裝置示意圖。
圖8B為本發明第三十八實施例之封裝裝置示意圖。
圖9為本發明第三十九實施例之封裝裝置示意圖。
圖10A為本發明第一實施例之另一封裝裝置示意圖。
圖10B為本發明第一實施例之又一封裝裝置示意圖。
圖10C為本發明第一實施例之多層堆疊封裝裝置示意圖。
圖11為本發明第一實施例之封裝裝置製作方法流程圖。
圖12A為本發明第四十實施例之封裝裝置示意圖。
圖12B為本發明第四十一實施例之封裝裝置示意圖。
圖12C為本發明第四十二實施例之封裝裝置示意圖。
圖12D為本發明第四十三實施例之封裝裝置示意圖。
圖12E為本發明第四十四實施例之封裝裝置示意圖。
圖12F為本發明第四十五實施例之封裝裝置示意圖。
圖13A為本發明第四十六實施例之封裝裝置示意圖。
圖13B為本發明第四十七實施例之封裝裝置示意圖。
圖13C為本發明第四十八實施例之封裝裝置示意圖。
圖13D為本發明第四十九實施例之封裝裝置示意圖。
圖13E為本發明第五十實施例之封裝裝置示意圖。
圖13F為本發明第五十一實施例之封裝裝置示意圖。
圖14A為本發明第五十二實施例之封裝裝置示意圖。
圖14B為本發明第五十三實施例之封裝裝置示意圖。
圖14C為本發明第五十四實施例之封裝裝置示意圖。
圖14D為本發明第五十五實施例之封裝裝置示意圖。
圖14E為本發明第五十六實施例之封裝裝置示意圖。
圖14F為本發明第五十七實施例之封裝裝置示意圖。
圖15A為本發明第五十八實施例之封裝裝置示意圖。
圖15B為本發明第五十九實施例之封裝裝置示意圖。
圖15C為本發明第六十實施例之封裝裝置示意圖。
圖15D為本發明第六十一實施例之封裝裝置示意圖。
圖15E為本發明第六十二實施例之封裝裝置示意圖。
圖15F為本發明第六十三實施例之封裝裝置示意圖。
圖16A為本發明第六十四實施例之封裝裝置示意圖。
圖16B為本發明第六十五實施例之封裝裝置示意圖。
圖16C為本發明第六十六實施例之封裝裝置示意圖。
圖16D為本發明第六十七實施例之封裝裝置示意圖。
圖16E為本發明第六十八實施例之封裝裝置示意圖。
圖16F為本發明第六十九實施例之封裝裝置示意圖。
圖17A為本發明第七十實施例之封裝裝置示意圖。
圖17B為本發明第七十一實施例之封裝裝置示意圖。
圖17C為本發明第七十二實施例之封裝裝置示意圖。
圖17D為本發明第七十三實施例之封裝裝置示意圖。
圖17E為本發明第七十四實施例之封裝裝置示意圖。
圖17F為本發明第七十五實施例之封裝裝置示意圖。
圖18A為本發明第七十六實施例之封裝裝置示意圖。
圖18B為本發明第七十七實施例之封裝裝置示意圖。
圖19為本發明第七十八實施例之封裝裝置示意圖。
圖20A為本發明第四十實施例之另一封裝裝置示意圖。
圖20B為本發明第四十實施例之又一封裝裝置示意圖。
圖20C為本發明第四十實施例之多層堆疊封裝裝置示意圖。
圖21為本發明第四十實施例之封裝裝置製作方法流程圖。
圖2A為本發明第一實施例之封裝裝置示意圖。封裝裝置2A，其包括一第一封裝模組200A、一第二封裝模組200B以及複數個導電元件210。第一封裝模組200A具有一第一鑄模化合物層220A、一第一導電柱層230A、一第一內接元件240A及一第一保護層250A。第一導電柱層230A具有相對之第一表面232A與第二表面234A且嵌設於第一鑄模化合物層220A中。第一內接元件240A電性連結於第一導電柱層230A且嵌設於第一鑄模化合物層220A中。第一保護層250A設置於第一鑄模化合物層220A與第一導電柱層230A之第一表面232A上。
同理，第二封裝模組200B具有一第二鑄模化合物層220B、一第二導電柱層230B及一第二內接元件240B。第二導電柱層230B具有相對之第一表面232B與第二表面234B且嵌設於第二鑄模化合物層220B中。第二內接元件240B電性連結於第二導電柱層230B且嵌設於第二鑄模化合物層220B中。
其中，複數個導電元件210設置於第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B之間。在本實施例中，該些導電元件210僅設置於第一內接元件240A與第二內接元件240B區域範圍外的第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B之間，亦即第一內接元件240A與第二內接元件240B區域範圍內的第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B之間並不會藉由該些導電元件210作電性連結封裝，但不以此為限。
在一實施例中，第一鑄模化合物層220A與第二鑄模化合物層220B係為一晶片封裝用之鑄模化合物(Molding Compound)材質，其具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
在另一實施例中，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B包括至少一導線或至少一晶片 座，第一導電柱層230A與第二導電柱層230B之材質可以為金屬，例如是銅，在本實施例中，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B為一球柵陣列(Ball Grid Array,BGA)電極層。而第一內接元件240A係以打線封裝或凸塊封裝電性連結於第一導電柱層230A，第二內接元件240B係以打線封裝或凸塊封裝電性連結於第二導電柱層230B，且第一內接元件240A與第二內接元件240B係為一主動元件、一被動元件或一半導體晶片，在本實施例中，第一內接元件240A係以凸塊封裝電性連結於第一導電柱層230A，第二內接元件240B係以凸塊封裝電性連結於第二導電柱層230B，但不以此為限。
此外，第一導電柱層230A之第二表面234A可高於或不高於第一鑄模化合物層220A，第二導電柱層230B之第二表面234B可高於或不高於第二鑄模化合物層220B。在本實施例中，第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，但不以此為限。
在此要特別說明，本發明係使用鑄模化合物層作為無核心基板之主體材料，並於預封包互連系統製作中順勢將內接元件內埋於無核心基板中而形成一封裝模組，其可利用預封包互連系統取代傳統之玻璃纖維基板，之後再將多個封裝模組堆疊互聯互連導通封裝而形成一多晶片封裝。
本發明可改善傳統之玻璃纖維基板互連導通封裝結構的如下缺點：(1)使用玻璃纖維材質作為基板之成本過於昂貴。(2)將玻璃纖維基板薄型化易產生翹曲變形。(3)固有基材內含有玻璃纖維材質會造成雷射鑽孔的加工難度較高，無法滿足細線路要求，進而佈線較為麻煩，而反覆利用雷射鑽孔技術來形成雷射盲埋孔之疊層結構，其複數次雷射鑽孔加工時間較長且製程複雜。(4)亦須使用雷射鑽孔技術在鑄模化合物層上形成互連導通通道，以使複數個封裝結構作電性連結封裝，故整體封裝製程之成本較高。本發明可節省整體封裝製程成本，並可大幅縮小封裝裝置之體積及厚 度，以達成輕薄短小之可攜式電子產品需求，內接元件內埋之後，整體線路路徑縮短，將有利高速訊號傳遞、降低雜訊與降低耗電量，進而提升三維封裝(Three Dimension Package)技術的可靠度。
圖2B為本發明第二實施例之封裝裝置示意圖。封裝裝置2B基本上類似於本發明第一實施例之封裝裝置2A的結構。其中，封裝裝置2B的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖2C為本發明第三實施例之封裝裝置示意圖。封裝裝置2C基本上類似於本發明第一實施例之封裝裝置2A的結構。其中，封裝裝置2C的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖2D為本發明第四實施例之封裝裝置示意圖。封裝裝置2D基本上類似於本發明第一實施例之封裝裝置2A的結構。其中，封裝裝置2D的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖2E為本發明第五實施例之封裝裝置示意圖。封裝裝置2E基本上類似於本發明第四實施例之封裝裝置2D的結構。其中，封裝裝置2E的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖2F為本發明第六實施例之封裝裝置示意圖。封裝裝置2F基本上類似於本發明第四實施例之封裝裝置2D的結構。其中，封裝裝置2F的第一導電柱層230A之第二表面234A低於第一鑄模 化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖3A為本發明第七實施例之封裝裝置示意圖。封裝裝置3A基本上類似於本發明第一實施例之封裝裝置2A的結構。其差異在於封裝裝置3A的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖3B為本發明第八實施例之封裝裝置示意圖。封裝裝置3B基本上類似於本發明第七實施例之封裝裝置3A的結構。其中，封裝裝置3B的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖3C為本發明第九實施例之封裝裝置示意圖。封裝裝置3C基本上類似於本發明第七實施例之封裝裝置3A的結構。其中，封裝裝置3C的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖3D為本發明第十實施例之封裝裝置示意圖。封裝裝置3D基本上類似於本發明第七實施例之封裝裝置3A的結構。其中，封裝裝置3D的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖3E為本發明第十一實施例之封裝裝置示意圖。封裝裝置3E基本上類似於本發明第十實施例之封裝裝置3D的結構。其中，封裝裝置3E的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表 面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖3F為本發明第十二實施例之封裝裝置示意圖。封裝裝置3F基本上類似於本發明第十實施例之封裝裝置3D的結構。其中，封裝裝置3F的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖4A為本發明第十三實施例之封裝裝置示意圖。封裝裝置4A基本上類似於本發明第一實施例之封裝裝置2A的結構。其差異在於封裝裝置4A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖4B為本發明第十四實施例之封裝裝置示意圖。封裝裝置4B基本上類似於本發明第十三實施例之封裝裝置4A的結構。其中，封裝裝置4B的封裝裝置4A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖4C為本發明第十五實施例之封裝裝置示意圖。封裝裝置4C基本上類似於本發明第十三實施例之封裝裝置4A的結構。其中，封裝裝置4C的封裝裝置4A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖4D為本發明第十六實施例之封裝裝置示意圖。封裝裝置4D基本上類似於本發明第十三實施例之封裝裝置4A的結構。其中，封裝裝置4D的封裝裝置4A的第一導電柱層230A之第二表 面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖4E為本發明第十七實施例之封裝裝置示意圖。封裝裝置4E基本上類似於本發明第十六實施例之封裝裝置4D的結構。其中，封裝裝置4E的封裝裝置4A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖4F為本發明第十八實施例之封裝裝置示意圖。封裝裝置4F基本上類似於本發明第十六實施例之封裝裝置4D的結構。其中，封裝裝置4F的封裝裝置4A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖5A為本發明第十九實施例之封裝裝置示意圖。封裝裝置5A基本上類似於本發明第一實施例之封裝裝置2A的結構。其差異在於封裝裝置5A的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖5B為本發明第二十實施例之封裝裝置示意圖。封裝裝置5B基本上類似於本發明第十九實施例之封裝裝置5A的結構。其中，封裝裝置5B的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導 電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖5C為本發明第二十一實施例之封裝裝置示意圖。封裝裝置5C基本上類似於本發明第十九實施例之封裝裝置5A的結構。其中，封裝裝置5C的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖5D為本發明第二十二實施例之封裝裝置示意圖。封裝裝置5D基本上類似於本發明第十九實施例之封裝裝置5A的結構。其中，封裝裝置5D的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖5E為本發明第二十三實施例之封裝裝置示意圖。封裝裝置5E基本上類似於本發明第二十二實施例之封裝裝置5D的結構。其中，封裝裝置5E的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖5F為本發明第二十四實施例之封裝裝置示意圖。封裝裝置5F基本上類似於本發明第二十二實施例之封裝裝置5D的結構。其中，封裝裝置5F的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二 導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖6A為本發明第二十五實施例之封裝裝置示意圖。封裝裝置6A基本上類似於本發明第一實施例之封裝裝置2A的結構。其差異在於封裝裝置6A的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖6B為本發明第二十六實施例之封裝裝置示意圖。封裝裝置6B基本上類似於本發明第二十五實施例之封裝裝置6A的結構。其中，封裝裝置6B的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖6C為本發明第二十七實施例之封裝裝置示意圖。封裝裝置6C基本上類似於本發明第二十五實施例之封裝裝置6A的結構。其中，封裝裝置6C的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖6D為本發明第二十八實施例之封裝裝置示意圖。封裝裝置6D基本上類似於本發明第二十五實施例之封裝裝置6A的結構。其中，封裝裝置6D的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層 220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖6E為本發明第二十九實施例之封裝裝置示意圖。封裝裝置6E基本上類似於本發明第二十八實施例之封裝裝置6D的結構。其中，封裝裝置6E的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖6F為本發明第三十實施例之封裝裝置示意圖。封裝裝置6F基本上類似於本發明第二十八實施例之封裝裝置6D的結構。其中，封裝裝置6F的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖7A為本發明第三十一實施例之封裝裝置示意圖。封裝裝置7A基本上類似於本發明第一實施例之封裝裝置2A的結構。其差異在於封裝裝置7A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖7B為本發明第三十二實施例之封裝裝置示意圖。封裝裝置7B基本上類似於本發明第三十一實施例之封裝裝置7A的結構。其中，封裝裝置7B的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二 導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖7C為本發明第三十三實施例之封裝裝置示意圖。封裝裝置7C基本上類似於本發明第三十一實施例之封裝裝置7A的結構。 其中，封裝裝置7C的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖7D為本發明第三十四實施例之封裝裝置示意圖。封裝裝置7D基本上類似於本發明第三十一實施例之封裝裝置7A的結構。其中，封裝裝置7D的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖7E為本發明第三十五實施例之封裝裝置示意圖。封裝裝置7E基本上類似於本發明第三十一實施例之封裝裝置7D的結構。其中，封裝裝置7E的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖7F為本發明第三十六實施例之封裝裝置示意圖。封裝裝置7F基本上類似於本發明第三十一實施例之封裝裝置7D的結構。其中，封裝裝置7F的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二 導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖8A為本發明第三十七實施例之封裝裝置示意圖。封裝裝置8A基本上類似於本發明第一實施例之封裝裝置2A的結構。其差異在於封裝裝置8A的第二封裝模組200B更包括一第二保護層250B，第二保護層250B設置於第二鑄模化合物層220B與第二導電柱層230B之第一表面232B上，但不以此為限。
圖8B為本發明第三十八實施例之封裝裝置示意圖。封裝裝置8B基本上類似於本發明第三十七實施例之封裝裝置8A的結構。其差異在於封裝裝置8B更包括一黏著層260B，黏著層260A設置於第一鑄模化合物層220A與第二鑄模化合物層220B之間，其中該些導電元件210嵌設於黏著層260A中，但不以此為限。
圖9為本發明第三十九實施例之封裝裝置示意圖。封裝裝置9基本上類似於本發明第一實施例之封裝裝置2A的結構。其差異在於封裝裝置9更包括一黏著層260B，黏著層260B設置於第一鑄模化合物層220A與第二鑄模化合物層220B之間，其中該些導電元件210嵌設於黏著層260B中，但不以此為限。
圖10A為本發明第一實施例之另一封裝裝置示意圖。其中，複數個導電元件210僅設置於第一內接元件240A與第二內接元件240B區域範圍內的第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B之間。故本實施例僅利用第一內接元件240A與第二內接元件240B的電性連結作為第一封裝模組200A與第二封裝模組200B的電性連結封裝。
圖10B為本發明第一實施例之又一封裝裝置示意圖。其中，複數個導電元件210同時設置於整體第一封裝模組200A的第一導電柱層230A之第二表面234A與第二封裝模組200B的第二導電柱層230B之第二表面234B之間。
同理，上述之封裝裝置2B至封裝裝置9亦具有類似圖10A與圖10B封裝裝置之實施例，於此不再贅述。
除此之外，如圖10C為本發明第一實施例之後續多層堆疊封裝裝置示意圖所示。多層堆疊封裝裝置10C係由上述本發明第一實施例之封裝裝置2A更包括複數組第二封裝模組200B、複數個導電元件210與複數個導電焊球270A所形成。該些導電焊球270A設置並電性連結於第一導電柱層230A之第一表面232A上。第二封裝模組200B分別藉由該些導電元件210電性連結且封裝於前一組第二封裝模組200B的第二導電柱層230B之第一表面232B上，但不以此為限。同理，上述之封裝裝置2B至封裝裝置9亦類似封裝裝置2A之後續多層堆疊製程，於此不再贅述。
在此要特別說明，在上述實施例中，當第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，或者第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B的狀況下，則該些導電元件210皆可分別嵌入於第一鑄模化合物層220A或第二鑄模化合物層220B各自所形成的凹槽中而作電性連結導通，上述凹槽之設計可以防止該些導電元件210往鑄模化合物層外側之水平方向移動的現象產生，故可避免各導電柱層之間的橋接短路發生。此外，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B亦可被蝕刻而形成圓弧形之凹面使其具有方便固定該些導電元件210之效果，進而提升球柵陣列開口的解析度。
同理，在上述實施例中，當第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，或者第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁的狀況下，則該些導電元件210皆可分別嵌入於第一鑄模化合物層220A或第二鑄模化合物層220B各自所形成的凹槽中而作電性連結導通，上述凹槽之設計可以防止該些導電元件210往鑄模化合物層外側之下方移動的現象產生，故可避免各導電柱層之間的橋接短路發生。此外，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B亦可被蝕刻而形成圓弧 形之凹面使其具有方便固定該些導電元件210之效果，進而提升球柵陣列開口的解析度。
圖11為本發明第一實施例之封裝裝置製作方法流程圖。其封裝方法之步驟包括：步驟S1102，提供一第一封裝模組200A，其具有一第一鑄模化合物層220A、一第一導電柱層230A、一第一內接元件240A及一第一保護層250A。第一導電柱層230A具有相對之第一表面232A與第二表面234A且嵌設於第一鑄模化合物層220A中。第一內接元件240A電性連結於第一導電柱層230A且嵌設於第一鑄模化合物層220A中。第一保護層250A設置於第一鑄模化合物層220A與第一導電柱層230A之第一表面232A上。
其中，第一導電柱層230A係可應用電鍍(Electrolytic Plating)技術、無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但不以此為限。而第一導電柱層230A之第一表面232A與第二表面234A可以為圖案化導線層，其包括至少一導線或至少一晶片座，且第一導電柱層230A之材質可以為金屬，例如是銅。
在一實施例中，第一鑄模化合物層220A係應用轉注成型(Transfer Molding)以頂表注入成型(Top Molding)、壓縮成型(Compression Molding)、射出成型(Injection Molding)或直空壓合鑄模成型之封裝技術所形成，第一鑄模化合物層220A之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，在高溫和高壓下，以液體狀態部份包覆或全部包覆第一導電柱層230A，其固化後形成第一鑄模化合物層220A。第一鑄模化合物層220A亦可包括適當之填充劑，例如是粉狀之二氧化矽。
其中，形成第一鑄模化合物層220A之步驟可包括：提供一鑄模化合物，其中鑄模化合物具有樹脂及粉狀之二氧化矽。加熱鑄模化合物至液體狀態。注入呈液態之鑄模化合物於金屬承載板(未圖示)上，鑄模化合物在高溫和高壓下部份包覆或全部包覆第一導 電柱層230A。固化鑄模化合物，使鑄模化合物形成第一鑄模化合物層220A，但形成第一鑄模化合物層220A之步驟並不以此為限。
步驟S1104，提供一第二封裝模組200B，其具有一第二鑄模化合物層220B、一第二導電柱層230B及一第二內接元件240B。第二導電柱層230B具有相對之第一表面232B與第二表面234B且嵌設於第二鑄模化合物層220B中。第二內接元件240B電性連結於第二導電柱層230B且嵌設於第二鑄模化合物層220B中。
其中，第二導電柱層230B係可應用電鍍(Electrolytic Plating)技術、無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但不以此為限。而第二導電柱層230B之第一表面232B與第二表面234B可以為圖案化導線層，其包括至少一導線或至少一晶片座，且第二導電柱層230B之材質可以為金屬，例如是銅。
在一實施例中，第二鑄模化合物層220B係應用轉注成型(Transfer Molding)以頂表注入成型(Top Molding)、壓縮成型(Compression Molding)、射出成型(Injection Molding)或直空壓合鑄模成型之封裝技術所形成，第二鑄模化合物層220B之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，在高溫和高壓下，以液體狀態部份包覆或全部包覆第二導電柱層230B，其固化後形成第二鑄模化合物層220B。第二鑄模化合物層220B亦可包括適當之填充劑，例如是粉狀之二氧化矽。
其中，形成第二鑄模化合物層220B之步驟可包括：提供一鑄模化合物，其中鑄模化合物具有樹脂及粉狀之二氧化矽。加熱鑄模化合物至液體狀態。注入呈液態之鑄模化合物於金屬承載板(未圖示)上，鑄模化合物在高溫和高壓下部份包覆或全部包覆第二導電柱層230B。固化鑄模化合物，使鑄模化合物形成第二鑄模化合物層220B，但形成第二鑄模化合物層220B之步驟並不以此為限。
步驟S1106，提供複數個導電元件210連結於第一封裝模組200A的第一導電柱層230A之第二表面234A與第二封裝模組 200B的第二導電柱層230B之第二表面234B之間。其中，導電元件210之材質可以為金屬，例如是銅。在一實施例中，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B亦可被蝕刻而形成圓弧形之凹面使其具有方便固定該些導電元件210之效果，但不以此為限。
圖12A為本發明第四十實施例之封裝裝置示意圖。封裝裝置12A，其包括一第一封裝模組200A、一第二封裝模組200B以及複數個導電元件210。第一封裝模組200A具有一第一鑄模化合物層220A、一第一導電柱層230A、一第一內接元件240A及一第一保護層250A。第一導電柱層230A具有相對之第一表面232A與第二表面234A且嵌設於第一鑄模化合物層220A中。第一內接元件240A電性連結於第一導電柱層230A且嵌設於第一鑄模化合物層220A中。第一保護層250A設置於第一鑄模化合物層220A與第一導電柱層230A之第一表面232A上。
同理，第二封裝模組200B具有一第二鑄模化合物層220B、一第二導電柱層230B及一第二內接元件240B。第二導電柱層230B具有相對之第一表面232B與第二表面234B且嵌設於第二鑄模化合物層220B中。第二內接元件240B電性連結於第二導電柱層230B且嵌設於第二鑄模化合物層220B中。
其中，複數個導電元件210設置於第一導電柱層230A之第二表面234A與第二導電柱層230B之第一表面232B之間。在本實施例中，複數個導電元件210僅設置於非第一內接元件240A與第二內接元件240B區域內的第一導電柱層230A之第二表面234A與第二導電柱層230B之第一表面232B之間。在本實施例中，該些導電元件210僅設置於第一內接元件240A與第二內接元件240B區域範圍外的第一導電柱層230A之第二表面234A與第二導電柱層230B之第一表面232B之間，亦即第一內接元件240A與第二內接元件240B區域範圍內的第一導電柱層230A之第二表面234A與第二導電柱層230B之第一表面232B之間並不會藉由該些導電元件210作電性連結封裝，但不以此為限。
而本發明第四十實施例封裝裝置12A與本發明第一實施例封裝裝置2A之差異，其在於封裝裝置2A乃是將第一封裝模組200A與一第二封裝模組200B作對向封裝，但封裝裝置12A則是將第一封裝模組200A與一第二封裝模組200B作同向封裝，但不以此為限。
在一實施例中，第一鑄模化合物層220A與第二鑄模化合物層220B係為一晶片封裝用之鑄模化合物(Molding Compound)材質，其具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
在另一實施例中，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B包括至少一導線或至少一晶片座，第一導電柱層230A與第二導電柱層230B之材質可以為金屬，例如是銅，在本實施例中，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B為一球柵陣列(Ball Grid Array,BGA)電極層。而第一內接元件240A係以打線封裝或凸塊封裝電性連結於第一導電柱層230A，第二內接元件240B係以打線封裝或凸塊封裝電性連結於第二導電柱層230B，且第一內接元件240A與第二內接元件240B係為一主動元件、一被動元件或一半導體晶片，在本實施例中，第一內接元件240A係以凸塊封裝電性連結於第一導電柱層230A，第二內接元件240B係以凸塊封裝電性連結於第二導電柱層230B，但不以此為限。
此外，第一導電柱層230A之第二表面234A可高於或不高於第一鑄模化合物層220A，第二導電柱層230B之第二表面234B可高於或不高於第二鑄模化合物層220B。在本實施例中，第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，但不以此為限。
在此要特別說明，本發明係使用鑄模化合物層作為無核心基板之主體材料，並於預封包互連系統製作中順勢將內接元件內埋 於無核心基板中而形成一封裝模組，其可利用預封包互連系統取代傳統之玻璃纖維基板，之後再將多個封裝模組堆疊互聯互連導通封裝而形成一多晶片封裝。
本發明可改善傳統之玻璃纖維基板互連導通封裝結構的如下缺點：(1)使用玻璃纖維材質作為基板之成本過於昂貴。(2)將玻璃纖維基板薄型化易產生翹曲變形。(3)固有基材內含有玻璃纖維材質會造成雷射鑽孔的加工難度較高，無法滿足細線路要求，進而佈線較為麻煩，而反覆利用雷射鑽孔技術來形成雷射盲埋孔之疊層結構，其複數次雷射鑽孔加工時間較長且製程複雜。(4)亦須使用雷射鑽孔技術在鑄模化合物層上形成互連導通通道，以使複數個封裝結構作電性連結封裝，故整體封裝製程之成本較高。本發明可節省整體封裝製程成本，並可大幅縮小封裝裝置之體積及厚度，以達成輕薄短小之可攜式電子產品需求，內接元件內埋之後，整體線路路徑縮短，將有利高速訊號傳遞、降低雜訊與降低耗電量，進而提升三維封裝(Three Dimension Package)技術的可靠度。
圖12B為本發明第四十一實施例之封裝裝置示意圖。封裝裝置12B基本上類似於本發明第四十實施例之封裝裝置12A的結構。其中，封裝裝置12B的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖12C為本發明第四十二實施例之封裝裝置示意圖。封裝裝置12C基本上類似於本發明第四十實施例之封裝裝置12A的結構。其中，封裝裝置12C的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖12D為本發明第四十三實施例之封裝裝置示意圖。封裝裝置12D基本上類似於本發明第四十實施例之封裝裝置12A的結構。其中，封裝裝置12D的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合 物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖12E為本發明第四十四實施例之封裝裝置示意圖。封裝裝置12E基本上類似於本發明第四十三實施例之封裝裝置12D的結構。其中，封裝裝置12E的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖12F為本發明第四十五實施例之封裝裝置示意圖。封裝裝置12F基本上類似於本發明第四十三實施例之封裝裝置12D的結構。其中，封裝裝置12F的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖13A為本發明第四十六實施例之封裝裝置示意圖。封裝裝置13A基本上類似於本發明第四十實施例之封裝裝置12A的結構。其差異在於封裝裝置13A的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖13B為本發明第四十七實施例之封裝裝置示意圖。封裝裝置13B基本上類似於本發明第四十六實施例之封裝裝置13A的結構。其中，封裝裝置13B的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖13C為本發明第四十八實施例之封裝裝置示意圖。封裝裝置13C基本上類似於本發明第四十六實施例之封裝裝置13A的結 構。其中，封裝裝置13C的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖13D為本發明第四十九實施例之封裝裝置示意圖。封裝裝置13D基本上類似於本發明第四十六實施例之封裝裝置13A的結構。其中，封裝裝置13D的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖13E為本發明第五十實施例之封裝裝置示意圖。封裝裝置13E基本上類似於本發明第四十九實施例之封裝裝置13D的結構。其中，封裝裝置13E的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖13F為本發明第五十一實施例之封裝裝置示意圖。封裝裝置13F基本上類似於本發明第四十九實施例之封裝裝置13D的結構。其中，封裝裝置13F的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖14A為本發明第五十二實施例之封裝裝置示意圖。封裝裝置14A基本上類似於本發明第四十實施例之封裝裝置12A的結構。其差異在於封裝裝置14A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖14B為本發明第五十三實施例之封裝裝置示意圖。封裝裝 置14B基本上類似於本發明第五十二實施例之封裝裝置14A的結構。其中，封裝裝置14B的封裝裝置14A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖14C為本發明第五十四實施例之封裝裝置示意圖。封裝裝置14C基本上類似於本發明第五十二實施例之封裝裝置14A的結構。其中，封裝裝置14C的封裝裝置14A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖14D為本發明第五十五實施例之封裝裝置示意圖。封裝裝置14D基本上類似於本發明第五十二實施例之封裝裝置14A的結構。其中，封裝裝置14D的封裝裝置4A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖14E為本發明第五十六實施例之封裝裝置示意圖。封裝裝置14E基本上類似於本發明第五十五實施例之封裝裝置14D的結構。其中，封裝裝置14E的封裝裝置14A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖14F為本發明第五十七實施例之封裝裝置示意圖。封裝裝置14F基本上類似於本發明第五十五實施例之封裝裝置14D的結構。其中，封裝裝置14F的封裝裝置14A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並 且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖15A為本發明第五十八實施例之封裝裝置示意圖。封裝裝置15A基本上類似於本發明第四十實施例之封裝裝置12A的結構。其差異在於封裝裝置15A的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖15B為本發明第五十九實施例之封裝裝置示意圖。封裝裝置15B基本上類似於本發明第五十八實施例之封裝裝置15A的結構。其中，封裝裝置15B的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖15C為本發明第六十實施例之封裝裝置示意圖。封裝裝置15C基本上類似於本發明第五十八實施例之封裝裝置15A的結構。其中，封裝裝置15C的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖15D為本發明第六十一實施例之封裝裝置示意圖。封裝裝置15D基本上類似於本發明第五十八實施例之封裝裝置15A的結構。其中，封裝裝置15D的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B 之第二表面234B側的表壁，但不以此為限。
圖15E為本發明第六十二實施例之封裝裝置示意圖。封裝裝置15E基本上類似於本發明第六十一實施例之封裝裝置15D的結構。其中，封裝裝置15E的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖15F為本發明第六十三實施例之封裝裝置示意圖。封裝裝置15F基本上類似於本發明第六十一實施例之封裝裝置15D的結構。其中，封裝裝置15F的第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖16A為本發明第六十四實施例之封裝裝置示意圖。封裝裝置16A基本上類似於本發明第四十實施例之封裝裝置12A的結構。其差異在於封裝裝置16A的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖16B為本發明第六十五實施例之封裝裝置示意圖。封裝裝置16B基本上類似於本發明第六十四實施例之封裝裝置16A的結構。其中，封裝裝置16B的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合 物層220B，但不以此為限。
圖16C為本發明第六十六實施例之封裝裝置示意圖。封裝裝置16C基本上類似於本發明第六十四實施例之封裝裝置16A的結構。其中，封裝裝置16C的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖16D為本發明第六十七實施例之封裝裝置示意圖。封裝裝置16D基本上類似於本發明第六十四實施例之封裝裝置16A的結構。其中，封裝裝置16D的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖16E為本發明第六十八實施例之封裝裝置示意圖。封裝裝置16E基本上類似於本發明第六十七實施例之封裝裝置16D的結構。其中，封裝裝置16E的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖16F為本發明第六十九實施例之封裝裝置示意圖。封裝裝置16F基本上類似於本發明第六十七實施例之封裝裝置16D的結構。其中，封裝裝置16F的第一導電柱層230A之第二表面234A同平面於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層 220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖17A為本發明第七十實施例之封裝裝置示意圖。封裝裝置17A基本上類似於本發明第四十實施例之封裝裝置12A的結構。其差異在於封裝裝置17A的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，但是第二導電柱層230B之第二表面234B仍然低於第二鑄模化合物層220B，但不以此為限。
圖17B為本發明第七十一實施例之封裝裝置示意圖。封裝裝置17B基本上類似於本發明第七十實施例之封裝裝置17A的結構。其中，封裝裝置17B的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，但不以此為限。
圖17C為本發明第七十二實施例之封裝裝置示意圖。封裝裝置17C基本上類似於本發明第七十實施例之封裝裝置17A的結構。其中，封裝裝置17C的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，但不以此為限。
圖17D為本發明第七十三實施例之封裝裝置示意圖。封裝裝置17D基本上類似於本發明第七十實施例之封裝裝置17A的結構。其中，封裝裝置17D的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B 之第二表面234B側的表壁，但不以此為限。
圖17E為本發明第七十四實施例之封裝裝置示意圖。封裝裝置17E基本上類似於本發明第七十九實施例之封裝裝置17D的結構。其中，封裝裝置17E的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B同平面於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖17F為本發明第七十五實施例之封裝裝置示意圖。封裝裝置17F基本上類似於本發明第七十九實施例之封裝裝置17D的結構。其中，封裝裝置17F的第一導電柱層230A之第二表面234A高於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，其差異在於第二導電柱層230B之第二表面234B高於第二鑄模化合物層220B，並且第二鑄模化合物層220B部份包覆第二導電柱層230B之第二表面234B側的表壁，但不以此為限。
圖18A為本發明第七十六實施例之封裝裝置示意圖。封裝裝置18A基本上類似於本發明第四十實施例之封裝裝置12A的結構。其差異在於封裝裝置18A的第二封裝模組200B更包括一第二保護層250B，第二保護層250B設置於第二鑄模化合物層220B與第二導電柱層230B之第一表面232B上，但不以此為限。
圖18B為本發明第七十七實施例之封裝裝置示意圖。封裝裝置18B基本上類似於本發明第七十六實施例之封裝裝置18A的結構。其差異在於封裝裝置8B更包括一黏著層260B，黏著層260A設置於第一鑄模化合物層220A與第二鑄模化合物層220B之間，其中該些導電元件210嵌設於黏著層260A中，但不以此為限。
圖19為本發明第七十八實施例之封裝裝置示意圖。封裝裝置19基本上類似於本發明第四十實施例之封裝裝置12A的結構。其差異在於封裝裝置19更包括一黏著層260B，黏著層260B設置於 第一鑄模化合物層220A與第二鑄模化合物層220B之間，其中該些導電元件210嵌設於黏著層260B中，但不以此為限。
圖20A為本發明第四十實施例之另一封裝裝置示意圖。其中，複數個導電元件210僅設置於第一內接元件240A與第二內接元件240B區域範圍內的第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B之間。故本實施例僅利用第一內接元件240A與第二內接元件240B的電性連結作為第一封裝模組200A與第二封裝模組200B的電性連結封裝。
圖20B為本發明第四十實施例之又一封裝裝置示意圖。其中，複數個導電元件210同時設置於整體第一封裝模組200A的第一導電柱層230A之第二表面234A與第二封裝模組200B的第二導電柱層230B之第二表面234B之間。
同理，上述之封裝裝置12B至封裝裝置19亦具有類似圖20A與圖20B封裝裝置之實施例，於此不再贅述。
除此之外，如圖20C為本發明第四十實施例之後續多層堆疊封裝裝置示意圖所示。多層堆疊封裝裝置20C係由上述本發明第四十實施例之封裝裝置12A更包括複數組第二封裝模組200B、複數個導電元件210與複數個導電焊球270A所形成。該些導電焊球270A設置並電性連結於第一導電柱層230A之第一表面232A上。第二封裝模組200B分別藉由該些導電元件210電性連結且封裝於前一組第二封裝模組200B的第二導電柱層230B之第一表面232B上，但不以此為限。同理，上述之封裝裝置12B至封裝裝置19亦類似封裝裝置12A之後續多層堆疊製程，於此不再贅述。
在此要特別說明，在上述實施例中，當第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，或者第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B的狀況下，則該些導電元件210皆可分別嵌入於第一鑄模化合物層220A或第二鑄模化合物層220B各自所形成的凹槽中而作電性連結導通，上述凹槽之設計可以防止該些導電元件210往鑄模化合物層外側之水平方向移動的現象產生，故可避免各導電柱層之間的橋接短路發生。 此外，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B亦可被蝕刻而形成圓弧形之凹面使其具有方便固定該些導電元件210之效果，進而提升球柵陣列開口的解析度。
同理，在上述實施例中，當第一導電柱層230A之第二表面234A低於第一鑄模化合物層220A，並且第一鑄模化合物層220A完全包覆第一導電柱層230A之第二表面234A側的表壁，或者第二導電柱層230B之第二表面234B低於第二鑄模化合物層220B，並且第二鑄模化合物層220B完全包覆第二導電柱層230B之第二表面234B側的表壁的狀況下，則該些導電元件210皆可分別嵌入於第一鑄模化合物層220A或第二鑄模化合物層220B各自所形成的凹槽中而作電性連結導通，上述凹槽之設計可以防止該些導電元件210往鑄模化合物層外側之下方移動的現象產生，故可避免各導電柱層之間的橋接短路發生。此外，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B亦可被蝕刻而形成圓弧形之凹面使其具有方便固定該些導電元件210之效果，進而提升球柵陣列開口的解析度。
圖21為本發明第四十實施例之封裝裝置製作方法流程圖。其封裝方法之步驟包括：步驟S2102，提供一第一封裝模組200A，其具有一第一鑄模化合物層220A、一第一導電柱層230A、一第一內接元件240A及一第一保護層250A。第一導電柱層230A具有相對之第一表面232A與第二表面234A且嵌設於第一鑄模化合物層220A中。第一內接元件240A電性連結於第一導電柱層230A且嵌設於第一鑄模化合物層220A中。第一保護層250A設置於第一鑄模化合物層220A與第一導電柱層230A之第一表面232A上。
其中，第一導電柱層230A係可應用電鍍(Electrolytic Plating)技術、無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但不以此為限。而第一導電柱層230A之第一表面232A與第二表面234A可以為圖案化導線層，其包括至少一導線或至少一晶片座，且第一導電柱層230A 之材質可以為金屬，例如是銅。
在一實施例中，第一鑄模化合物層220A係應用轉注成型(Transfer Molding)以頂表注入成型(Top Molding)、壓縮成型(Compression Molding)、射出成型(Injection Molding)或直空壓合鑄模成型之封裝技術所形成，第一鑄模化合物層220A之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，在高溫和高壓下，以液體狀態部份包覆或全部包覆第一導電柱層230A，其固化後形成第一鑄模化合物層220A。第一鑄模化合物層220A亦可包括適當之填充劑，例如是粉狀之二氧化矽。
其中，形成第一鑄模化合物層220A之步驟可包括：提供一鑄模化合物，其中鑄模化合物具有樹脂及粉狀之二氧化矽。加熱鑄模化合物至液體狀態。注入呈液態之鑄模化合物於金屬承載板(未圖示)上，鑄模化合物在高溫和高壓下部份包覆或全部包覆第一導電柱層230A。固化鑄模化合物，使鑄模化合物形成第一鑄模化合物層220A，但形成第一鑄模化合物層220A之步驟並不以此為限。
步驟S2104，提供一第二封裝模組200B，其具有一第二鑄模化合物層220B、一第二導電柱層230B及一第二內接元件240B。第二導電柱層230B具有相對之第一表面232B與第二表面234B且嵌設於第二鑄模化合物層220B中。第二內接元件240B電性連結於第二導電柱層230B且嵌設於第二鑄模化合物層220B中。
其中，第二導電柱層230B係可應用電鍍(Electrolytic Plating)技術、無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但不以此為限。而第二導電柱層230B之第一表面232B與第二表面234B可以為圖案化導線層，其包括至少一導線或至少一晶片座，且第二導電柱層230B之材質可以為金屬，例如是銅。
在一實施例中，第二鑄模化合物層220B係應用轉注成型(Transfer Molding)以頂表注入成型(Top Molding)、壓縮成型(Compression Molding)、射出成型(Injection Molding)或直空壓合鑄模成型 之封裝技術所形成，第二鑄模化合物層220B之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，在高溫和高壓下，以液體狀態部份包覆或全部包覆第二導電柱層230B，其固化後形成第二鑄模化合物層220B。第二鑄模化合物層220B亦可包括適當之填充劑，例如是粉狀之二氧化矽。
其中，形成第二鑄模化合物層220B之步驟可包括：提供一鑄模化合物，其中鑄模化合物具有樹脂及粉狀之二氧化矽。加熱鑄模化合物至液體狀態。注入呈液態之鑄模化合物於金屬承載板(未圖示)上，鑄模化合物在高溫和高壓下部份包覆或全部包覆第二導電柱層230B。固化鑄模化合物，使鑄模化合物形成第二鑄模化合物層220B，但形成第二鑄模化合物層220B之步驟並不以此為限。
步驟S2106，提供複數個導電元件210連結於第一封裝模組200A的第一導電柱層230A之第二表面234A與第二封裝模組200B的第二導電柱層230B之第一表面232B之間。其中，導電元件210之材質可以為金屬，例如是銅。在一實施例中，第一導電柱層230A之第二表面234A與第二導電柱層230B之第二表面234B亦可被蝕刻而形成圓弧形之凹面使其具有方便固定該些導電元件210之效果，但不以此為限。綜上所述，本發明之封裝裝置及其製作方法係使用鑄模化合物層作為無核心基板之主體材料，並於預封包互連系統製作中順勢將內接元件內埋於無核心基板中而形成一封裝模組，其可利用預封包互連系統取代傳統之玻璃纖維基板，之後再將多個封裝模組堆疊互聯互連導通封裝而形成一多晶片封裝。
因此，本發明可改善傳統之玻璃纖維基板互連導通封裝結構的如下缺點：(1)使用玻璃纖維材質作為基板之成本過於昂貴。(2)將玻璃纖維基板薄型化易產生翹曲變形。(3)固有基材內含有玻璃纖維材質會造成雷射鑽孔的加工難度較高，無法滿足細線路要求，進而佈線較為麻煩，而反覆利用雷射鑽孔技術來形成雷射盲埋孔之疊層結構，其複數次雷射鑽孔加工時間較長且製程複雜。(4)亦須使用雷射鑽孔技術在鑄模化合物層上形成互連導通通道， 以使複數個封裝結構作電性連結封裝，故整體封裝製程之成本較高。本發明可節省整體封裝製程成本，並可大幅縮小封裝裝置之體積及厚度，以達成輕薄短小之可攜式電子產品需求，內接元件內埋之後，整體線路路徑縮短，將有利高速訊號傳遞、降低雜訊與降低耗電量，進而提升三維封裝(Three Dimension Package)技術的可靠度。
此外，本發明又設計多種電性連接之凹槽封裝結構，其具有如下優點：(1)防止該些導電元件往鑄模化合物層外側之水平方向移動的現象產生，故可避免各導電柱層之間的橋接短路發生。(2)防止該些導電元件往鑄模化合物層外側之下方移動的現象產生，故可避免各導電柱層之間的橋接短路發生。(3)導電柱層之表面亦可被蝕刻而形成圓弧形之凹面使其具有方便固定該些導電元件之效果，進而提升球柵陣列開口的解析度，進而提升後後段多層堆疊封裝製程的可靠度。
惟以上所述之具體實施例，僅係用於例釋本發明之特點及功效，而非用於限定本發明之可實施範疇，於未脫離本發明上揭之精神與技術範疇下，任何運用本發明所揭示內容而完成之等效改變及修飾，均仍應為下述之申請專利範圍所涵蓋。
2A‧‧‧封裝裝置
200A‧‧‧第一封裝模組
200B‧‧‧第二封裝模組
210‧‧‧導電元件
220A‧‧‧第一鑄模化合物層
220B‧‧‧第二鑄模化合物層
230A‧‧‧第一導電柱層
232A‧‧‧第一導電柱層之第一表面
234A‧‧‧第一導電柱層之第二表面
230B‧‧‧第二導電柱層
232B‧‧‧第二導電柱層之第一表面
234B‧‧‧第二導電柱層之第二表面
240A‧‧‧第一內接元件
240B‧‧‧第二內接元件
250A‧‧‧第一保護層

Claims (32)

  1. 一種封裝裝置，其包括：一第一封裝模組，其具有：一第一鑄模化合物層；一第一導電柱層，其具有複數個面對一第一方向的第一表面與複數個面對一第二方向的第二表面，該第二方向與該第一方向相反，且嵌設於該第一鑄模化合物層中；一第一內接元件，其電性連結於該第一導電柱層且嵌設於該第一鑄模化合物層中；及一第一保護層，其設置於該第一鑄模化合物層與該等第一表面上；一第二封裝模組，其具有：一第二鑄模化合物層；一第二導電柱層，其具有複數個面對該第二方向的第三表面與複數個面對第一方向的第四表面，且嵌設於該第二鑄模化合物層中；及一第二內接元件，其電性連結於該第二導電柱層且嵌設於該第二鑄模化合物層中；以及複數個導電元件，其設置於該等第二表面與該等第四表面之間；其中，該第一導電柱層的第二表面與該第二導電柱層的第四表面包括複數個導線；其中，該第一鑄模化合物層的上表面包括複數個凹槽，其設置於該等第二表面之間，或是該第二鑄模化合物層的下表面包括複數個凹槽，其設置於該等第四表面之間；其中，每個該等凹槽包括一槽口及一低於該等第二或第四表面的槽底，該槽口的寬度大於該槽底的寬度，且該槽底未接觸該等導線。
  2. 如申請專利範圍第1項所述之封裝裝置，其中該第二封裝模組更包括一第二保護層，該第二保護層設置於該第二鑄模化合物層 與該等第三表面上。
  3. 如申請專利範圍第1項所述之封裝裝置，其更包括一第一黏著層，該第一黏著層設置於該第一鑄模化合物層與該第二鑄模化合物層之間，其中該些導電元件嵌設於該第一黏著層中。
  4. 如申請專利範圍第1項所述之封裝裝置，其中該等第二表面不高於該第一鑄模化合物層，該等第四表面不高於該第二鑄模化合物層。
  5. 如申請專利範圍第4項所述之封裝裝置，其中該第一鑄模化合物層完全包覆該第一導電柱層之上側的表壁，該第二鑄模化合物層完全包覆該第二導電柱層之下側的表壁。
  6. 如申請專利範圍第1項所述之封裝裝置，其中該等第二表面不高於該第一鑄模化合物層，該等第四表面高於該第二鑄模化合物層。
  7. 如申請專利範圍第6項所述之封裝裝置，其中該第一鑄模化合物層完全包覆該第一導電柱層之上側的表壁，該第二鑄模化合物層部份包覆該第二導電柱層之下側的表壁。
  8. 如申請專利範圍第1項所述之封裝裝置，其中該等第二表面高於該第一鑄模化合物層，該等第四表面不高於該第二鑄模化合物層。
  9. 如申請專利範圍第8項所述之封裝裝置，其中該第一鑄模化合物層部份包覆該第一導電柱層之上側的表壁，該第二鑄模化合物層完全包覆該第二導電柱層之下側的表壁。
  10. 如申請專利範圍第1項所述之封裝裝置，其中該等第二表面高於該第一鑄模化合物層，該等第四表面高於該第二鑄模化合物層。
  11. 如申請專利範圍第10項所述之封裝裝置，其中該第一鑄模化合物層部份包覆該等第二表面，該第二鑄模化合物層部份包覆該第二導電柱層之下側的表壁。
  12. 如申請專利範圍第1項所述之封裝裝置，其中該第一鑄模化合物層與該第二鑄模化合物層係為一晶片封裝用之鑄模化合物 (Molding Compound)材質，其具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物。
  13. 如申請專利範圍第1項所述之封裝裝置，其中該等第二表面與該等第四表面包括至少一晶片座。
  14. 如申請專利範圍第1項所述之封裝裝置，其中該第一內接元件係以打線封裝或凸塊封裝電性連結於該第一導電柱層，該第二內接元件係以打線封裝或凸塊封裝電性連結於該第二導電柱層。
  15. 如申請專利範圍第1項所述之封裝裝置，其中該第一內接元件與該第二內接元件係為一主動元件、一被動元件或一半導體晶片。
  16. 一種封裝裝置之製作方法，其步驟包括：提供一第一封裝模組，其具有：一第一鑄模化合物層；一第一導電柱層，其具有複數個面對一第一方向的第一表面與複數個面對一第二方向的第二表面，該第二方向與該第一方向相反，且嵌設於該第一鑄模化合物層中；一第一內接元件，其電性連結於該第一導電柱層且嵌設於該第一鑄模化合物層中；及一第一保護層，其設置於該第一鑄模化合物層與該等第一表面上；提供一第二封裝模組，其具有：一第二鑄模化合物層；一第二導電柱層，其具有複數個面對該第二方向的第三表面與複數個面對該第一方向的第四表面，且嵌設於該第二鑄模化合物層中；及一第二內接元件，其電性連結於該第二導電柱層且嵌設於該第二鑄模化合物層中；以及提供複數個導電元件連結於該第一封裝模組的該等第二表面 與該第二封裝模組的該等第四表面之間；其中，該第一導電柱層的第二表面與該第二導電柱層的第四表面包括複數個導線；其中，該第一鑄模化合物層的上表面包括複數個凹槽，其設置於該等第二表面之間，或是該第二鑄模化合物層的下表面包括複數個凹槽，其設置於該等第四表面之間；其中，每個該等凹槽包括一槽口及一低於該等第二或第四表面的槽底，該槽口的寬度大於該槽底的寬度，且該槽底未接觸該等導線。
  17. 一種封裝裝置，其包括：一第一封裝模組，其具有：一第一鑄模化合物層；一第一導電柱層，其具有複數個面對一第一方向的第一表面與複數個面對一第二方向的第二表面，該第二方向與該第一方向相反，且嵌設於該第一鑄模化合物層中；一第一內接元件，其電性連結於該第一導電柱層且嵌設於該第一鑄模化合物層中；及一第一保護層，其設置於該第一鑄模化合物層與該等第一表面上；一第二封裝模組，其具有：一第二鑄模化合物層；一第二導電柱層，其具有複數個面對該第二方向的第三表面與複數個面對該第一方向的第四表面，且嵌設於該第二鑄模化合物層中；及一第二內接元件，其電性連結於該第二導電柱層且嵌設於該第二鑄模化合物層中；以及複數個導電元件，其設置於該等第二表面與該等第三表面之間；其中，該第一導電柱層的第二表面與該第二導電柱層的第四表面包括複數個導線； 其中，該第一鑄模化合物層的上表面包括複數個凹槽，其設置於該等第二表面之間，或是該第二鑄模化合物層的下表面包括複數個凹槽，其設置於該等第四表面之間；其中，每個該等凹槽包括一槽口及一低於該等第二或第四表面的槽底，該槽口的寬度大於該槽底的寬度，且該槽底未接觸該等導線。
  18. 如申請專利範圍第17項所述之封裝裝置，其中該第二封裝模組更包括一第二保護層，該第二保護層設置於該第二鑄模化合物層與該等第三表面上。
  19. 如申請專利範圍第17項所述之封裝裝置，其更包括一第一黏著層，該第一黏著層設置於該第一鑄模化合物層與該第二鑄模化合物層之間，其中該些導電元件嵌設於該第一黏著層中。
  20. 如申請專利範圍第17項所述之封裝裝置，其中該等第二表面不高於該第一鑄模化合物層，該等第四表面不高於該第二鑄模化合物層。
  21. 如申請專利範圍第20項所述之封裝裝置，其中該第一鑄模化合物層完全包覆該第一導電柱層之上側的表壁，該第二鑄模化合物層完全包覆該第二導電柱層之下側的表壁。
  22. 如申請專利範圍第17項所述之封裝裝置，其中該等第二表面不高於該第一鑄模化合物層，該等第四表面高於該第二鑄模化合物層。
  23. 如申請專利範圍第22項所述之封裝裝置，其中該第一鑄模化合物層完全包覆該第一導電柱層之上側的表壁，該第二鑄模化合物層部份包覆該第二導電柱層之下側的表壁。
  24. 如申請專利範圍第17項所述之封裝裝置，其中該等第二表面高於該第一鑄模化合物層，該等第四表面不高於該第二鑄模化合物層。
  25. 如申請專利範圍第24項所述之封裝裝置，其中該第一鑄模化合物層部份包覆該第一導電柱層之上側的表壁，該第二鑄模化合物層完全包覆該第二導電柱層之下側的表壁。
  26. 如申請專利範圍第17項所述之封裝裝置，其中該等第二表面高於該第一鑄模化合物層，該等第四表面高於該第二鑄模化合物層。
  27. 如申請專利範圍第26項所述之封裝裝置，其中該第一鑄模化合物層部份包覆該等第二表面，該第二鑄模化合物層部份包覆該第二導電柱層之下側的表壁。
  28. 如申請專利範圍第17項所述之封裝裝置，其中該第一鑄模化合物層與該第二鑄模化合物層係為一晶片封裝用之鑄模化合物(Molding Compound)材質，其具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物。
  29. 如申請專利範圍第17項所述之封裝裝置，其中該等第二表面與該等第四表面包括至少一晶片座。
  30. 如申請專利範圍第17項所述之封裝裝置，其中該第一內接元件係以打線封裝或凸塊封裝電性連結於該第一導電柱層，該第二內接元件係以打線封裝或凸塊封裝電性連結於該第二導電柱層。
  31. 如申請專利範圍第17項所述之封裝裝置，其中該第一內接元件與該第二內接元件係為一主動元件、一被動元件或一半導體晶片。
  32. 一種封裝裝置之製作方法，其步驟包括：提供一第一封裝模組，其具有：一第一鑄模化合物層；一第一導電柱層，其具有複數個面對一第一方向的相對之第一表面與複數個面對一第二方向的第二表面，該第二方向與該第一方向相反，且嵌設於該第一鑄模化合物層中；一第一內接元件，其電性連結於該第一導電柱層且嵌設於該第一鑄模化合物層中；及一第一保護層，其設置於該第一鑄模化合物層與該等第一 表面上；提供一第二封裝模組，其具有：一第二鑄模化合物層；一第二導電柱層，其具有複數個面對該第二方向的第三表面與複數個面對該第一方向的第四表面，且嵌設於該第二鑄模化合物層中；及一第二內接元件，其電性連結於該第二導電柱層且嵌設於該第二鑄模化合物層中；以及提供複數個導電元件連結於該第一封裝模組的該等第二表面與該第二封裝模組的該等第三表面之間；其中，該第一導電柱層的第二表面與該第二導電柱層的第四表面包括複數個導線；其中，該第一鑄模化合物層的上表面包括複數個凹槽，其設置於該等第二表面之間，或是該第二鑄模化合物層的下表面包括複數個凹槽，其設置於該等第四表面之間；其中，每個該等凹槽包括一槽口及一低於該等第二或第四表面的槽底，該槽口的寬度大於該槽底的寬度，且該槽底未接觸該等導線。
TW103135225A 2014-10-09 2014-10-09 封裝裝置及其製作方法 TWI591796B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103135225A TWI591796B (zh) 2014-10-09 2014-10-09 封裝裝置及其製作方法
CN201410673281.7A CN105489585B (zh) 2014-10-09 2014-11-20 封装装置及其制作方法
US14/563,250 US9589935B2 (en) 2014-10-09 2014-12-08 Package apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103135225A TWI591796B (zh) 2014-10-09 2014-10-09 封裝裝置及其製作方法

Publications (2)

Publication Number Publication Date
TW201614795A TW201614795A (en) 2016-04-16
TWI591796B true TWI591796B (zh) 2017-07-11

Family

ID=55676474

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135225A TWI591796B (zh) 2014-10-09 2014-10-09 封裝裝置及其製作方法

Country Status (3)

Country Link
US (1) US9589935B2 (zh)
CN (1) CN105489585B (zh)
TW (1) TWI591796B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084594A1 (en) * 2015-09-20 2017-03-23 Qualcomm Incorporated Embedding die technology
TWI798647B (zh) * 2021-02-23 2023-04-11 華泰電子股份有限公司 電子封裝件及其製法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8421210B2 (en) * 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
CN102169845B (zh) * 2011-02-22 2013-08-14 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法
CN102915982B (zh) * 2012-11-08 2015-03-11 南通富士通微电子股份有限公司 半导体器件
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9633934B2 (en) * 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture

Also Published As

Publication number Publication date
TW201614795A (en) 2016-04-16
US20160163677A1 (en) 2016-06-09
US9589935B2 (en) 2017-03-07
CN105489585A (zh) 2016-04-13
CN105489585B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
CN106328631B (zh) 半导体装置封装
KR100348098B1 (ko) 반도체패키지및그제조방법
US11450535B2 (en) Manufacturing method for semiconductor package including filling member and membrane member
US20130186676A1 (en) Methods and Apparatus for a Substrate Core Layer
JP2013098526A (ja) ビアホール中間層が埋め込まれたパッケージ基板及びその製造方法
KR20130094336A (ko) 봉지된 다이, 이를 포함하는 마이크로일렉트로닉 패키지, 및 상기 마이크로일렉트로닉 패키지를 제조하는 방법
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
TWI581386B (zh) 封裝裝置及其製作方法
US11246223B2 (en) Package apparatus
TWI652787B (zh) 電子封裝件及其製法
TW201803046A (zh) 扇出型半導體封裝體
US11404348B2 (en) Semiconductor package carrier board, method for fabricating the same, and electronic package having the same
US20140210106A1 (en) ULTRA THIN PoP PACKAGE
TWI591796B (zh) 封裝裝置及其製作方法
US20220009766A1 (en) Sensor and Package Assembly Thereof
CN109427725B (zh) 中介基板及其制法
Nakamura et al. Technology trends and future history of semiconductor packaging substrate material
CN106847778B (zh) 半导体封装载板及其制造方法
TWI750542B (zh) 感測器及其封裝組件
TWI631684B (zh) 中介基板及其製法
KR20120091694A (ko) 반도체 패키지
KR20170009074A (ko) 전자소자 패키지
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
KR20080020376A (ko) 적층 칩 패키지
TWI594349B (zh) 半導體封裝載板及其製造方法