KR101514525B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101514525B1
KR101514525B1 KR1020130076452A KR20130076452A KR101514525B1 KR 101514525 B1 KR101514525 B1 KR 101514525B1 KR 1020130076452 A KR1020130076452 A KR 1020130076452A KR 20130076452 A KR20130076452 A KR 20130076452A KR 101514525 B1 KR101514525 B1 KR 101514525B1
Authority
KR
South Korea
Prior art keywords
connection pad
base substrate
mold
forming
semiconductor package
Prior art date
Application number
KR1020130076452A
Other languages
English (en)
Other versions
KR20150003507A (ko
Inventor
정태성
장민석
최종우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130076452A priority Critical patent/KR101514525B1/ko
Publication of KR20150003507A publication Critical patent/KR20150003507A/ko
Application granted granted Critical
Publication of KR101514525B1 publication Critical patent/KR101514525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 양면에 다수의 전자부품이 실장되는 제1접속패드가 형성되고, 하면에 제2접속패드가 형성된 베이스기판과, 상기 베이스기판의 양면을 덮도록 형성된 몰드부와, 상기 몰드부의 일측에 형성된 단차부 및 상기 단차부에 상기 베이스기판의 제2접속패드와 전기적으로 연결되도록 상기 몰드부를 관통하여 형성된 하나 이상의 비아를 포함한다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MAUNFACTURING THE SAME}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 크기를 축소시킨 반도체 패키지 및 그 제조 방법에 관한 것이다.
반도체 패키징(packaging)이라 함은 회로가 설계된 반도체칩에 전기적인 연결을 해주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이다.
반도체 패키지는 반도체칩을 최종 제품화하는 반도체 패키징 공정의 결과물이다. 웨이퍼 한 장에는 동일한 전기회로가 인쇄된 칩이 수십 내지 수백 개까지 높일 수 있으나, 반도체칩 자체만으로 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없다.
또한, 반도체칩은 미세한 회로를 담고 있기 때문에 외부의 충격에 쉽게 손상될 수 있다. 결국 반도체칩 자체로는 완전한 제품일 수 없고, 인쇄회로기판에 실장되어야 완전한 제품으로서의 역할을 하게 된다.
반도체칩의 크기 축소, 열 방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 그리고 가격 저하 등이 패키징 기술에 좌우된다. 따라서, 반도체 디바이스의 고집적화와 고성능화를 뒷받침해 줄 수 있는 패키징 능력 향상을 요구하게 되었다. 반도체 패키지는 반도체 장치의 요구사항을 만족시키는 것은 물론, 그와 더불어 부품을 인쇄회로기판에 실장하는 다음 영역에서 일어나는 조건에도 적합한 패키지 성능을 갖추어야만 한다.
최근 스마트폰이나 타블렛과 같은 휴대용 전자제품이 소형화되면서 반도체가 실장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화되고 고성능화되기 때문에 이를 뒷받침해 줄 반도체의 개수는 늘어나는 추세이다. 멀티미디어의 발전과 컴퓨터 통신산업의 급속한 발전과 더불어 반도체칩에 대한 소형화, 대용량화 및 고속화가 이루어짐에 따라 반도체 패키지도 박형화, 다핀화하는 고집적화 추세로 기술개발이 되어 가고 있다.
따라서, 단위 체적당 실장 효율을 높이기 위해서 패키지는 경박단소화의 추세를 따라야 한다. 이에 따라, 칩 크기와 거의 같은 크기의 패키지인 CSP(Chip Scale Package)가 나타났으며, 최근의 패키지 개발 추세는 칩의 크기에 맞게 줄이는 것을 넘어서, 기능이 다른 여러 개의 반도체 칩을 하나의 패키지 안에 배열하는 MCM(Multi Chip Moudle) 패키지, 칩 위에 또 칩을 올려 쌓는 스택 패키지(SCSP : Stacked CSP), 패키지 위에 패키지를 쌓는 패키지 온 패키지(Package On Package : POP) 등이 개발되었다.
그러나, 상기와 같은 패키지들은 넓은 면적을 필요로 하거나 반도체 패키지 전체의 두께가 두꺼워지는 문제점이 있다.
한국공개특허공보 제 2009-0099778호 한국공개특허공보 제 2011-0091694호
상기와 같은 문제점을 해결하기 위하여 제안된 본 발명은 전체 크기를 축소시킬 수 있는 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 외부 접속을 위한 비아를 용이하게 형성할 수 있는 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 패키지는 양면에 다수의 전자부품이 실장되는 제1접속패드가 형성되고, 하면에 제2접속패드가 형성된 베이스기판과, 상기 베이스기판의 양면을 덮도록 형성된 몰드부와, 상기 몰드부의 일측에 형성된 단차부 및 상기 단차부에 상기 베이스기판의 제2접속패드와 전기적으로 연결되도록 상기 몰드부를 관통하여 형성된 하나 이상의 비아를 포함한다.
여기서, 상기 비아와 상기 제2접속패드 사이에 형성된 보강부를 더 포함할 수 있다.
또한, 상기 단차부는 상기 제2접속패드를 덮는 몰드부에 전자부품을 덮는 몰드부에 비해 얇은 두께로 형성될 수 있다.
이때, 상기 단차부가 형성된 상기 몰드부의 두께는 100 ~ 300㎛으로 형성되는 반도체 패키지.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 패키지의 제조방법은 베이스기판의 상면에 형성된 제1접속패드에 전자부품을 실장하고, 베이스기판의 상면을 덮도록 제1몰드부를 형성하는 단계와, 상기 베이스기판의 하면에 형성된 제1접속패드에 전자부품을 실장하고, 베이스기판의 하면을 덮도록 제2몰드부를 형성하는 단계와, 상기 제2몰드부 중 상기 베이스기판의 하면에 형성된 제2접속패드를 덮는 영역에 단차부를 형성하는 단계와, 상기 단차부에 상기 제2몰드부를 관통하는 비아홀을 형성하는 단계 및 상기 비아홀 내에 도전성 금속을 채워서 비아를 형성하는 단계를 포함한다.
여기서, 상기 비아를 형성하는 단계는, 상기 비아의 하부에 솔더볼을 형성하는 단계를 더 포함할 수 있다.
아울러, 상기 베이스기판의 하면에 형성된 제1접속패드에 전자부품을 실장하는 단계에서, 상기 베이스기판의 하면에 형성된 제2접속패드에 보강부를 형성하는 단계를 더 포함할 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 반도체 패키지 및 그 제조 방법은 기판의 양면에 전자부품을 실장함으로써, 집적도를 높일 수 있으며, 하부몰드에 단차를 형성함으로써, 반도체 패키지의 전체 크기를 축소시킬 수 있는 효과가 있다.
또한, 하부몰드에 단차를 형성하고, 비아와 접속되는 접속패드에 보강부를 형성함으로써, 외부 접속을 위한 비아를 용이하게 형성할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도.
도 2 내지 도 8은 본 발명의 실시예에 따른 반도체 패키지의 제조과정을 나타낸 단면도.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지는 양면에 다수의 전자부품(120)이 실장되는 제1접속패드(111)가 형성되고, 하면에 제2접속패드(112)가 형성된 베이스기판(100)과, 상기 베이스기판(100)의 양면을 덮도록 형성된 몰드부(200)와, 상기 몰드부(200)의 일측에 형성된 단차부(221) 및 상기 단차부(221)에 상기 베이스기판(100)의 제2접속패드(112)와 전기적으로 연결되도록 상기 몰드부(200)를 관통하여 형성된 하나 이상의 비아(300)를 포함한다.
상기 베이스기판(100)의 양면에는 각각 적어도 하나 이상의 전자부품(120)이 실장될 수 있다.
여기서, 상기 베이스기판(100)은 해당하는 기술분야에서 알려진 다양한 종류의 기판이 이용될 수 있다. 예컨대, 세라믹 기판, 인쇄회로기판, 유연성 기판 등이 이용될 수 있다.
이때, 본 실시예에 따른 베이스기판(100)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층에는 전기적인 연결을 위한 회로배선이 형성될 수 있고, 각 층에 형성된 회로배선을 전기적으로 연결하는 비아가 형성될 수 있다.
또한, 상기 베이스기판(100)의 양면에는 각각 전자부품(120)을 실장하기 위한 제1접속패드(111)가 형성될 수 있고, 베이스기판(100)의 하면에는 반도체 패키지가 실장되는 메인 기판과 같은 외부 기판(도면 미도시)과의 전기적으로 연결하기 위한 제2접속패드(112)가 형성될 수 있다. 아울러, 도면에 도시하지는 않았지만 제1접속패드(111) 및 제2접속패드(112)간의 전기적인 연결을 위하여 회로배선이 형성될 수 있다.
한편, 상기 베이스기판(100)의 상면과 하면에는 적어도 하나 이상의 전자부품(120)이 실장될 수 있다.
이때, 상기 전자부품(120)은 제1접속패드(111)에 실장될 수 있으며, 와이어 본딩 방식 또는 플립칩 본딩 방식에 의하여 제1접속패드(111)에 실장될 수 있다.
상기 베이스기판(100)의 양면에는 전면을 덮도록 몰드부(200)가 형성될 수 있다.
여기서, 상기 몰드부(200)는 베이스기판(100)의 양면에 실장된 전자부품(120)을 덮도록 형성됨으로써, 전자부품(120) 상호 간의 전기적인 단락이 발생되는 것을 방지할 수 있으며, 전자부품(120)을 베이스기판(100)에 고정시켜 외부의 충격으로부터 전자부품(120)을 안전하게 보호함으로써, 높은 신뢰성을 확보할 수 있고, 베이스기판(100)의 양면에 몰드부(200)가 형성됨으로써, 패키지 공정 중의 열팽창으로 인하여 베이스기판(100)에 가해지는 힘을 고르게 하여 베이스기판(100)이 휘어지거나 뒤틀리는 워페이지(Warpage)을 방지하거나 감소시킬 수 있다.
이러한, 상기 몰드부(200)는 에폭시 등과 같은 수지재를 포함하는 절연성의재질로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(200)는 전자부품(120)이 실장된 베이스기판(100)을 금형에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나, 이에 한정되는 것은 아니다.
또한, 상기 몰드부(200)는 베이스기판(100)의 상면을 덮도록 형성되는 제1몰드부(210)와 베이스기판(100)의 하면을 덮도록 형성되는 제2몰드부(220)로 구분될 수 있다.
상기 베이스기판(100)의 하면을 덮도록 형성되는 제2몰드부(220)의 일측에는 함몰된 단차부(221)가 형성될 수 있다.
여기서, 상기 단차부(221)는 제2접속패드(112)가 형성된 베이스기판(100)의 하부 외측 영역을 덮도록 형성된 제2몰드부(220)에 형성될 수 있으며, 전자부품(120)이 실장된 영역을 덮도록 형성된 제2몰드부(220)에 비해 얇은 두께로 형성될 수 있다.
특히, 상기 제1몰드부(210)와 제2몰드부(220)는 각각 500 ~ 600㎛의 두께를 가지며, 제1몰드부(210)와 제2몰드부(220)를 형성하는 몰딩 공정의 작업성을 높이고, 후술되는 비아(300)의 형성 및 솔더볼(400)의 형성시 안정성을 확보할 수 있도록 단차부(221)가 형성된 제2몰드부(220)의 두께는 100 ~ 300㎛으로 형성되는 것이 바람직하다.
이때, 상기 단차부(221)는 제2몰드부(220)의 형성시 몰딩 금형에 형성된 단차에 의해 형성되거나, 기계적 또는 화학적 방법을 이용한 식각 공정에 의하여 형성될 수 있다.
상기 단차부(221)가 형성된 제2몰드부(220)에는 베이스기판(100)의 제2접속패드(112)와 전기적으로 연결되도록 제2몰드부(220)를 관통하여 형성된 하나 이상의 비아(300)가 형성됨으로써, 반도체 패키지의 워페이지를 감소시킬 수 있는 효과가 있다.
또한, 상기 비아(300)의 하부에는 솔더볼(400)이 형성됨으로써, 베이스기판(100)의 제2접속패드(112)와 외부 기판을 전기적으로 연결할 수 있다.
즉, 상기 베이스기판(100)의 하면을 덮도록 형성되는 제2몰드부(220) 중 외부 기판과 전기적으로 연결되는 제2접속패드(112)가 형성된 영역을 덮는 제2몰드부(220)에 단차부(221)가 형성됨으로써, 전체 반도체 패키지의 두께를 줄일 수 있으며, 비아(300)의 형성을 용이하게 할 수 있는 효과가 있다.
아울러, 상기 제2접속패드(112)와 비아(300) 사이에는 보강부(310)가 형성될 수 있다. 특히, 상기 보강부(310)는 단차부(221)가 형성된 제2몰드부(220)의 두께를 고려하여 20 ~ 100㎛의 두께로 형성되는 것이 바람직하다.
여기서, 상기 보강부(310)는 도전성 재질로 형성될 수 있으며, 제2접속패드(112)의 하면에 메탈 범프 또는 메탈 포스트로 형성되어 제2몰드부(220)에 비아(300) 형성을 위한 비아홀의 가공시 제2접속패드(112)에 가해지는 데미지를 방지하고, 비아(300)의 두께를 감소시켜 비아(300) 형성을 용이하게 할 수 있다.
도 2 내지 도 8은 본 발명의 실시예에 따른 반도체 패키지의 제조과정을 나타낸 단면도이다.
도 2에 도시된 바와 같이, 먼저, 양면에 베이스기판(100)의 상면에 형성된 제1접속패드(111)에 다수의 전자부품(120)을 실장한다. 이때, 상기 전자부품(120)은 제1접속패드(111)에 와이어 본딩 방식 또는 플립칩 본딩 방식을 통하여 실장 할 수 있다.
다음으로, 도 3에 도시된 바와 같이, 베이스기판(100)의 상면에 실장된 다수의 전자부품(120)을 덮도록 제1몰딩부(210)를 형성한다. 이때, 상기 제1몰딩부(210)는 전자부품(120)이 실장된 베이스기판(100)을 금형에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다.
다음, 도 4에 도시된 바와 같이, 베이스기판(100)의 하면에 형성된 제1접속패드(111)에 다수의 전자부품(120)을 플립칩 본딩 방식을 통하여 실장 할 수 있다.
또한, 상기 베이스기판(100)의 하면에 형성된 제2접속패드(112)에는 도전성 재질의 보강부(310)를 형성할 수 있다. 이때, 상기 보강부(310)는 메탈 범프 또는 메탈 포스트로 형성할 수 있다.
이후, 도 5에 도시된 바와 같이, 베이스기판(100)의 하면에 실장된 다수의 전자부품(120)을 덮도록 제2몰딩부(220)를 몰딩 금형에 의해 형성한다.
여기서, 상기 제2접속패드(112)가 형성된 영역을 덮는 제2몰딩부(220)의 영역에는 전자부품(120)이 실장된 영역을 덮는 제2몰드부(220)에 비해 얇은 두께로 함몰된 단차부(221)를 형성할 수 있다. 이때, 상기 단차부(221)는 제2몰딩부(220)의 형성시 몰딩 금형에 형성된 단차에 의해 형성되거나, 기계적 또는 화학적 방법을 이용한 식각 공정에 의하여 형성할 수 있다.
다음으로, 도 6에 도시된 바와 같이, 상기 보강부(310)가 오픈되도록 비아홀(300a)을 형성할 수 있다.
여기서, 상기 비아홀(300a)은 레이저 또는 기계적 드릴을 이용한 드릴링을 통하여 형성할 수 있으며, 사진 식각 공정을 포함하는 선택적 식각 공정에 의하여 형성할 수 있다. 이때, 상기 제2접속패드(112)의 하면에는 보강부(310)가 구비됨으로써, 비아홀(300a)의 형성시 제2접속패드(112)에 가해지는 데미지를 방지하게 된다.
다음, 도 7에 도시된 바와 같이, 상기 비아홀(300a)를 도전성 물질로 충진하여 비아(300)를 형성한다.
여기서, 상기 비아(300)는 금속을 도금하는 도금 방법, 도전성 페이스트를 충진하는 방법 또는 비아홀(300a)에 솔더볼을 위치시키고 리플로우하는 방법 등 당 업계에 잘 알려진 비아(300)를 형성하는 다양한 방법을 통하여 형성할 수 있다. 이때, 상기 제2접속패드(112)의 하면에는 보강부(310)가 구비됨으로써, 보강부(310)의 두께만큼 비아(300)의 두께를 줄일 수 있으므로, 비아(300)의 형성을 용이하게 할 수 있다.
이후, 도 8에 도시된 바와 같이, 상기 비아(300)의 하면에 외부 기판과의 전기적인 연결을 위한 솔더볼(400)을 형성할 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 베이스기판 111 : 제1접속패드
112 : 제2접속패드 120 : 전자부품
200 : 몰드부 210 : 제1몰드부
220 : 제2몰드부 221 : 단차부
300 : 비아 310 : 보강부

Claims (7)

  1. 양면에 다수의 전자부품이 실장되는 제1접속패드가 형성되고, 하면에 제2접속패드가 형성된 베이스기판;
    상기 베이스기판의 양면을 덮도록 형성된 몰드부;
    상기 몰드부의 일측에 형성된 단차부; 및
    상기 단차부에 상기 베이스기판의 제2접속패드와 전기적으로 연결되도록 상기 몰드부를 관통하여 형성된 하나 이상의 비아를 포함하되,
    상기 비아와 상기 제2접속패드 사이에 형성된 보강부를 더 포함하는 반도체 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 단차부는
    상기 제2접속패드를 덮는 몰드부에 전자부품을 덮는 몰드부에 비해 얇은 두께로 형성되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 단차부가 형성된 상기 몰드부의 두께는 100 ~ 300㎛으로 형성되는 반도체 패키지.
  5. 베이스기판의 상면에 형성된 제1접속패드에 전자부품을 실장하고, 베이스기판의 상면을 덮도록 제1몰드부를 형성하는 단계;
    상기 베이스기판의 하면에 형성된 제1접속패드에 전자부품을 실장하고, 베이스기판의 하면을 덮도록 제2몰드부를 형성하는 단계;
    상기 제2몰드부 중 상기 베이스기판의 하면에 형성된 제2접속패드를 덮는 영역에 단차부를 형성하는 단계;
    상기 단차부에 상기 제2몰드부를 관통하는 비아홀을 형성하는 단계;
    상기 비아홀 내에 도전성 금속을 채워서 비아를 형성하는 단계를 포함하되,
    상기 베이스기판의 하면에 형성된 제1접속패드에 전자부품을 실장하는 단계에서, 상기 베이스기판의 하면에 형성된 제2접속패드에 보강부를 형성하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  6. 제5항에 있어서,
    상기 비아를 형성하는 단계는,
    상기 비아의 하부에 솔더볼을 형성하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  7. 삭제
KR1020130076452A 2013-07-01 2013-07-01 반도체 패키지 및 그 제조 방법 KR101514525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130076452A KR101514525B1 (ko) 2013-07-01 2013-07-01 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130076452A KR101514525B1 (ko) 2013-07-01 2013-07-01 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150003507A KR20150003507A (ko) 2015-01-09
KR101514525B1 true KR101514525B1 (ko) 2015-04-22

Family

ID=52476199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130076452A KR101514525B1 (ko) 2013-07-01 2013-07-01 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101514525B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117468B1 (ko) 2015-09-11 2020-06-01 삼성전기주식회사 음향 공진기 및 이를 포함하는 필터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185457B1 (ko) * 2011-01-07 2012-10-02 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185457B1 (ko) * 2011-01-07 2012-10-02 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150003507A (ko) 2015-01-09

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
US10410968B2 (en) Semiconductor package and method of manufacturing the same
US10566320B2 (en) Method for fabricating electronic package
US8704349B2 (en) Integrated circuit package system with exposed interconnects
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
US7863755B2 (en) Package-on-package system with via Z-interconnections
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
US8580608B2 (en) Fabrication method of package structure having embedded semiconductor component
US20190279925A1 (en) Semiconductor package structure and method of making the same
CN111952274B (zh) 电子封装件及其制法
CN104051395A (zh) 芯片堆叠封装及其方法
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN104064551A (zh) 一种芯片堆叠封装结构和电子设备
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20170318683A1 (en) Package apparatus
KR101059629B1 (ko) 반도체 패키지 제조방법
US20130329374A1 (en) Pre-molded Cavity 3D Packaging Module with Layout
WO2012052611A1 (en) Device with mold cap and method thereof
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
US9324683B2 (en) Semiconductor package and method of manufacturing the same
KR101872619B1 (ko) 팬-아웃 반도체 패키지
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee