CN105489585B - 封装装置及其制作方法 - Google Patents

封装装置及其制作方法 Download PDF

Info

Publication number
CN105489585B
CN105489585B CN201410673281.7A CN201410673281A CN105489585B CN 105489585 B CN105489585 B CN 105489585B CN 201410673281 A CN201410673281 A CN 201410673281A CN 105489585 B CN105489585 B CN 105489585B
Authority
CN
China
Prior art keywords
layer
molding compound
compound layer
conductive
packaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410673281.7A
Other languages
English (en)
Other versions
CN105489585A (zh
Inventor
胡竹青
许诗滨
周鄂东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix and Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix and Corp filed Critical Phoenix and Corp
Publication of CN105489585A publication Critical patent/CN105489585A/zh
Application granted granted Critical
Publication of CN105489585B publication Critical patent/CN105489585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种封装装置及其制作方法，包括第一封装模块、第二封装模块以及复数个导电元件。第一封装模块具有第一铸模化合物层、第一导电柱层、第一内接元件及第一保护层。第一导电柱层具有相对的第一、第二表面且嵌设于第一铸模化合物层。第一内接元件电性连结于第一导电柱层且嵌设于第一铸模化合物层中。第一保护层设置于第一铸模化合物层与第一导电柱层的第一表面。第二封装模块具有第二铸模化合物层、第二导电柱层及第二内接元件。第二导电柱层具有相对的第一、第二表面且嵌设于第二铸模化合物层中。第二内接元件电性连结于第二导电柱层且嵌设于第二铸模化合物层。复数个导电元件设置于第一导电柱层的第二表面与第二导电柱层的第二表面之间。

Description

封装装置及其制作方法
技术领域
本发明涉及一种封装装置及其制作方法，特别是有关于一种半导体封装装置及其制作方法。
背景技术
在新一代的电子产品中，不断追求更轻薄短小，更要求产品具有多功能与高性能，因此，集成电路(Integrated Circuit,IC)必须在有限的区域中容纳更多电子元件以达到高密度与微型化的要求，为此电子产业开发新型构装技术，将电子元件埋入基板中，大幅缩小构装体积，也缩短电子元件与基板的连接路径，另外还可利用增层技术(Build-Up)增加布线面积，以符合轻薄短小及多功能的潮流趋势。
集成电路(Integrated Circuit,IC)的封装技术在高阶技术的需求下，绝大部分的高阶晶片都采用覆晶封装(Flip Chip,FC)形成，特别是在一种晶片尺寸封装(ChipScale Package,CSP)为目前集成电路基板适用在封装方式的主流产品，其主要应用于智慧型手机、平板、网通、笔记型电脑等产品，需要在高频高速下运作及需要轻薄短小的集成电路封装。对于封装用的承载板而言，则朝向细线路间距、高密度、薄型化、低成本化与高电气特性发展。
图1为传统的玻璃纤维基板互连导通封装结构示意图。玻璃纤维基板互连导通封装结构1包括有凸块封装结构(Bump Bonding Structure)10A与打线封装结构(WireBonding Structure)10B。导电柱层110A嵌设于玻璃纤维基板100A中，其中玻璃纤维基板100A例如可为玻纤环氧树脂铜箔基板(Bismaleimide Triazine,BT)或FR-5基板，保护层120A与导电元件140A设置于导电柱层110A上，内接元件130A凸块封装(Bump Bonding)在导电柱层110A上，铸模化合物层(Molding Compound Layer)150A设置于玻璃纤维基板100A上。同理，导电柱层110B嵌设于玻璃纤维基板100B中，其中玻璃纤维基板100A例如可为玻纤环氧树脂铜箔基板(Bismaleimide Triazine,BT)或FR-5基板，保护层120B与导电元件140A设置于导电柱层110B上，内接元件130A打线封装(Wire Bonding)在导电柱层110B上，铸模化合物层150A设置于玻璃纤维基板100B上。
其中，上述玻璃纤维基板互连导通封装结构1系在凸块封装结构10A的铸模化合物层150A上形成互连导通通道(Through Mold Via,TMV)以使导电元件140A与打线封装结构10B的导电元件140B作电性连结封装。
然而，上述传统的玻璃纤维基板互连导通封装结构，其具有以下缺点：(1)使用玻璃纤维材质作为基板的成本过于昂贵。(2)将玻璃纤维基板薄型化易产生翘曲变形。(3)固有基材内含有玻璃纤维材质会造成雷射钻孔(Laser Via)的加工难度较高，无法满足细线路要求，进而布线较为麻烦，而反复利用雷射钻孔技术来形成雷射盲埋孔的叠层结构，其复数次雷射钻孔加工时间较长且制程复杂。(4)也须使用雷射钻孔技术在铸模化合物层上形成互连导通通道，以使复数个封装结构作电性连结封装，故整体封装制程的成本较高。上述都会造成传统的玻璃纤维基板互连导通封装结构不具产业优势。
发明内容
本发明提出一种封装装置及其制作方法，其是使用铸模化合物层作为无核心基板(Coreless Substrate)的主体材料，并于预封包互连系统(Molded InterconnectionSystem,MIS)制作中顺势将晶片(Chip)内埋于无核心基板中而形成一封装模块，其可利用预封包互连系统取代传统的玻璃纤维基板，之后再将多个封装模块堆叠互联互连导通封装而形成一多晶片封装。
为实现上述目的，本发明采用的技术方案包括：
一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，其具有相对的第一表面与第二表面且嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一导电柱层的第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，其具有相对的第一表面与第二表面且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第一导电柱层的第二表面与该第二导电柱层的第二表面之间。
所述的封装装置，其中：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第二导电柱层的第一表面上。
所述的封装装置，其中：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
所述的封装装置，其中：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
所述的封装装置，其中：该第一导电柱层的第二表面不高于该第一铸模化合物层，该第二导电柱层的第二表面不高于该第二铸模化合物层。
所述的封装装置，其中：该第一铸模化合物层完全包覆该第一导电柱层的第二表面侧的表壁，该第二铸模化合物层完全包覆该第二导电柱层的第二表面侧的表壁。
所述的封装装置，其中：该第一导电柱层的第二表面不高于该第一铸模化合物层，该第二导电柱层的第二表面高于该第二铸模化合物层。
所述的封装装置，其中：该第一铸模化合物层完全包覆该第一导电柱层的第二表面侧的表壁，该第二铸模化合物层部份包覆该第二导电柱层的第二表面侧的表壁。
所述的封装装置，其中：该第一导电柱层的第二表面高于该第一铸模化合物层，该第二导电柱层的第二表面不高于该第二铸模化合物层。
所述的封装装置，其中：该第一铸模化合物层部份包覆该第一导电柱层的第二表面侧的表壁，该第二铸模化合物层完全包覆该第二导电柱层的第二表面侧的表壁。
所述的封装装置，其中：该第一导电柱层的第二表面高于该第一铸模化合物层，该第二导电柱层的第二表面高于该第二铸模化合物层。
所述的封装装置，其中：该第一铸模化合物层部份包覆该第一导电柱层的第二表面，该第二铸模化合物层部份包覆该第二导电柱层的第二表面侧的表壁。
所述的封装装置，其中：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的铸模化合物。
所述的封装装置，其中：该第一导电柱层的第二表面与该第二导电柱层的第二表面包括至少一导线或至少一晶片座。
所述的封装装置，其中：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
所述的封装装置，其中：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
为实现上述目的，本发明采用的技术方案还包括：
一种封装装置的制作方法，其特征在于，其步骤包括：
提供一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，其具有相对的第一表面与第二表面且嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一导电柱层的第一表面上；
提供一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，其具有相对的第一表面与第二表面且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
提供复数个导电元件连结于该第一封装模块的该第一导电柱层的第二表面与该第二封装模块的该第二导电柱层的第二表面之间。
为实现上述目的，本发明采用的技术方案还包括：
一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，其具有相对的第一表面与第二表面且嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一导电柱层的第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，其具有相对的第一表面与第二表面且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第一导电柱层的第二表面与该第二导电柱层的第一表面之间。
所述的封装装置，其中：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第二导电柱层的第一表面上。
所述的封装装置，其中：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
所述的封装装置，其中：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
所述的封装装置，其中：该第一导电柱层的第二表面不高于该第一铸模化合物层，该第二导电柱层的第二表面不高于该第二铸模化合物层。
所述的封装装置，其中：该第一铸模化合物层完全包覆该第一导电柱层的第二表面侧的表壁，该第二铸模化合物层完全包覆该第二导电柱层的第二表面侧的表壁。
所述的封装装置，其中：该第一导电柱层的第二表面不高于该第一铸模化合物层，该第二导电柱层的第二表面高于该第二铸模化合物层。
所述的封装装置，其中：该第一铸模化合物层完全包覆该第一导电柱层的第二表面侧的表壁，该第二铸模化合物层部份包覆该第二导电柱层的第二表面侧的表壁。
所述的封装装置，其中：该第一导电柱层的第二表面高于该第一铸模化合物层，该第二导电柱层的第二表面不高于该第二铸模化合物层。
所述的封装装置，其中：该第一铸模化合物层部份包覆该第一导电柱层的第二表面侧的表壁，该第二铸模化合物层完全包覆该第二导电柱层的第二表面侧的表壁。
所述的封装装置，其中：该第一导电柱层的第二表面高于该第一铸模化合物层，该第二导电柱层的第二表面高于该第二铸模化合物层。
所述的封装装置，其中：该第一铸模化合物层部份包覆该第一导电柱层的第二表面，该第二铸模化合物层部份包覆该第二导电柱层的第二表面侧的表壁。
所述的封装装置，其中：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的铸模化合物。
所述的封装装置，其中：该第一导电柱层的第二表面与该第二导电柱层的第二表面包括至少一导线或至少一晶片座。
所述的封装装置，其中：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
所述的封装装置，其中：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
为实现上述目的，本发明采用的技术方案还包括：
一种封装装置的制作方法，其特征在于，其步骤包括：
提供一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，其具有相对的第一表面与第二表面且嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一导电柱层的第一表面上；
提供一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，其具有相对的第一表面与第二表面且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
提供复数个导电元件连结于该第一封装模块的该第一导电柱层的第二表面与该第二封装模块的该第二导电柱层的第一表面之间。
与现有技术相比较，本发明具有的有益效果是：
本发明可改善传统的玻璃纤维基板互连导通封装结构的如下缺点：(1)使用玻璃纤维材质作为基板的成本过于昂贵。(2)将玻璃纤维基板薄型化易产生翘曲变形。(3)固有基材内含有玻璃纤维材质会造成雷射钻孔的加工难度较高，无法满足细线路要求，进而布线较为麻烦，而反复利用雷射钻孔技术来形成雷射盲埋孔的叠层结构，其复数次雷射钻孔加工时间较长且制程复杂。(4)也须使用雷射钻孔技术在铸模化合物层上形成互连导通通道，以使复数个封装结构作电性连结封装，故整体封装制程的成本较高。本发明可节省整体封装制程成本，并可大幅缩小封装装置的体积及厚度，以达成轻薄短小的可携式电子产品需求，内接元件内埋之后，整体线路路径缩短，将有利高速信号传递、降低杂讯与降低耗电量，进而提升三维封装(Three Dimension Package)技术的可靠度。
此外，本发明又设计多种电性连接的凹槽封装结构，其具有如下优点：(1)防止该复数个导电元件往铸模化合物层外侧的水平方向移动的现象产生，故可避免各导电柱层之间的桥接短路发生。(2)防止该复数个导电元件往铸模化合物层外侧的下方移动的现象产生，故可避免各导电柱层之间的桥接短路发生。(3)导电柱层的表面也可被蚀刻而形成圆弧形的凹面使其具有方便固定该复数个导电元件的效果，进而提升球栅阵列开口的解析度，进而提升后后段多层堆叠封装制程的可靠度。
附图说明
图1为传统的玻璃纤维基板互连导通封装结构示意图；
图2A为本发明第一实施例的封装装置示意图；
图2B为本发明第二实施例的封装装置示意图；
图2C为本发明第三实施例的封装装置示意图；
图2D为本发明第四实施例的封装装置示意图；
图2E为本发明第五实施例的封装装置示意图；
图2F为本发明第六实施例的封装装置示意图；
图3A为本发明第七实施例的封装装置示意图；
图3B为本发明第八实施例的封装装置示意图；
图3C为本发明第九实施例的封装装置示意图；
图3D为本发明第十实施例的封装装置示意图；
图3E为本发明第十一实施例的封装装置示意图；
图3F为本发明第十二实施例的封装装置示意图；
图4A为本发明第十三实施例的封装装置示意图；
图4B为本发明第十四实施例的封装装置示意图；
图4C为本发明第十五实施例的封装装置示意图；
图4D为本发明第十六实施例的封装装置示意图；
图4E为本发明第十七实施例的封装装置示意图；
图4F为本发明第十八实施例的封装装置示意图；
图5A为本发明第十九实施例的封装装置示意图；
图5B为本发明第二十实施例的封装装置示意图；
图5C为本发明第二十一实施例的封装装置示意图；
图5D为本发明第二十二实施例的封装装置示意图；
图5E为本发明第二十三实施例的封装装置示意图；
图5F为本发明第二十四实施例的封装装置示意图；
图6A为本发明第二十五实施例的封装装置示意图；
图6B为本发明第二十六实施例的封装装置示意图；
图6C为本发明第二十七实施例的封装装置示意图；
图6D为本发明第二十八实施例的封装装置示意图；
图6E为本发明第二十九实施例的封装装置示意图；
图6F为本发明第三十实施例的封装装置示意图；
图7A为本发明第三十一实施例的封装装置示意图；
图7B为本发明第三十二实施例的封装装置示意图；
图7C为本发明第三十三实施例的封装装置示意图；
图7D为本发明第三十四实施例的封装装置示意图；
图7E为本发明第三十五实施例的封装装置示意图；
图7F为本发明第三十六实施例的封装装置示意图；
图8A为本发明第三十七实施例的封装装置示意图；
图8B为本发明第三十八实施例的封装装置示意图；
图9为本发明第三十九实施例的封装装置示意图；
图10A为本发明第一实施例的另一封装装置示意图；
图10B为本发明第一实施例的又一封装装置示意图；
图10C为本发明第一实施例的多层堆叠封装装置示意图；
图11为本发明第一实施例的封装装置制作方法流程图；
图12A为本发明第四十实施例的封装装置示意图；
图12B为本发明第四十一实施例的封装装置示意图；
图12C为本发明第四十二实施例的封装装置示意图；
图12D为本发明第四十三实施例的封装装置示意图；
图12E为本发明第四十四实施例的封装装置示意图；
图12F为本发明第四十五实施例的封装装置示意图；
图13A为本发明第四十六实施例的封装装置示意图；
图13B为本发明第四十七实施例的封装装置示意图；
图13C为本发明第四十八实施例的封装装置示意图；
图13D为本发明第四十九实施例的封装装置示意图；
图13E为本发明第五十实施例的封装装置示意图；
图13F为本发明第五十一实施例的封装装置示意图；
图14A为本发明第五十二实施例的封装装置示意图；
图14B为本发明第五十三实施例的封装装置示意图；
图14C为本发明第五十四实施例的封装装置示意图；
图14D为本发明第五十五实施例的封装装置示意图；
图14E为本发明第五十六实施例的封装装置示意图；
图14F为本发明第五十七实施例的封装装置示意图；
图15A为本发明第五十八实施例的封装装置示意图；
图15B为本发明第五十九实施例的封装装置示意图；
图15C为本发明第六十实施例的封装装置示意图；
图15D为本发明第六十一实施例的封装装置示意图；
图15E为本发明第六十二实施例的封装装置示意图；
图15F为本发明第六十三实施例的封装装置示意图；
图16A为本发明第六十四实施例的封装装置示意图；
图16B为本发明第六十五实施例的封装装置示意图；
图16C为本发明第六十六实施例的封装装置示意图；
图16D为本发明第六十七实施例的封装装置示意图；
图16E为本发明第六十八实施例的封装装置示意图；
图16F为本发明第六十九实施例的封装装置示意图；
图17A为本发明第七十实施例的封装装置示意图；
图17B为本发明第七十一实施例的封装装置示意图；
图17C为本发明第七十二实施例的封装装置示意图；
图17D为本发明第七十三实施例的封装装置示意图；
图17E为本发明第七十四实施例的封装装置示意图；
图17F为本发明第七十五实施例的封装装置示意图；
图18A为本发明第七十六实施例的封装装置示意图；
图18B为本发明第七十七实施例的封装装置示意图；
图19为本发明第七十八实施例的封装装置示意图；
图20A为本发明第四十实施例的另一封装装置示意图；
图20B为本发明第四十实施例的又一封装装置示意图；
图20C为本发明第四十实施例的多层堆叠封装装置示意图；
图21为本发明第四十实施例的封装装置制作方法流程图。
附图标记说明：1-玻璃纤维基板互连导通封装结构；10A-凸块封装结构；10B-打线封装结构；100A、100B-玻璃纤维基板；110A、110B-导电柱层；120A、120B-保护层；130A、130B-内接元件；140A、140B-导电元件；150A、150B-铸模化合物层；2A、2B、2C、2D、2E、2F-封装装置；3A、3B、3C、3D、3E、3F-封装装置；4A、4B、4C、4D、4E、4F-封装装置；5A、5B、5C、5D、5E、5F-封装装置；6A、6B、6C、6D、6E、6F-封装装置；7A、7B、7C、7D、7E、7F-封装装置；8A、8B-封装装置；9-封装装置；10C-多层堆叠封装装置；12A、12B、12C、12D、12E、12F-封装装置；13A、13B、13C、13D、13E、13F-封装装置；14A、14B、14C、14D、14E、14F-封装装置；15A、15B、15C、15D、15E、15F-封装装置；16A、16B、16C、16D、16E、16F-封装装置；17A、17B、17C、17D、17E、17F-封装装置；18A、18B-封装装置；19-封装装置；20C-多层堆叠封装装置；200A-第一封装模块；200B-第二封装模块；210-导电元件；220A-第一铸模化合物层；220B-第二铸模化合物层；230A-第一导电柱层；232A-第一导电柱层的第一表面；234A-第一导电柱层的第二表面；230B-第二导电柱层；232B-第二导电柱层的第一表面；234B-第二导电柱层的第二表面；240A-第一内接元件；240B-第二内接元件；250A-第一保护层；250B-第二保护层；260A、260B-粘着层；270A-导电焊球；步骤S1102-步骤S 1106；步骤S2102-步骤S2106。
具体实施方式
图2A为本发明第一实施例的封装装置示意图。封装装置2A，其包括一第一封装模块200A、一第二封装模块200B以及复数个导电元件210。第一封装模块200A具有一第一铸模化合物层220A、一第一导电柱层230A、一第一内接元件240A及一第一保护层250A。第一导电柱层230A具有相对的第一表面232A与第二表面234A且嵌设于第一铸模化合物层220A中。第一内接元件240A电性连结于第一导电柱层230A且嵌设于第一铸模化合物层220A中。第一保护层250A设置于第一铸模化合物层220A与第一导电柱层230A的第一表面232A上。
同理，第二封装模块200B具有一第二铸模化合物层220B、一第二导电柱层230B及一第二内接元件240B。第二导电柱层230B具有相对的第一表面232B与第二表面234B且嵌设于第二铸模化合物层220B中。第二内接元件240B电性连结于第二导电柱层230B且嵌设于第二铸模化合物层220B中。
其中，复数个导电元件210设置于第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B之间。在本实施例中，该复数个导电元件210仅设置于第一内接元件240A与第二内接元件240B区域范围外的第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B之间，也即第一内接元件240A与第二内接元件240B区域范围内的第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B之间并不会凭借该复数个导电元件210作电性连结封装，但不以此为限。
在一实施例中，第一铸模化合物层220A与第二铸模化合物层220B是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的铸模化合物，但不以此为限。
在另一实施例中，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B包括至少一导线或至少一晶片座，第一导电柱层230A与第二导电柱层230B的材质可以为金属，例如是铜，在本实施例中，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B为一球栅阵列(Ball Grid Array,BGA)电极层。而第一内接元件240A系以打线封装或凸块封装电性连结于第一导电柱层230A，第二内接元件240B系以打线封装或凸块封装电性连结于第二导电柱层230B，且第一内接元件240A与第二内接元件240B是一主动元件、一被动元件或一半导体晶片，在本实施例中，第一内接元件240A系以凸块封装电性连结于第一导电柱层230A，第二内接元件240B系以凸块封装电性连结于第二导电柱层230B，但不以此为限。
此外，第一导电柱层230A的第二表面234A可高于或不高于第一铸模化合物层220A，第二导电柱层230B的第二表面234B可高于或不高于第二铸模化合物层220B。在本实施例中，第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，但不以此为限。
在此要特别说明，本发明系使用铸模化合物层作为无核心基板的主体材料，并于预封包互连系统制作中顺势将内接元件内埋于无核心基板中而形成一封装模块，其可利用预封包互连系统取代传统的玻璃纤维基板，之后再将多个封装模块堆叠互联互连导通封装而形成一多晶片封装。
本发明可改善传统的玻璃纤维基板互连导通封装结构的如下缺点：(1)使用玻璃纤维材质作为基板的成本过于昂贵。(2)将玻璃纤维基板薄型化易产生翘曲变形。(3)固有基材内含有玻璃纤维材质会造成雷射钻孔的加工难度较高，无法满足细线路要求，进而布线较为麻烦，而反复利用雷射钻孔技术来形成雷射盲埋孔的叠层结构，其复数次雷射钻孔加工时间较长且制程复杂。(4)也须使用雷射钻孔技术在铸模化合物层上形成互连导通通道，以使复数个封装结构作电性连结封装，故整体封装制程的成本较高。本发明可节省整体封装制程成本，并可大幅缩小封装装置的体积及厚度，以达成轻薄短小的可携式电子产品需求，内接元件内埋之后，整体线路路径缩短，将有利高速信号传递、降低杂讯与降低耗电量，进而提升三维封装(Three Dimension Package)技术的可靠度。
图2B为本发明第二实施例的封装装置示意图。封装装置2B基本上类似于本发明第一实施例的封装装置2A的结构。其中，封装装置2B的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图2C为本发明第三实施例的封装装置示意图。封装装置2C基本上类似于本发明第一实施例的封装装置2A的结构。其中，封装装置2C的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图2D为本发明第四实施例的封装装置示意图。封装装置2D基本上类似于本发明第一实施例的封装装置2A的结构。其中，封装装置2D的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图2E为本发明第五实施例的封装装置示意图。封装装置2E基本上类似于本发明第四实施例的封装装置2D的结构。其中，封装装置2E的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图2F为本发明第六实施例的封装装置示意图。封装装置2F基本上类似于本发明第四实施例的封装装置2D的结构。其中，封装装置2F的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图3A为本发明第七实施例的封装装置示意图。封装装置3A基本上类似于本发明第一实施例的封装装置2A的结构。其差异在于封装装置3A的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图3B为本发明第八实施例的封装装置示意图。封装装置3B基本上类似于本发明第七实施例的封装装置3A的结构。其中，封装装置3B的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图3C为本发明第九实施例的封装装置示意图。封装装置3C基本上类似于本发明第七实施例的封装装置3A的结构。其中，封装装置3C的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图3D为本发明第十实施例的封装装置示意图。封装装置3D基本上类似于本发明第七实施例的封装装置3A的结构。其中，封装装置3D的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图3E为本发明第十一实施例的封装装置示意图。封装装置3E基本上类似于本发明第十实施例的封装装置3D的结构。其中，封装装置3E的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图3F为本发明第十二实施例的封装装置示意图。封装装置3F基本上类似于本发明第十实施例的封装装置3D的结构。其中，封装装置3F的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图4A为本发明第十三实施例的封装装置示意图。封装装置4A基本上类似于本发明第一实施例的封装装置2A的结构。其差异在于封装装置4A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图4B为本发明第十四实施例的封装装置示意图。封装装置4B基本上类似于本发明第十三实施例的封装装置4A的结构。其中，封装装置4B的封装装置4A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图4C为本发明第十五实施例的封装装置示意图。封装装置4C基本上类似于本发明第十三实施例的封装装置4A的结构。其中，封装装置4C的封装装置4A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图4D为本发明第十六实施例的封装装置示意图。封装装置4D基本上类似于本发明第十三实施例的封装装置4A的结构。其中，封装装置4D的封装装置4A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图4E为本发明第十七实施例的封装装置示意图。封装装置4E基本上类似于本发明第十六实施例的封装装置4D的结构。其中，封装装置4E的封装装置4A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图4F为本发明第十八实施例的封装装置示意图。封装装置4F基本上类似于本发明第十六实施例的封装装置4D的结构。其中，封装装置4F的封装装置4A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图5A为本发明第十九实施例的封装装置示意图。封装装置5A基本上类似于本发明第一实施例的封装装置2A的结构。其差异在于封装装置5A的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图5B为本发明第二十实施例的封装装置示意图。封装装置5B基本上类似于本发明第十九实施例的封装装置5A的结构。其中，封装装置5B的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图5C为本发明第二十一实施例的封装装置示意图。封装装置5C基本上类似于本发明第十九实施例的封装装置5A的结构。其中，封装装置5C的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图5D为本发明第二十二实施例的封装装置示意图。封装装置5D基本上类似于本发明第十九实施例的封装装置5A的结构。其中，封装装置5D的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图5E为本发明第二十三实施例的封装装置示意图。封装装置5E基本上类似于本发明第二十二实施例的封装装置5D的结构。其中，封装装置5E的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图5F为本发明第二十四实施例的封装装置示意图。封装装置5F基本上类似于本发明第二十二实施例的封装装置5D的结构。其中，封装装置5F的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图6A为本发明第二十五实施例的封装装置示意图。封装装置6A基本上类似于本发明第一实施例的封装装置2A的结构。其差异在于封装装置6A的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图6B为本发明第二十六实施例的封装装置示意图。封装装置6B基本上类似于本发明第二十五实施例的封装装置6A的结构。其中，封装装置6B的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图6C为本发明第二十七实施例的封装装置示意图。封装装置6C基本上类似于本发明第二十五实施例的封装装置6A的结构。其中，封装装置6C的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图6D为本发明第二十八实施例的封装装置示意图。封装装置6D基本上类似于本发明第二十五实施例的封装装置6A的结构。其中，封装装置6D的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图6E为本发明第二十九实施例的封装装置示意图。封装装置6E基本上类似于本发明第二十八实施例的封装装置6D的结构。其中，封装装置6E的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图6F为本发明第三十实施例的封装装置示意图。封装装置6F基本上类似于本发明第二十八实施例的封装装置6D的结构。其中，封装装置6F的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图7A为本发明第三十一实施例的封装装置示意图。封装装置7A基本上类似于本发明第一实施例的封装装置2A的结构。其差异在于封装装置7A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图7B为本发明第三十二实施例的封装装置示意图。封装装置7B基本上类似于本发明第三十一实施例的封装装置7A的结构。其中，封装装置7B的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图7C为本发明第三十三实施例的封装装置示意图。封装装置7C基本上类似于本发明第三十一实施例的封装装置7A的结构。其中，封装装置7C的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图7D为本发明第三十四实施例的封装装置示意图。封装装置7D基本上类似于本发明第三十一实施例的封装装置7A的结构。其中，封装装置7D的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图7E为本发明第三十五实施例的封装装置示意图。封装装置7E基本上类似于本发明第三十一实施例的封装装置7D的结构。其中，封装装置7E的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图7F为本发明第三十六实施例的封装装置示意图。封装装置7F基本上类似于本发明第三十一实施例的封装装置7D的结构。其中，封装装置7F的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图8A为本发明第三十七实施例的封装装置示意图。封装装置8A基本上类似于本发明第一实施例的封装装置2A的结构。其差异在于封装装置8A的第二封装模块200B还包括一第二保护层250B，第二保护层250B设置于第二铸模化合物层220B与第二导电柱层230B的第一表面232B上，但不以此为限。
图8B为本发明第三十八实施例的封装装置示意图。封装装置8B基本上类似于本发明第三十七实施例的封装装置8A的结构。其差异在于封装装置8B还包括一粘着层260A，粘着层260A设置于第一铸模化合物层220A与第二铸模化合物层220B之间，其中该复数个导电元件210嵌设于粘着层260A中，但不以此为限。
图9为本发明第三十九实施例的封装装置示意图。封装装置9基本上类似于本发明第一实施例的封装装置2A的结构。其差异在于封装装置9还包括一粘着层260B，粘着层260B设置于第一铸模化合物层220A与第二铸模化合物层220B之间，其中该复数个导电元件210嵌设于粘着层260B中，但不以此为限。
图10A为本发明第一实施例的另一封装装置示意图。其中，复数个导电元件210仅设置于第一内接元件240A与第二内接元件240B区域范围内的第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B之间。故本实施例仅利用第一内接元件240A与第二内接元件240B的电性连结作为第一封装模块200A与第二封装模块200B的电性连结封装。
图10B为本发明第一实施例的又一封装装置示意图。其中，复数个导电元件210同时设置于整体第一封装模块200A的第一导电柱层230A的第二表面234A与第二封装模块200B的第二导电柱层230B的第二表面234B之间。
同理，上述的封装装置2B至封装装置9也具有类似图10A与图10B封装装置的实施例，于此不再赘述。
除此之外，如图10C为本发明第一实施例的后续多层堆叠封装装置示意图所示。多层堆叠封装装置10C由上述本发明第一实施例的封装装置2A还包括复数组第二封装模块200B、复数个导电元件210与复数个导电焊球270A所形成。该些导电焊球270A设置并电性连结于第一导电柱层230A的第一表面232A上。第二封装模块200B分别凭借该复数个导电元件210电性连结且封装于前一组第二封装模块200B的第二导电柱层230B的第一表面232B上，但不以此为限。同理，上述的封装装置2B至封装装置9也类似封装装置2A的后续多层堆叠制程，于此不再赘述。
在此要特别说明，在上述实施例中，当第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，或者第二导电柱层230B的第二表面234B低于第二铸模化合物层220B的状况下，则该复数个导电元件210都可分别嵌入于第一铸模化合物层220A或第二铸模化合物层220B各自所形成的凹槽中而作电性连结导通，上述凹槽的设计可以防止该复数个导电元件210往铸模化合物层外侧的水平方向移动的现象产生，故可避免各导电柱层之间的桥接短路发生。此外，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B也可被蚀刻而形成圆弧形的凹面使其具有方便固定该复数个导电元件210的效果，进而提升球栅阵列开口的解析度。
同理，在上述实施例中，当第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，或者第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁的状况下，则该复数个导电元件210都可分别嵌入于第一铸模化合物层220A或第二铸模化合物层220B各自所形成的凹槽中而作电性连结导通，上述凹槽的设计可以防止该复数个导电元件210往铸模化合物层外侧的下方移动的现象产生，故可避免各导电柱层之间的桥接短路发生。此外，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B也可被蚀刻而形成圆弧形的凹面使其具有方便固定该复数个导电元件210的效果，进而提升球栅阵列开口的解析度。
图11为本发明第一实施例的封装装置制作方法流程图。其封装方法的步骤包括：
步骤S1102，提供一第一封装模块200A，其具有一第一铸模化合物层220A、一第一导电柱层230A、一第一内接元件240A及一第一保护层250A。第一导电柱层230A具有相对的第一表面232A与第二表面234A且嵌设于第一铸模化合物层220A中。第一内接元件240A电性连结于第一导电柱层230A且嵌设于第一铸模化合物层220A中。第一保护层250A设置于第一铸模化合物层220A与第一导电柱层230A的第一表面232A上。
其中，第一导电柱层230A可应用电镀(Electrolytic Plating)技术、无电镀(Electroless Plating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成，但不以此为限。而第一导电柱层230A的第一表面232A与第二表面234A可以为图案化导线层，其包括至少一导线或至少一晶片座，且第一导电柱层230A的材质可以为金属，例如是铜。
在一实施例中，第一铸模化合物层220A系应用转注成型(Transfer Molding)以顶表注入成型(Top Molding)、压缩成型(Compression Molding)、射出成型(InjectionMolding)或直空压合铸模成型的封装技术所形成，第一铸模化合物层220A的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的铸模化合物，在高温和高压下，以液体状态部份包覆或全部包覆第一导电柱层230A，其固化后形成第一铸模化合物层220A。第一铸模化合物层220A也可包括适当的填充剂，例如是粉状的二氧化硅。
其中，形成第一铸模化合物层220A的步骤可包括：提供一铸模化合物，其中铸模化合物具有树脂及粉状的二氧化硅。加热铸模化合物至液体状态。注入呈液态的铸模化合物于金属承载板(未图示)上，铸模化合物在高温和高压下部份包覆或全部包覆第一导电柱层230A。固化铸模化合物，使铸模化合物形成第一铸模化合物层220A，但形成第一铸模化合物层220A的步骤并不以此为限。
步骤S1104，提供一第二封装模块200B，其具有一第二铸模化合物层220B、一第二导电柱层230B及一第二内接元件240B。第二导电柱层230B具有相对的第一表面232B与第二表面234B且嵌设于第二铸模化合物层220B中。第二内接元件240B电性连结于第二导电柱层230B且嵌设于第二铸模化合物层220B中。
其中，第二导电柱层230B可应用电镀(Electrolytic Plating)技术、无电镀(Electroless Plating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成，但不以此为限。而第二导电柱层230B的第一表面232B与第二表面234B可以为图案化导线层，其包括至少一导线或至少一晶片座，且第二导电柱层230B的材质可以为金属，例如是铜。
在一实施例中，第二铸模化合物层220B系应用转注成型(Transfer Molding)以顶表注入成型(Top Molding)、压缩成型(Compression Molding)、射出成型(InjectionMolding)或直空压合铸模成型的封装技术所形成，第二铸模化合物层220B的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的铸模化合物，在高温和高压下，以液体状态部份包覆或全部包覆第二导电柱层230B，其固化后形成第二铸模化合物层220B。第二铸模化合物层220B也可包括适当的填充剂，例如是粉状的二氧化硅。
其中，形成第二铸模化合物层220B的步骤可包括：提供一铸模化合物，其中铸模化合物具有树脂及粉状的二氧化硅。加热铸模化合物至液体状态。注入呈液态的铸模化合物于金属承载板(未图示)上，铸模化合物在高温和高压下部份包覆或全部包覆第二导电柱层230B。固化铸模化合物，使铸模化合物形成第二铸模化合物层220B，但形成第二铸模化合物层220B的步骤并不以此为限。
步骤S1106，提供复数个导电元件210连结于第一封装模块200A的第一导电柱层230A的第二表面234A与第二封装模块200B的第二导电柱层230B的第二表面234B之间。其中，导电元件210的材质可以为金属，例如是铜。在一实施例中，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B也可被蚀刻而形成圆弧形的凹面使其具有方便固定该复数个导电元件210的效果，但不以此为限。
图12A为本发明第四十实施例的封装装置示意图。封装装置12A，其包括一第一封装模块200A、一第二封装模块200B以及复数个导电元件210。第一封装模块200A具有一第一铸模化合物层220A、一第一导电柱层230A、一第一内接元件240A及一第一保护层250A。第一导电柱层230A具有相对的第一表面232A与第二表面234A且嵌设于第一铸模化合物层220A中。第一内接元件240A电性连结于第一导电柱层230A且嵌设于第一铸模化合物层220A中。第一保护层250A设置于第一铸模化合物层220A与第一导电柱层230A的第一表面232A上。
同理，第二封装模块200B具有一第二铸模化合物层220B、一第二导电柱层230B及一第二内接元件240B。第二导电柱层230B具有相对的第一表面232B与第二表面234B且嵌设于第二铸模化合物层220B中。第二内接元件240B电性连结于第二导电柱层230B且嵌设于第二铸模化合物层220B中。
其中，复数个导电元件210设置于第一导电柱层230A的第二表面234A与第二导电柱层230B的第一表面232B之间。在本实施例中，复数个导电元件210仅设置于非第一内接元件240A与第二内接元件240B区域内的第一导电柱层230A的第二表面234A与第二导电柱层230B的第一表面232B之间。在本实施例中，该复数个导电元件210仅设置于第一内接元件240A与第二内接元件240B区域范围外的第一导电柱层230A的第二表面234A与第二导电柱层230B的第一表面232B之间，也即第一内接元件240A与第二内接元件240B区域范围内的第一导电柱层230A的第二表面234A与第二导电柱层230B的第一表面232B之间并不会凭借该复数个导电元件210作电性连结封装，但不以此为限。
而本发明第四十实施例封装装置12A与本发明第一实施例封装装置2A的差异，其在于封装装置2A乃是将第一封装模块200A与一第二封装模块200B作对向封装，但封装装置12A则是将第一封装模块200A与一第二封装模块200B作同向封装，但不以此为限。
在一实施例中，第一铸模化合物层220A与第二铸模化合物层220B是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的铸模化合物，但不以此为限。
在另一实施例中，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B包括至少一导线或至少一晶片座，第一导电柱层230A与第二导电柱层230B的材质可以为金属，例如是铜，在本实施例中，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B为一球栅阵列(Ball Grid Array,BGA)电极层。而第一内接元件240A系以打线封装或凸块封装电性连结于第一导电柱层230A，第二内接元件240B系以打线封装或凸块封装电性连结于第二导电柱层230B，且第一内接元件240A与第二内接元件240B是一主动元件、一被动元件或一半导体晶片，在本实施例中，第一内接元件240A系以凸块封装电性连结于第一导电柱层230A，第二内接元件240B系以凸块封装电性连结于第二导电柱层230B，但不以此为限。
此外，第一导电柱层230A的第二表面234A可高于或不高于第一铸模化合物层220A，第二导电柱层230B的第二表面234B可高于或不高于第二铸模化合物层220B。在本实施例中，第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，但不以此为限。
在此要特别说明，本发明系使用铸模化合物层作为无核心基板的主体材料，并于预封包互连系统制作中顺势将内接元件内埋于无核心基板中而形成一封装模块，其可利用预封包互连系统取代传统的玻璃纤维基板，之后再将多个封装模块堆叠互联互连导通封装而形成一多晶片封装。
本发明可改善传统的玻璃纤维基板互连导通封装结构的如下缺点：(1)使用玻璃纤维材质作为基板的成本过于昂贵。(2)将玻璃纤维基板薄型化易产生翘曲变形。(3)固有基材内含有玻璃纤维材质会造成雷射钻孔的加工难度较高，无法满足细线路要求，进而布线较为麻烦，而反复利用雷射钻孔技术来形成雷射盲埋孔的叠层结构，其复数次雷射钻孔加工时间较长且制程复杂。(4)也须使用雷射钻孔技术在铸模化合物层上形成互连导通通道，以使复数个封装结构作电性连结封装，故整体封装制程的成本较高。本发明可节省整体封装制程成本，并可大幅缩小封装装置的体积及厚度，以达成轻薄短小的可携式电子产品需求，内接元件内埋之后，整体线路路径缩短，将有利高速信号传递、降低杂讯与降低耗电量，进而提升三维封装(Three Dimension Package)技术的可靠度。
图12B为本发明第四十一实施例的封装装置示意图。封装装置12B基本上类似于本发明第四十实施例的封装装置12A的结构。其中，封装装置12B的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图12C为本发明第四十二实施例的封装装置示意图。封装装置12C基本上类似于本发明第四十实施例的封装装置12A的结构。其中，封装装置12C的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图12D为本发明第四十三实施例的封装装置示意图。封装装置12D基本上类似于本发明第四十实施例的封装装置12A的结构。其中，封装装置12D的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图12E为本发明第四十四实施例的封装装置示意图。封装装置12E基本上类似于本发明第四十三实施例的封装装置12D的结构。其中，封装装置12E的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图12F为本发明第四十五实施例的封装装置示意图。封装装置12F基本上类似于本发明第四十三实施例的封装装置12D的结构。其中，封装装置12F的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图13A为本发明第四十六实施例的封装装置示意图。封装装置13A基本上类似于本发明第四十实施例的封装装置12A的结构。其差异在于封装装置13A的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图13B为本发明第四十七实施例的封装装置示意图。封装装置13B基本上类似于本发明第四十六实施例的封装装置13A的结构。其中，封装装置13B的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图13C为本发明第四十八实施例的封装装置示意图。封装装置13C基本上类似于本发明第四十六实施例的封装装置13A的结构。其中，封装装置13C的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图13D为本发明第四十九实施例的封装装置示意图。封装装置13D基本上类似于本发明第四十六实施例的封装装置13A的结构。其中，封装装置13D的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图13E为本发明第五十实施例的封装装置示意图。封装装置13E基本上类似于本发明第四十九实施例的封装装置13D的结构。其中，封装装置13E的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图13F为本发明第五十一实施例的封装装置示意图。封装装置13F基本上类似于本发明第四十九实施例的封装装置13D的结构。其中，封装装置13F的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图14A为本发明第五十二实施例的封装装置示意图。封装装置14A基本上类似于本发明第四十实施例的封装装置12A的结构。其差异在于封装装置14A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图14B为本发明第五十三实施例的封装装置示意图。封装装置14B基本上类似于本发明第五十二实施例的封装装置14A的结构。其中，封装装置14B的封装装置14A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图14C为本发明第五十四实施例的封装装置示意图。封装装置14C基本上类似于本发明第五十二实施例的封装装置14A的结构。其中，封装装置14C的封装装置14A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图14D为本发明第五十五实施例的封装装置示意图。封装装置14D基本上类似于本发明第五十二实施例的封装装置14A的结构。其中，封装装置14D的封装装置4A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图14E为本发明第五十六实施例的封装装置示意图。封装装置14E基本上类似于本发明第五十五实施例的封装装置14D的结构。其中，封装装置14E的封装装置14A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图14F为本发明第五十七实施例的封装装置示意图。封装装置14F基本上类似于本发明第五十五实施例的封装装置14D的结构。其中，封装装置14F的封装装置14A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图15A为本发明第五十八实施例的封装装置示意图。封装装置15A基本上类似于本发明第四十实施例的封装装置12A的结构。其差异在于封装装置15A的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图15B为本发明第五十九实施例的封装装置示意图。封装装置15B基本上类似于本发明第五十八实施例的封装装置15A的结构。其中，封装装置15B的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图15C为本发明第六十实施例的封装装置示意图。封装装置15C基本上类似于本发明第五十八实施例的封装装置15A的结构。其中，封装装置15C的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图15D为本发明第六十一实施例的封装装置示意图。封装装置15D基本上类似于本发明第五十八实施例的封装装置15A的结构。其中，封装装置15D的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图15E为本发明第六十二实施例的封装装置示意图。封装装置15E基本上类似于本发明第六十一实施例的封装装置15D的结构。其中，封装装置15E的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图15F为本发明第六十三实施例的封装装置示意图。封装装置15F基本上类似于本发明第六十一实施例的封装装置15D的结构。其中，封装装置15F的第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图16A为本发明第六十四实施例的封装装置示意图。封装装置16A基本上类似于本发明第四十实施例的封装装置12A的结构。其差异在于封装装置16A的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图16B为本发明第六十五实施例的封装装置示意图。封装装置16B基本上类似于本发明第六十四实施例的封装装置16A的结构。其中，封装装置16B的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图16C为本发明第六十六实施例的封装装置示意图。封装装置16C基本上类似于本发明第六十四实施例的封装装置16A的结构。其中，封装装置16C的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图16D为本发明第六十七实施例的封装装置示意图。封装装置16D基本上类似于本发明第六十四实施例的封装装置16A的结构。其中，封装装置16D的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图16E为本发明第六十八实施例的封装装置示意图。封装装置16E基本上类似于本发明第六十七实施例的封装装置16D的结构。其中，封装装置16E的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图16F为本发明第六十九实施例的封装装置示意图。封装装置16F基本上类似于本发明第六十七实施例的封装装置16D的结构。其中，封装装置16F的第一导电柱层230A的第二表面234A同平面于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图17A为本发明第七十实施例的封装装置示意图。封装装置17A基本上类似于本发明第四十实施例的封装装置12A的结构。其差异在于封装装置17A的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，但是第二导电柱层230B的第二表面234B仍然低于第二铸模化合物层220B，但不以此为限。
图17B为本发明第七十一实施例的封装装置示意图。封装装置17B基本上类似于本发明第七十实施例的封装装置17A的结构。其中，封装装置17B的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，但不以此为限。
图17C为本发明第七十二实施例的封装装置示意图。封装装置17C基本上类似于本发明第七十实施例的封装装置17A的结构。其中，封装装置17C的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，但不以此为限。
图17D为本发明第七十三实施例的封装装置示意图。封装装置17D基本上类似于本发明第七十实施例的封装装置17A的结构。其中，封装装置17D的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图17E为本发明第七十四实施例的封装装置示意图。封装装置17E基本上类似于本发明第七十九实施例的封装装置17D的结构。其中，封装装置17E的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B同平面于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图17F为本发明第七十五实施例的封装装置示意图。封装装置17F基本上类似于本发明第七十九实施例的封装装置17D的结构。其中，封装装置17F的第一导电柱层230A的第二表面234A高于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，其差异在于第二导电柱层230B的第二表面234B高于第二铸模化合物层220B，并且第二铸模化合物层220B部份包覆第二导电柱层230B的第二表面234B侧的表壁，但不以此为限。
图18A为本发明第七十六实施例的封装装置示意图。封装装置18A基本上类似于本发明第四十实施例的封装装置12A的结构。其差异在于封装装置18A的第二封装模块200B还包括一第二保护层250B，第二保护层250B设置于第二铸模化合物层220B与第二导电柱层230B的第一表面232B上，但不以此为限。
图18B为本发明第七十七实施例的封装装置示意图。封装装置18B基本上类似于本发明第七十六实施例的封装装置18A的结构。其差异在于封装装置8B还包括一粘着层260A，粘着层260A设置于第一铸模化合物层220A与第二铸模化合物层220B之间，其中该复数个导电元件210嵌设于粘着层260A中，但不以此为限。
图19为本发明第七十八实施例的封装装置示意图。封装装置19基本上类似于本发明第四十实施例的封装装置12A的结构。其差异在于封装装置19还包括一粘着层260B，粘着层260B设置于第一铸模化合物层220A与第二铸模化合物层220B之间，其中该复数个导电元件210嵌设于粘着层260B中，但不以此为限。
图20A为本发明第四十实施例的另一封装装置示意图。其中，复数个导电元件210仅设置于第一内接元件240A与第二内接元件240B区域范围内的第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B之间。故本实施例仅利用第一内接元件240A与第二内接元件240B的电性连结作为第一封装模块200A与第二封装模块200B的电性连结封装。
图20B为本发明第四十实施例的又一封装装置示意图。其中，复数个导电元件210同时设置于整体第一封装模块200A的第一导电柱层230A的第二表面234A与第二封装模块200B的第二导电柱层230B的第二表面234B之间。
同理，上述的封装装置12B至封装装置19也具有类似图20A与图20B封装装置的实施例，于此不再赘述。
除此之外，如图20C为本发明第四十实施例的后续多层堆叠封装装置示意图所示。多层堆叠封装装置20C由上述本发明第四十实施例的封装装置12A还包括复数组第二封装模块200B、复数个导电元件210与复数个导电焊球270A所形成。该些导电焊球270A设置并电性连结于第一导电柱层230A的第一表面232A上。第二封装模块200B分别凭借该复数个导电元件210电性连结且封装于前一组第二封装模块200B的第二导电柱层230B的第一表面232B上，但不以此为限。同理，上述的封装装置12B至封装装置19也类似封装装置12A的后续多层堆叠制程，于此不再赘述。
在此要特别说明，在上述实施例中，当第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，或者第二导电柱层230B的第二表面234B低于第二铸模化合物层220B的状况下，则该复数个导电元件210都可分别嵌入于第一铸模化合物层220A或第二铸模化合物层220B各自所形成的凹槽中而作电性连结导通，上述凹槽的设计可以防止该复数个导电元件210往铸模化合物层外侧的水平方向移动的现象产生，故可避免各导电柱层之间的桥接短路发生。此外，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B也可被蚀刻而形成圆弧形的凹面使其具有方便固定该复数个导电元件210的效果，进而提升球栅阵列开口的解析度。
同理，在上述实施例中，当第一导电柱层230A的第二表面234A低于第一铸模化合物层220A，并且第一铸模化合物层220A完全包覆第一导电柱层230A的第二表面234A侧的表壁，或者第二导电柱层230B的第二表面234B低于第二铸模化合物层220B，并且第二铸模化合物层220B完全包覆第二导电柱层230B的第二表面234B侧的表壁的状况下，则该复数个导电元件210都可分别嵌入于第一铸模化合物层220A或第二铸模化合物层220B各自所形成的凹槽中而作电性连结导通，上述凹槽的设计可以防止该复数个导电元件210往铸模化合物层外侧的下方移动的现象产生，故可避免各导电柱层之间的桥接短路发生。此外，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B也可被蚀刻而形成圆弧形的凹面使其具有方便固定该复数个导电元件210的效果，进而提升球栅阵列开口的解析度。
图21为本发明第四十实施例的封装装置制作方法流程图。其封装方法的步骤包括：
步骤S2102，提供一第一封装模块200A，其具有一第一铸模化合物层220A、一第一导电柱层230A、一第一内接元件240A及一第一保护层250A。第一导电柱层230A具有相对的第一表面232A与第二表面234A且嵌设于第一铸模化合物层220A中。第一内接元件240A电性连结于第一导电柱层230A且嵌设于第一铸模化合物层220A中。第一保护层250A设置于第一铸模化合物层220A与第一导电柱层230A的第一表面232A上。
其中，第一导电柱层230A可应用电镀(Electrolytic Plating)技术、无电镀(Electroless Plating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成，但不以此为限。而第一导电柱层230A的第一表面232A与第二表面234A可以为图案化导线层，其包括至少一导线或至少一晶片座，且第一导电柱层230A的材质可以为金属，例如是铜。
在一实施例中，第一铸模化合物层220A系应用转注成型(Transfer Molding)以顶表注入成型(Top Molding)、压缩成型(Compression Molding)、射出成型(InjectionMolding)或直空压合铸模成型的封装技术所形成，第一铸模化合物层220A的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的铸模化合物，在高温和高压下，以液体状态部份包覆或全部包覆第一导电柱层230A，其固化后形成第一铸模化合物层220A。第一铸模化合物层220A也可包括适当的填充剂，例如是粉状的二氧化硅。
其中，形成第一铸模化合物层220A的步骤可包括：提供一铸模化合物，其中铸模化合物具有树脂及粉状的二氧化硅。加热铸模化合物至液体状态。注入呈液态的铸模化合物于金属承载板(未图示)上，铸模化合物在高温和高压下部份包覆或全部包覆第一导电柱层230A。固化铸模化合物，使铸模化合物形成第一铸模化合物层220A，但形成第一铸模化合物层220A的步骤并不以此为限。
步骤S2104，提供一第二封装模块200B，其具有一第二铸模化合物层220B、一第二导电柱层230B及一第二内接元件240B。第二导电柱层230B具有相对的第一表面232B与第二表面234B且嵌设于第二铸模化合物层220B中。第二内接元件240B电性连结于第二导电柱层230B且嵌设于第二铸模化合物层220B中。
其中，第二导电柱层230B可应用电镀(Electrolytic Plating)技术、无电镀(Electroless Plating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成，但不以此为限。而第二导电柱层230B的第一表面232B与第二表面234B可以为图案化导线层，其包括至少一导线或至少一晶片座，且第二导电柱层230B的材质可以为金属，例如是铜。
在一实施例中，第二铸模化合物层220B系应用转注成型(Transfer Molding)以顶表注入成型(Top Molding)、压缩成型(Compression Molding)、射出成型(InjectionMolding)或直空压合铸模成型的封装技术所形成，第二铸模化合物层220B的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的铸模化合物，在高温和高压下，以液体状态部份包覆或全部包覆第二导电柱层230B，其固化后形成第二铸模化合物层220B。第二铸模化合物层220B也可包括适当的填充剂，例如是粉状的二氧化硅。
其中，形成第二铸模化合物层220B的步骤可包括：提供一铸模化合物，其中铸模化合物具有树脂及粉状的二氧化硅。加热铸模化合物至液体状态。注入呈液态的铸模化合物于金属承载板(未图示)上，铸模化合物在高温和高压下部份包覆或全部包覆第二导电柱层230B。固化铸模化合物，使铸模化合物形成第二铸模化合物层220B，但形成第二铸模化合物层220B的步骤并不以此为限。
步骤S2106，提供复数个导电元件210连结于第一封装模块200A的第一导电柱层230A的第二表面234A与第二封装模块200B的第二导电柱层230B的第一表面232B之间。其中，导电元件210的材质可以为金属，例如是铜。在一实施例中，第一导电柱层230A的第二表面234A与第二导电柱层230B的第二表面234B也可被蚀刻而形成圆弧形的凹面使其具有方便固定该复数个导电元件210的效果，但不以此为限。综上所述，本发明的封装装置及其制作方法系使用铸模化合物层作为无核心基板的主体材料，并于预封包互连系统制作中顺势将内接元件内埋于无核心基板中而形成一封装模块，其可利用预封包互连系统取代传统的玻璃纤维基板，之后再将多个封装模块堆叠互联互连导通封装而形成一多晶片封装。
因此，本发明可改善传统的玻璃纤维基板互连导通封装结构的如下缺点：(1)使用玻璃纤维材质作为基板的成本过于昂贵。(2)将玻璃纤维基板薄型化易产生翘曲变形。(3)固有基材内含有玻璃纤维材质会造成雷射钻孔的加工难度较高，无法满足细线路要求，进而布线较为麻烦，而反复利用雷射钻孔技术来形成雷射盲埋孔的叠层结构，其复数次雷射钻孔加工时间较长且制程复杂。(4)也须使用雷射钻孔技术在铸模化合物层上形成互连导通通道，以使复数个封装结构作电性连结封装，故整体封装制程的成本较高。本发明可节省整体封装制程成本，并可大幅缩小封装装置的体积及厚度，以达成轻薄短小的可携式电子产品需求，内接元件内埋之后，整体线路路径缩短，将有利高速信号传递、降低杂讯与降低耗电量，进而提升三维封装(Three Dimension Package)技术的可靠度。
此外，本发明又设计多种电性连接的凹槽封装结构，其具有如下优点：(1)防止该复数个导电元件往铸模化合物层外侧的水平方向移动的现象产生，故可避免各导电柱层之间的桥接短路发生。(2)防止该复数个导电元件往铸模化合物层外侧的下方移动的现象产生，故可避免各导电柱层之间的桥接短路发生。(3)导电柱层的表面也可被蚀刻而形成圆弧形的凹面使其具有方便固定该复数个导电元件的效果，进而提升球栅阵列开口的解析度，进而提升后后段多层堆叠封装制程的可靠度。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化或等效，但都将落入本发明的保护范围之内。

Claims (72)

1.一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，为单一材质实心柱体，其具有面对一第一方向的第一表面与面对一第二方向的第二表面，该第二方向与该第一方向相反，且该第一导电柱层嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，为单一材质实心柱体，其具有面对该第二方向的第三表面与面对该第一方向的第四表面，且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第二表面与该第四表面之间；
其中，该第一导电柱层的第二表面不突出于该第一铸模化合物层，该第二导电柱层的第四表面不突出于该第二铸模化合物层；
其中，该第一导电柱层的第二表面及该第二导电柱层的第四表面是形成圆弧形凹面。
2.根据权利要求1所述的封装装置，其特征在于：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第三表面上。
3.根据权利要求1所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
4.根据权利要求2所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
5.根据权利要求1所述的封装装置，其特征在于：该第一铸模化合物层完全包覆该第二表面侧的表壁，该第二铸模化合物层完全包覆该第四表面侧的表壁。
6.根据权利要求1所述的封装装置，其特征在于：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。
7.根据权利要求1所述的封装装置，其特征在于：该第二表面与该第四表面包括至少一导线或至少一晶片座。
8.根据权利要求1所述的封装装置，其特征在于：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
9.根据权利要求1所述的封装装置，其特征在于：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
10.一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，为单一材质实心柱体，其具有面对一第一方向的第一表面与面对一第二方向的第二表面，该第二方向与该第一方向相反，且该第一导电柱层嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，为单一材质实心柱体，其具有面对该第二方向的第三表面与面对该第一方向的第四表面，且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第二表面与该第四表面之间；
其中，该第二表面不突出于该第一铸模化合物层，该第四表面突出于该第二铸模化合物层；
其中，该第一导电柱层的第二表面及该第二导电柱层的第四表面是形成圆弧形凹面。
11.根据权利要求10所述的封装装置，其特征在于：该第一铸模化合物层完全包覆该第二表面侧的表壁，该第二铸模化合物层部份包覆该第四表面侧的表壁。
12.根据权利要求10所述的封装装置，其特征在于：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第三表面上。
13.根据权利要求10所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
14.根据权利要求12所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
15.根据权利要求10所述的封装装置，其特征在于：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。
16.根据权利要求10所述的封装装置，其特征在于：该第二表面与该第四表面包括至少一导线或至少一晶片座。
17.根据权利要求10所述的封装装置，其特征在于：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
18.根据权利要求10所述的封装装置，其特征在于：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
19.一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，为单一材质实心柱体，其具有面对一第一方向的第一表面与面对一第二方向的第二表面，该第二方向与该第一方向相反，且该第一导电柱层嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，为单一材质实心柱体，其具有面对该第二方向的第三表面与面对该第一方向的第四表面，且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第二表面与该第四表面之间；
其中，该第二表面突出于该第一铸模化合物层，该第四表面不突出于该第二铸模化合物层；
其中，该第一导电柱层的第二表面及该第二导电柱层的第四表面是形成圆弧形凹面。
20.根据权利要求19所述的封装装置，其特征在于：该第一铸模化合物层部份包覆该第二表面侧的表壁，该第二铸模化合物层完全包覆该第四表面侧的表壁。
21.根据权利要求19所述的封装装置，其特征在于：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第三表面上。
22.根据权利要求19所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
23.根据权利要求21所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
24.根据权利要求19所述的封装装置，其特征在于：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。
25.根据权利要求19所述的封装装置，其特征在于：该第二表面与该第四表面包括至少一导线或至少一晶片座。
26.根据权利要求19所述的封装装置，其特征在于：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
27.根据权利要求19所述的封装装置，其特征在于：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
28.一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，为单一材质实心柱体，其具有面对一第一方向的第一表面与面对一第二方向的第二表面，该第二方向与该第一方向相反，且该第一导电柱层嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，为单一材质实心柱体，其具有面对该第二方向的第三表面与面对该第一方向的第四表面，且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第二表面与该第四表面之间；
其中，该第二表面突出于该第一铸模化合物层，该第四表面突出于该第二铸模化合物层；
其中，该第一导电柱层的第二表面及该第二导电柱层的第四表面是形成圆弧形凹面。
29.根据权利要求28所述的封装装置，其特征在于：该第一铸模化合物层部份包覆该第二表面，该第二铸模化合物层部份包覆该第四表面侧的表壁。
30.根据权利要求28所述的封装装置，其特征在于：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第三表面上。
31.根据权利要求28所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
32.根据权利要求30所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
33.根据权利要求28所述的封装装置，其特征在于：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。
34.根据权利要求28所述的封装装置，其特征在于：该第二表面与该第四表面包括至少一导线或至少一晶片座。
35.根据权利要求28所述的封装装置，其特征在于：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
36.根据权利要求28所述的封装装置，其特征在于：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
37.一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，为单一材质实心柱体，其具有面对一第一方向的第一表面与面对一第二方向的第二表面，该第二方向与该第一方向相反，且该第一导电柱层嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，为单一材质实心柱体，其具有面对该第一方向的第三表面与面对该第二方向的第四表面，且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第二表面与该第三表面之间；
其中，该第二表面不突出于该第一铸模化合物层，该第四表面不突出于该第二铸模化合物层；
其中，该第一导电柱层的第二表面及该第二导电柱层的第四表面是形成圆弧形凹面。
38.根据权利要求37所述的封装装置，其特征在于：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第三表面上。
39.根据权利要求37所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
40.根据权利要求38所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
41.根据权利要求37所述的封装装置，其特征在于：该第一铸模化合物层完全包覆该第二表面侧的表壁，该第二铸模化合物层完全包覆该第四表面侧的表壁。
42.根据权利要求37所述的封装装置，其特征在于：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。
43.根据权利要求37所述的封装装置，其特征在于：该第二表面与该第四表面包括至少一导线或至少一晶片座。
44.根据权利要求37所述的封装装置，其特征在于：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
45.根据权利要求37所述的封装装置，其特征在于：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
46.一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，为单一材质实心柱体，其具有面对一第一方向的第一表面与面对一第二方向的第二表面，该第二方向与该第一方向相反，且该第一导电柱层嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，为单一材质实心柱体，其具有面对该第一方向的第三表面与面对该第二方向的第四表面，且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第二表面与该第三表面之间；
其中，该第二表面不突出于该第一铸模化合物层，该第四表面突出于该第二铸模化合物层；
其中，该第一导电柱层的第二表面及该第二导电柱层的第四表面是形成圆弧形凹面。
47.根据权利要求46所述的封装装置，其特征在于：该第一铸模化合物层完全包覆该第二表面侧的表壁，该第二铸模化合物层部份包覆该第四表面侧的表壁。
48.根据权利要求46所述的封装装置，其特征在于：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第三表面上。
49.根据权利要求46所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
50.根据权利要求47所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
51.根据权利要求46所述的封装装置，其特征在于：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。
52.根据权利要求46所述的封装装置，其特征在于：该第二表面与该第四表面包括至少一导线或至少一晶片座。
53.根据权利要求46所述的封装装置，其特征在于：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
54.根据权利要求46所述的封装装置，其特征在于：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
55.一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，为单一材质实心柱体，其具有面对一第一方向的第一表面与面对一第二方向的第二表面，该第二方向与该第一方向相反，且该第一导电柱层嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，为单一材质实心柱体，其具有面对该第一方向的第三表面与面对该第二方向的第四表面，且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第二表面与该第三表面之间；
其中，该第二表面突出于该第一铸模化合物层，该第四表面不突出于该第二铸模化合物层；
其中，该第一导电柱层的第二表面及该第二导电柱层的第四表面是形成圆弧形凹面。
56.根据权利要求55所述的封装装置，其特征在于：该第一铸模化合物层部份包覆该第二表面侧的表壁，该第二铸模化合物层完全包覆该第四表面侧的表壁。
57.根据权利要求55所述的封装装置，其特征在于：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第三表面上。
58.根据权利要求55所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
59.根据权利要求56所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
60.根据权利要求55所述的封装装置，其特征在于：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。
61.根据权利要求55所述的封装装置，其特征在于：该第二表面与该第四表面包括至少一导线或至少一晶片座。
62.根据权利要求55所述的封装装置，其特征在于：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
63.根据权利要求55所述的封装装置，其特征在于：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
64.一种封装装置，其特征在于，其包括：
一第一封装模块，其具有：
一第一铸模化合物层；
一第一导电柱层，为单一材质实心柱体，其具有面对一第一方向的第一表面与面对一第二方向的第二表面，该第二方向与该第一方向相反，且该第一导电柱层嵌设于该第一铸模化合物层中；
一第一内接元件，其电性连结于该第一导电柱层且嵌设于该第一铸模化合物层中；及
一第一保护层，其设置于该第一铸模化合物层与该第一表面上；
一第二封装模块，其具有：
一第二铸模化合物层；
一第二导电柱层，为单一材质实心柱体，其具有面对该第一方向的第三表面与面对该第二方向的第四表面，且嵌设于该第二铸模化合物层中；及
一第二内接元件，其电性连结于该第二导电柱层且嵌设于该第二铸模化合物层中；以及
复数个导电元件，其设置于该第二表面与该第三表面之间；
其中，该第二表面突出于该第一铸模化合物层，该第四表面突出于该第二铸模化合物层；
其中，该第一导电柱层的第二表面及该第二导电柱层的第四表面是形成圆弧形凹面。
65.根据权利要求64所述的封装装置，其特征在于：该第一铸模化合物层部份包覆该第二表面，该第二铸模化合物层部份包覆该第四表面侧的表壁。
66.根据权利要求64所述的封装装置，其特征在于：该第二封装模块还包括一第二保护层，该第二保护层设置于该第二铸模化合物层与该第三表面上。
67.根据权利要求65所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
68.根据权利要求64所述的封装装置，其特征在于：还包括一第一粘着层，该第一粘着层设置于该第一铸模化合物层与该第二铸模化合物层之间，其中该复数个导电元件嵌设于该第一粘着层中。
69.根据权利要求64所述的封装装置，其特征在于：该第一铸模化合物层与该第二铸模化合物层是一晶片封装用的铸模化合物(Molding Compound)材质，其具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。
70.根据权利要求64所述的封装装置，其特征在于：该第二表面与该第四表面包括至少一导线或至少一晶片座。
71.根据权利要求64所述的封装装置，其特征在于：该第一内接元件系以打线封装或凸块封装电性连结于该第一导电柱层，该第二内接元件系以打线封装或凸块封装电性连结于该第二导电柱层。
72.根据权利要求64所述的封装装置，其特征在于：该第一内接元件与该第二内接元件是一主动元件、一被动元件或一半导体晶片。
CN201410673281.7A 2014-10-09 2014-11-20 封装装置及其制作方法 Active CN105489585B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103135225 2014-10-09
TW103135225A TWI591796B (zh) 2014-10-09 2014-10-09 封裝裝置及其製作方法

Publications (2)

Publication Number Publication Date
CN105489585A CN105489585A (zh) 2016-04-13
CN105489585B true CN105489585B (zh) 2020-03-10

Family

ID=55676474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410673281.7A Active CN105489585B (zh) 2014-10-09 2014-11-20 封装装置及其制作方法

Country Status (3)

Country Link
US (1) US9589935B2 (zh)
CN (1) CN105489585B (zh)
TW (1) TWI591796B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084594A1 (en) * 2015-09-20 2017-03-23 Qualcomm Incorporated Embedding die technology
TWI798647B (zh) * 2021-02-23 2023-04-11 華泰電子股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339927A (zh) * 2007-07-02 2009-01-07 英飞凌科技股份有限公司 半导体器件
CN102169845A (zh) * 2011-02-22 2011-08-31 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421210B2 (en) * 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
CN102915982B (zh) * 2012-11-08 2015-03-11 南通富士通微电子股份有限公司 半导体器件
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9633934B2 (en) * 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339927A (zh) * 2007-07-02 2009-01-07 英飞凌科技股份有限公司 半导体器件
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
CN102169845A (zh) * 2011-02-22 2011-08-31 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法

Also Published As

Publication number Publication date
TW201614795A (en) 2016-04-16
US20160163677A1 (en) 2016-06-09
US9589935B2 (en) 2017-03-07
TWI591796B (zh) 2017-07-11
CN105489585A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
JP5043743B2 (ja) 半導体装置の製造方法
US8884429B2 (en) Package structure having embedded electronic component and fabrication method thereof
US20160190107A1 (en) Chip package-in-package
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
US8241968B2 (en) Printed circuit board (PCB) including a wire pattern, semiconductor package including the PCB, electrical and electronic apparatus including the semiconductor package, method of fabricating the PCB, and method of fabricating the semiconductor package
US20130186676A1 (en) Methods and Apparatus for a Substrate Core Layer
US20190279925A1 (en) Semiconductor package structure and method of making the same
US20130093075A1 (en) Semiconductor Device Package and Method
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
TWI652787B (zh) 電子封裝件及其製法
CN102903691A (zh) 半导体器件、封装方法和结构
KR101892903B1 (ko) 팬-아웃 반도체 패키지
WO2019007082A1 (zh) 一种芯片封装方法
TWI721995B (zh) 具有中介支撐構造機構的積體電路封裝系統及其製造的方法
CN105489585B (zh) 封装装置及其制作方法
CN109427725B (zh) 中介基板及其制法
TW202303881A (zh) 電子封裝件及其製法
TWI631684B (zh) 中介基板及其製法
KR20120091694A (ko) 반도체 패키지
US11417581B2 (en) Package structure
CN106469706B (zh) 电子封装件及其制法
CN105810659A (zh) 封装装置及其制作方法
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
US9401345B2 (en) Semiconductor device package with organic interposer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180322

Address after: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Applicant after: Phoenix pioneer Limited by Share Ltd

Address before: Hsinchu County, Taiwan, China

Applicant before: Persistent strength or power Science and Technology Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200709

Address after: Hsinchu County, Taiwan, China

Patentee after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Patentee before: PHOENIX & Corp.

TR01 Transfer of patent right