CN113053866A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN113053866A
CN113053866A CN202011629038.7A CN202011629038A CN113053866A CN 113053866 A CN113053866 A CN 113053866A CN 202011629038 A CN202011629038 A CN 202011629038A CN 113053866 A CN113053866 A CN 113053866A
Authority
CN
China
Prior art keywords
conductive
encapsulant
module
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011629038.7A
Other languages
English (en)
Inventor
庄博尧
周孟纬
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/899,980 external-priority patent/US11901307B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113053866A publication Critical patent/CN113053866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供了半导体器件及其制造方法。在实施例中，导电连接件用于在衬底和上面的屏蔽件之间提供电连接。导电连接件放置在衬底上并且用密封剂密封。一旦被密封，就形成穿过密封剂的开口以暴露导电连接件的部分。穿过密封剂沉积屏蔽件以与导电连接件电连接。

Description

半导体器件及其制造方法
技术领域
本发明的实施例涉及半导体器件及其制造方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了快速的增长。在大多数情况下，集成密度的提高来自最小部件尺寸的反复减小(例如，朝着20nm以下节点缩小半导体工艺节点)，这允许将更多的组件集成到给定区域中。随着近来对小型化、更高速度和更大带宽以及更低功耗和延迟的需求增长，对半导体管芯的更小且更具创造性的封装技术的需求增长。
随着半导体技术的进一步发展，接合的半导体器件已经作为进一步减小半导体器件的物理尺寸的有效替代出现。在这样的器件中，诸如逻辑、存储器、处理器电路等的有源电路至少部分地制造在单独的衬底上，然后电连接在一起以形成功能器件。这样的连接工艺利用复杂的技术，并且期望改进。
发明内容
本发明的实施例提供了一种半导体器件，包括：再分布衬底；多个模块，位于所述再分布衬底的第一侧上，所述多个模块通过所述再分布衬底互连；导电连接件，位于所述再分布衬底的所述第一侧上；和密封剂，密封所述导电连接件和所述多个模块，所述密封剂在所述导电连接件的第二侧上方延伸，所述第二侧面向远离所述再分布衬底；以及屏蔽件，延伸穿过所述密封剂以与所述导电连接件物理接触。
本发明的另一实施例提供了一种半导体器件，包括：导电连接件，所述导电连接件具有第一高度；再分布衬底，与所述导电连接件电连接；密封剂，位于所述再分布衬底上方，所述密封剂远离所述再分布衬底延伸大于所述第一高度的第一距离；第一模块，嵌入所述密封剂中并且电连接至所述再分布衬底，所述第一模块具有小于所述第一距离的第二高度；第二模块，嵌入所述密封剂中；以及屏蔽件，延伸穿过所述密封剂以与所述导电连接件物理接触，并且还沿着所述密封剂的顶面延伸以位于所述第一模块和所述第二模块上方。
本发明的又一实施例提供了一种制造半导体器件的方法，所述方法包括：将多个模块放置在衬底上；在所述衬底上沉积导电连接件；用密封剂密封所述导电连接件和所述多个模块；形成穿过所述密封剂的开口以暴露所述导电连接件的至少部分；以及在所述密封剂上方和所述开口中沉积屏蔽层，以与所述导电连接件电连接。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的导电连接件的放置。
图2示出了根据一些实施例的密封工艺。
图3示出了根据一些实施例的用于激光工艺的密封剂的放置。
图4示出了根据一些实施例的穿过密封剂的开口的形成。
图5A至图5B示出了根据一些实施例的屏蔽件的沉积。
图6示出了根据一些实施例的晶种层的沉积。
图7示出了根据一些实施例的光刻胶层的沉积和图案化。
图8示出了根据一些实施例的具有晶种层的导电连接件的形成。
图9示出了根据一些实施例的光刻胶的去除。
图10示出了根据一些实施例的密封工艺。
图11示出了根据一些实施例的开口的形成。
图12示出了根据一些实施例的屏蔽件的沉积。
具体实施方式
以下公开提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
现在关于为集成电路封装件提供EMI屏蔽的特定实施例来描述实施例。然而，实施例可以以多种方式实现，并且不旨在限于本文描述的精确实施例。
现在参考图1，示出了第一衬底101，在第一衬底101上附接了第一模块107、第二模块109、第三模块111和第四模块113。在实施例中，第一衬底101可以是中介层衬底，诸如有机衬底、陶瓷衬底、硅衬底等。
在准备附接模块(例如，第一模块107、第二模块109、第三模块111和第四模块113)时，可以根据适用的制造工艺来处理第一衬底101以在第一衬底101中形成再分布结构。例如，第一衬底101包括衬底芯102。衬底芯102可以由玻璃纤维、树脂、填料、其他材料和/或它们的组合形成。衬底芯102可以由有机和/或无机材料形成。在一些实施例中，衬底芯102包括嵌入在内部的一个或多个无源组件(未示出)。在另一个实施例中，衬底芯102可以包括其他材料或组件。
形成穿过衬底芯102延伸的导电通孔104。在一些实施例中，导电通孔104包括诸如铜、铜合金或其他导体的导电材料，并且可以包括阻挡层、衬垫、晶种层和/或填充材料。导电通孔104提供从衬底芯102的一侧到衬底芯102的另一侧的垂直电连接。例如，一些导电通孔104耦合在衬底芯102的一侧处的导电部件和衬底芯102的相对侧处的导电部件之间。例如，可以使用钻孔工艺、光刻技术、激光工艺或其他方法形成用于导电通孔104的孔，然后用导电材料填充导电通孔104的孔。在一些实施例中，导电通孔104是中空的导电通孔，中空的导电通孔的中心填充有绝缘材料。
一旦形成了导电通孔104，则在衬底芯102的相对侧上形成再分布结构106A和106B。再分布结构106A和106B通过导电通孔104电耦合，并且扇出电信号。再分布结构106A和106B的每个包括介电层和金属化图案。每个相应的金属化图案具有位于相应的介电层的主表面上并且沿着相应的介电层的主表面延伸的线部分，并且具有延伸穿过相应的介电层的通孔部分。
在另一个实施例中，第一衬底101可以是第一再分布层，而不是中介层衬底。在实施例中，第一再分布层包括嵌入一系列介电层(诸如三或四个介电层)内的一系列导电层(诸如两个或三个导电层)，导电层不仅用于提供信号的导电路由，而且也可以用于提供诸如集成电感器或电容器的结构。在实施例中，一系列介电层中的第一个形成在例如支撑衬底(图1中未单独示出)上，并且一系列介电层中的第一个可以是诸如聚苯并恶唑(PBO)的材料，但是可以利用任何合适的材料，诸如聚酰亚胺或聚酰亚胺衍生物。例如，可以使用例如旋涂工艺来放置一系列介电层中的第一个，但是可以使用任何合适的方法。
在形成一系列介电层中的第一个之后，可以通过去除一系列介电层中的第一个的部分来形成穿过该一系列介电层中的第一个的开口。可以使用合适的光刻掩模和蚀刻工艺来形成开口，但是可以使用任何合适的工艺来图案化一系列介电层中的第一个。
一旦已经形成和图案化一系列介电层中的第一个，就在一系列介电层中的第一个上方并且穿过形成在一系列介电层中的第一个内的开口形成一系列导电层中的第一个。在实施例中，可以通过首先通过诸如CVD或溅射的合适的形成工艺形成钛铜合金的晶种层来形成一系列导电层中的第一个。然后可以形成光刻胶以覆盖晶种层，然后可以图案化光刻胶以暴露晶种层的期望定位一系列导电层中的第一个的那些部分。
一旦光刻胶已经形成和图案化光刻胶，就可以通过诸如镀的沉积工艺在晶种层上形成诸如铜的导电材料。导电材料可以形成为具有约1μm至约10μm之间的厚度，诸如约5μm。然而，虽然所讨论的材料和方法适合于形成导电材料，但是这些材料仅是示例性的。任何其他合适的材料(诸如AlCu或Au)以及任何其他合适的形成工艺(诸如CVD或PVD)可以用于形成一系列导电层中的第一个。一旦形成导电材料，就可以通过诸如灰化的合适的去除工艺来去除光刻胶。另外，在去除光刻胶之后，可以通过例如使用导电材料作为掩模的合适的蚀刻工艺来去除晶种层的被光刻胶覆盖的那些部分。
一旦形成了一系列导电层中的第一个，就可以通过重复与该一系列介电层中的第一个和一系列导电层中的第一个类似的步骤来形成一系列介电层中的第二个和一系列导电层中的第二个。可以根据需要重复这些步骤，以将一系列导电层中的每个电连接至下面的一系列导电层中的一个，并且可以根据需要重复多次，直到形成一系列导电层中的最上一个和一系列介电层中的最上一个。在实施例中，可以继续进行一系列导电层和一系列介电层的沉积和图案化，直到第一再分布层具有期望数量的层，但是可以利用用任何适当数量的单独层。
此外，在又另一实施例中，代替在支撑衬底上方形成包括一系列导电层和一系列介电层的第一衬底101，将一系列导电层和一系列介电层形成在半导体晶圆上方。在这样的实施例中，晶圆可以包括有源和无源器件以提供期望的功能，以及多个金属化层以互连各种有源和无源器件。一旦已经形成金属化层，就可以形成通过例如接触焊盘与多个金属化层电连接的一系列导电层和一系列介电层。
一旦形成第一衬底101，则将第一模块107、第二模块109、第三模块111和第四模块113附接至第一衬底101。在实施例中，选择和/或设计第一模块107、第二模块109、第三模块111和第四模块113的每个，以便与模块的剩余部分一起工作，以获得期望的功能。例如，在一些实施例中，第一模块107、第二模块109、第三模块111和第四模块113的每个可以独立地是诸如片上系统(SoC)模块、多层陶瓷电容器(MLCC)模块、动态随机存取存储器(DRAM)模块、集成无源器件模块等的模块。然而，可以利用具有任何期望功能的任何合适的模块。
在非常特定的实施例中，第一模块107可以是片上系统模块。在这样的实施例中，第一模块107可以是例如逻辑器件、中央处理单元(CPU)、输入/输出管芯、电源管理集成电路、混合信号集成电路、这些的组合等，并且可以具有在约30μm至约800μm之间的第一高度H1。然而，可以利用任何合适的功能和任何合适的高度。
在该同一实施例中，第二模块109可以是无源模块，无源模块包括诸如电阻器、电感器、电容器、跳线、这些的组合等的无源器件。在特定实施例中，第二模块109是电容器，诸如多层陶瓷电容器(MLCC)，并且可以具有在约50μm与约1000μm之间的第二高度H2。然而，可以利用任何合适的无源器件。
继续该实施例，第三模块111可以是另一片上系统模块。在实施例中，第三模块111可以类似于第一模块107，但是配置为与第一模块107一起起作用，并且可以具有在约30μm和约800μm之间的第三高度H3。然而，可以利用任何合适的功能。
第四模块113可以是类似于第二模块109的无源器件。例如，第四模块113可以是诸如集成电容器的集成无源器件，并且可以具有在约50μm和约1000μm之间的第四高度H4。然而，可以利用任何合适的功能。
第一模块107、第二模块109、第三模块111和第四模块113中的每个通过第一外部连接件115连接至第一衬底101。在实施例中，第一模块107、第二模块109、第三模块111和第四模块113的每个可以包括第一外部连接件115，在一些实施例中，该第一外部连接件115是球栅阵列(BGA)，BGA包括诸如焊料的共晶材料，但是可以使用任何合适的材料。
在第一外部连接件115是焊料凸块的实施例中，第一外部连接件115可以使用落球法(诸如直接落球工艺)形成。在另一实施例中，可以通过首先通过诸如蒸发、电镀、印刷、焊料转移的任何合适方法形成锡层，以及然后执行回流以将材料成形为具有在约20μm至约200μm之间的高度的期望的凸块形状来形成焊料凸块。然而，可以使用任何合适的尺寸。
一旦已经(在模块和/或第一衬底101中的一个或两个上)形成第一外部连接件115，则第一模块107、第二模块109、第三模块111和第四模块113中的每个放置为与第一衬底101的相应导电部分接触。在实施例中，使用例如拾取和放置工艺，第一模块107、第二模块109、第三模块111和第四模块113的每个可以放置为与第一衬底101物理接触。然而，可以利用任何合适的工艺来使第一模块107、第二模块109、第三模块111和第四模块113与第一衬底101物理和电接触。
一旦第一模块107、第二模块109、第三模块111和第四模块113已经放置为接触，就执行接合。例如，在第一外部连接件115是焊料凸块的实施例中，接合工艺可以包括回流工艺，由此第一外部连接件115的温度升高到第一外部连接件115将液化并流动的点，从而一旦第一外部连接件115重新固化，就接合第一模块107、第二模块109、第三模块111和第四模块113中的每个。
然而，虽然已经描述了作为接合方法的作为焊料凸块的第一外部连接件115的特定实施例，但这仅是示例性的，而不旨在是限制性的。相反，可以使用任何合适类型的外部连接件，诸如导电柱和/或任何其他适当类型的接合，诸如熔融接合、混合接合或金属对金属接合。这些以及所有这些类型和方法可以用于将第一模块107、第二模块109、第三模块111和第四模块113连接至第一衬底101。
图1另外示出了导电立方体117或导电柱在第一衬底101上的放置，以便提供电连接以完成到屏蔽件501的顶侧接地(图1中未示出，但是在下面关于图5A进一步示出和描述)。在实施例中，导电立方体117可以是一种或多种导电材料，诸如铜、银、铝、钛或不锈钢，但是可以使用任何合适的导电材料，。
另外，可以调整导电立方体117的尺寸以在第一衬底101和屏蔽件501之间提供合适的连接。这样，在一些实施例中，导电立方体117可以具有在约50μm和约500μm之间的第一宽度W1，并且可以具有约50μm和约500μm之间的第一长度(在图1中不可见，因为第一长度延伸进和延伸出图的平面)。然而，可以利用任何合适的尺寸，诸如100μm。
导电立方体117可以另外具有第五高度H5，第五高度H5允许随后的去除工艺在密封工艺之后暴露导电立方体117(在图1中未示出，但是在下面关于图2示出和描述)。在一些实施例中，导电立方体117可以具有在约50μm和约500μm之间的第五高度H5。然而，可以利用任何合适的高度，诸如100μm。
为了将导电立方体117接合至第一衬底101，可以利用第二外部连接件119。在该实施例中，第二外部连接件119可以是焊接材料，诸如焊膏或氧焊保护剂(OSP)，但是可以利用任何合适的材料。在实施例中，可以使用模版印刷方法、喷射印刷方法或注射器来施加第二外部连接件119，但是可以利用任何适当的施加方法，然后进行回流。
一旦(在导电立方体117和/或第一衬底101中的一个或两个上)形成第二外部连接件119，就将导电立方体117放置为与第一衬底101的相应导电部分接触。在实施例中，可以使用例如拾取和放置工艺将导电立方体117中的每个放置为与第二外部连接件119物理接触。然而，可以利用任何合适的工艺来将导电立方体117放置为与第一衬底101电接触。
一旦已经将导电立方体117放置为接触，就执行接合。例如，在第二外部连接件119是焊膏的实施例中，接合工艺可以包括回流工艺，由此第二外部连接件119的温度升高到第二外部连接件119将液化并流动的点，从而一旦第二外部连接件119重新固化，就将导电立方体117和第一衬底接合。
图2示出了导电立方体117、第一模块107、第二模块109、第三模块111和第四模块113的密封。该密封可以在模制器件中执行，该模制器件可以包括顶部模制部分和可与顶部模制部分分离的底部模制部分。当顶部模制部分降低至与底部模制部分相邻时，可以形成用于第一衬底101、导电立方体117和第一模块107、第二模块109、第三模块111和第四模块113的模制腔。
在密封工艺期间，可以将顶部模制部分与底部模制部分相邻放置，从而将第一衬底101、导电立方体117和第一模块107、第二模块109、第三模块111和第四模块113封闭在模制腔内。一旦被封闭，顶部模制部分和底部模制部分可以形成气密密封，以便控制气体从模制腔的流入和流出。一旦密封，就可以将密封剂201放置在模制腔内。
密封剂201可以是环氧树脂或模塑料树脂，诸如聚酰亚胺、聚苯硫醚(PPS)、聚醚醚酮(PEEK)、聚醚砜(PES)、耐热结晶树脂、这些的组合等。密封剂201可以在顶部模制部分和底部模制部分对准之前被放置在模制腔内，或者可以使用压缩模制、传递模制等通过注入端口注入到模制腔中。
一旦将密封剂201放置在模制腔中，使得密封剂201密封第一衬底101、导电立方体117和第一模块107、第二模块109、第三模块111和第四模块113，可以固化密封剂201以便硬化密封剂201以获得最佳保护。虽然确切的固化工艺至少部分取决于为密封剂201选择的特定材料，但是在选择模塑料作为密封剂201的实施例中，固化可以通过诸如将密封剂201加热到约100℃和约200℃之间(诸如约125℃)持续约60秒至约3000秒，诸如约600秒。另外，引发剂和/或催化剂可以包括在密封剂201内以更好地控制固化工艺。
然而，如本领域普通技术人员将认识到的，上述固化工艺仅是示例性工艺，并不旨在限制当前的实施例。也可以使用其他固化工艺，诸如辐射或甚至允许密封剂201在环境温度下硬化。可以使用任何合适的固化工艺，并且所有这样的工艺完全旨在包括在本文所讨论的实施例的范围内。
在实施例中，密封剂201可以放置为具有第六高度H6，该第六高度H6大于第一高度H1、第二高度H2、第三高度H3、第四高度H4和第五高度H5。这样，第六高度H6无需研磨就足以保护导电立方体117、第一模块107、第二模块109、第三模块111和第四模块113中的每个，同时仍然足够薄以使导电立方体117可以在随后的工艺步骤中暴露而无需研磨密封剂201。这样，在一些实施例中，第六高度H6可以在约100μm和约1000μm之间。
另外，密封剂201可以形成为具有第二宽度W2，该第二宽度W2大于导电立方体117的第一宽度W1，并且也足以覆盖导电立方体117、第一模块107、第二组件109、第三组件111和第四组件113中的每个。在一些实施例中，第二宽度W2可以在约3mm至约80mm之间。然而，可以利用任何合适的尺寸。
图3示出了利用激光器301将第一衬底101以及因此密封剂201放置到处理系统中。在实施例中，利用激光器形成穿过密封剂201的第一开口401(图3中未示出，但是下面关于图4示出和描述)，以暴露导电立方体117。在实施例中，第一衬底101和激光器301可以定位成使得激光以关于密封剂201的法线约0度(例如，垂直于密封剂201)至约85度的钻孔角引向密封剂201。另外，可以将激光器301设置为具有约1W至约100W之间的激光钻孔功率。然而，可以设置任何合适的参数。
图4示出了由激光钻孔工艺形成的第一开口401。在实施例中，第一开口401延伸穿过密封剂201以暴露导电立方体117。在特定实施例中，第一开口401可以形成为具有小于导电立方体117的第一宽度W1的第三宽度W3(例如，W3/W1＜1)，诸如介于约0.1与约0.9之间。另外，第一开口401延伸穿过密封剂201的第一深度D1在约10μm至约1950μm之间。然而，可以利用任何合适的尺寸。
还可以形成第一开口401，以确保用于形成屏蔽件501(图4中未示出，但是下面关于图5A进一步示出和描述)的后续沉积工艺在第一开口401内具有足够的覆盖范围。例如，在使用诸如溅射的物理气相沉积工艺形成屏蔽件501的实施例中，第一开口401的第三宽度W3与第一开口401的第一深度D1的比率可以在约4.5和约0.3之间。然而，可以利用任何合适的比率。
此外，虽然已经使用激光钻孔工艺来描述形成第一开口401的一个特定实施例，但这旨在是示例性的，而不旨在是限制性的。相反，可以利用形成第一开口401的任何合适的方法，诸如通过利用光刻掩蔽和蚀刻工艺。所有这样的方法完全旨在包括在实施例的范围内。
图5A示出了在密封剂201上方以及沿着密封剂201的侧壁形成屏蔽件501，屏蔽件501还延伸穿过密封剂201以与导电立方体117进行物理和电连接。在实施例中，屏蔽件501可以是包括第一导电材料、第二导电材料和第三导电材料的三层屏蔽件。然而，可以利用任何合适数量的层，诸如单层材料或四层或更多层材料。
在实施例中，第一导电材料可以是诸如不锈钢、铜、钛、铂、镍、银、这些的组合等的导电材料。可以使用诸如物理气相沉积(例如，溅射)、化学气相沉积、这些的组合等的方法将不锈钢沉积至约0.01μm至约10μm的厚度。然而，可以利用任何合适的材料、厚度和沉积方法。
第二导电材料可以形成在第一导电材料上方并且可以包括与第一导电材料不同的材料，诸如铜、不锈钢、钛、铂、镍、银、这些的组合等。可以使用物理气相沉积(例如，溅射)、化学气相沉积、电镀、化学镀、这些的组合等将第二导电材料沉积至约0.01μm至约10μm的厚度。然而，可以利用任何合适的材料、厚度和制造方法。
第三导电材料可以形成在第二导电材料上方并且可以包括与第二导电材料不同的材料，诸如不锈钢、铜、钛、铂、镍、银、这些的组合等。可以使用物理气相沉积(例如，溅射)、化学气相沉积、这些的组合等将第三导电材料沉积至约0.01μm至约10μm的厚度。然而，可以利用任何合适的材料、厚度和制造方法。
一旦已经沉积屏蔽件501，则整个结构的厚度可以小于使用其他技术可获得的厚度。例如，在一些实施例中，整个结构可以具有在约50μm和约2000μm之间的第七高度H7。然而，可以利用任何合适的高度。
图5A还示出了将第二外部连接件503放置在第一衬底101的与导电立方体117相对的一侧上。在实施例中，第二外部连接件503可以是诸如球栅阵列(BGA)的焊球，BGA包括诸如焊料的共晶材料，但是可以使用任何合适的材料。在第二外部连接件503是焊料凸块的实施例中，第二外部连接件503可以使用落球法(例如直接落球工艺)形成。在另一实施例中，可以通过首先通过诸如蒸发、电镀、印刷、焊料转移的任何合适的方法形成锡层，然后执行回流以便将材料成形为期望的凸块形状来形成焊料凸块，焊料凸块的高度在约20μm至约200μm之间。
图5B示出了第二外部连接件503的平面图，并且有助于示出利用导电立方体117的益处之一。通过利用导电立方体117进行与屏蔽件501的电连接，屏蔽件501不需要形成为使得它物理上沿着第一衬底101的与第一模块107相对的侧，而只是为了电连接至第一衬底101。这样，可以去除经过专门设计为能够沿着第一衬底101的背侧接受屏蔽件501的存在的专用设备，从而节省了金钱，并且使制造工艺更简单且更具成本效益。
另外，通过从第一衬底101的背面去除屏蔽件501，可以减小设计用于允许屏蔽件501的空间的保留区(KOZ)。例如，图5B所示的保留区505是从结构的边缘到第二外部连接件503中的第一个的区域，或者是其中没有第二外部连接件503的区域。在实施例中，保留区505可以从结构的边缘向内延伸约10μm至约1950μm之间的第一距离D1。然而，可以利用任何合适的距离。
这样，通过使用导电立方体117(具有低成本)以及拾取和放置工艺(也具有低成本)，可以降低将屏蔽件501接地的总成本。另外，与单独使用金属盖本身或者使用需要背侧或横向侧接地方法的方法(可能影响良率损失)相比，可以使用导电立方体117实现更薄的器件。当可以去除诸如托盘的专用结构时(甚至进一步降低成本)，同时减小了保留区域，以允许进一步使用该结构的表面积。所有这样的改进有助于降低器件的成本和尺寸。
图6示出了另一工艺，由此代替使用导电立方体117，在第一衬底101上形成导电柱801(在图6中未示出，但是下面关于图8示出和描述)。在实施例中，可以通过首先在第一衬底101上方形成第一晶种层601来开始形成导电柱801。第一晶种层601形成在第一衬底101上方，并且是有助于在随后的处理步骤期间形成较厚的层的导电材料的薄层。第一晶种层601可以包括钛层以及随后的铜层。取决于期望的材料，可以使用诸如溅射、蒸发或PECVD工艺的工艺来产生第一晶种层601。第一晶种层601可以形成为具有约0.5μm和约5μm之间的厚度。然而，可以使用任何合适的厚度。
图7示出，一旦已经形成第一晶种层601，就在第一晶种层601上方放置光刻胶701并且图案化光刻胶701。在实施例中，光刻胶701可以是湿膜光刻胶或干膜光刻胶。在光刻胶701是湿膜光刻胶的实施例中，可以使用例如旋涂技术将光刻胶701放置在第一晶种层601上至约75μm至约550μm的高度。一旦位于适当的位置，然后可以通过将光刻胶701暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而在光刻胶701的暴露于图案化的光源的那些部分中引起物理变化来图案化光刻胶701。然后将显影剂施加到曝光的光刻胶701，以利用物理变化，并且取决于期望的图案选择性地去除光刻胶701的曝光部分或光刻胶701的未曝光部分，以形成第二开口703。
在实施例中，形成在光刻胶701中的第二开口703是用于导电柱801的图案。在实施例中，第二开口703可以形成为具有约50μm和约500μm之间的第四宽度W4。然而，可以利用任何合适的尺寸，诸如100μm。
图8示出了在光刻胶701的第二开口703内形成导电柱801。在实施例中，在光刻胶701内形成了导电柱801，并且该导电柱801包括一种或多种导电材料，诸如铜、钨、其他导电金属等。导电柱801可以例如通过电镀、化学镀等形成。在实施例中，使用电镀工艺，其中将第一晶种层601和光刻胶701浸没或浸入电镀溶液中。第一晶种层601的表面电连接至外部DC电源的负极，使得第一晶种层601在电镀工艺中用作阴极。固态导电阳极(诸如铜阳极)也浸入溶液中，并且附接至电源的正极。来自阳极的原子溶解到溶液中，阴极(例如，第一晶种层601)从溶液中获取溶解的原子，从而在光刻胶701的第二开口703内镀第一晶种层601的暴露的导电区域。
在实施例中，导电柱801可以形成为第二开口703的形状，并且因此具有第四宽度W4。另外，导电柱801可以形成为具有第八高度H8，第八高度H8允许随后连接至屏蔽件501，但是仍小于随后施加的密封剂201的高度(例如，第六高度H6)。在实施例中，第八高度H8可以在约60μm和约2000μm之间。然而，可以利用任何合适的尺寸。
图9示出，一旦已经使用光刻胶701和第一晶种层601形成了导电柱801，就可以使用适当的去除工艺去除光刻胶701。在实施例中，可以使用等离子体灰化工艺来去除光刻胶701，由此可以提高光刻胶701的温度，直到光刻胶701经历热分解并且可以被去除。然而，可以利用任何其他合适的工艺，诸如湿法剥离。光刻胶701的去除可以暴露下面的第一晶种层601的部分。
一旦暴露，就可以执行第一晶种层601的暴露部分的去除。在实施例中，可以通过例如湿或干蚀刻工艺去除第一晶种层601的暴露部分(例如，未被导电柱801覆盖的那些部分)。例如，在干蚀刻工艺中，可以使用导电柱801作为掩模将反应物引向第一晶种层601。在利用湿蚀刻工艺的另一实施例中，可将蚀刻剂喷洒或以其他方式使蚀刻剂与第一晶种层601接触，以去除第一晶种层601的暴露部分。在蚀刻掉第一晶种层601的暴露部分之后，第一衬底101的部分暴露。
另外，在利用湿蚀刻工艺的实施例中，湿蚀刻工艺不仅可以去除第一晶种层601的被导电柱801暴露的那些部分，而且还可以蚀刻第一晶种层601的由导电柱801覆盖的部分。这样，湿蚀刻工艺实际上可以使第一晶种层601远离导电柱801的侧壁凹进并且底切导电柱801。在特定实施例中，第一晶种层601可以凹进约0.01μm和约1μm之间的第二距离D2。然而，可以利用任何合适的距离。
在去除第一晶种层601的暴露部分之后，第一晶种层601和导电柱801的组合可以具有约40μm和约1990μm之间的第九高度H9。然而，可以利用任何合适的高度。
图10示出了在形成导电柱801之后将第一模块107、第二模块109、第三模块111和第四模块113放置在第一衬底101上。在实施例中，第一模块107、第二模块109、第三模块111和第四模块113的放置可以如以上关于图1所描述地执行。例如，可以使用例如拾取和放置工艺来放置第一模块107、第二模块109、第三模块111和第四模块113中的每个，然后可以使用例如回流工艺将第一模块107、第二模块109、第三模块111和第四模块113接合至第一衬底101。
图10另外示出了在第一模块107、第二模块109、第三模块111、第四模块113和导电柱801周围放置密封剂201。在实施例中，密封剂201可以如上关于图2所描述地放置。然而，可以利用放置密封剂201的任何合适的方法。
图11示出了穿过密封剂201形成第一开口401以暴露导电柱801。在实施例中，第一开口401可以如以上关于图4所述地形成，诸如通过使用激光钻孔工艺以去除密封剂201的材料，直到暴露导电柱801。然而，可以利用形成第一开口401的任何合适的方法。
图12示出了屏蔽件501在密封剂201上方的沉积并且穿过密封剂201，以与导电柱801进行物理和电连接，以及第二外部连接件503的放置。在实施例中，可以如上面关于图5A所描述地形成屏蔽件501以及放置第二外部连接件503。例如，一系列导电材料(例如，不锈钢、铜和不锈钢的三层)可以沉积在密封剂201上方并且穿过密封剂201。然而，可以利用任何合适的材料和方法。
通过利用在图6至图12中描述的光刻放置和镀工艺，可以容易地控制导电柱801的尺寸和位置。另外，通过控制第一开口401的尺寸，可以在屏蔽件501的沉积期间获得良好的溅射覆盖率。这样，可以在不使用其他技术(诸如会影响良率的背侧或横向侧研磨)的情况下获得屏蔽件501，或者在没有密封的情况下屏蔽件可能太脆弱。这样，可以使用低成本工艺来减薄整个器件而不会影响良率。
根据实施例，一种半导体器件包括：再分布衬底；多个模块，位于再分布衬底的第一侧上，多个模块通过再分布衬底互连；导电连接件，位于再分布衬底的第一侧上；以及密封剂，密封导电连接件和多个模块，密封剂在导电连接件的第二侧上方延伸，第二侧面向远离再分布衬底；以及屏蔽件，延伸穿过密封剂以与导电连接件物理接触。在实施例中，导电连接件是导电柱。在实施例中，导电连接件通过晶种层连接至再分布衬底。在实施例中，导电连接件通过焊膏连接至再分布衬底。在实施例中，多个模块中的第一个是片上系统模块。在实施例中，多个模块中的第二个是集成的无源器件。在实施例中，导电连接件是导电立方体。
根据另一个实施例，一种半导体器件包括：导电连接件，导电连接件具有第一高度；再分布衬底，与导电连接件电连接；密封剂，位于再分布衬底上方，该密封剂远离再分布衬底延伸大于第一高度的第一距离；第一模块，嵌入密封剂中并且电连接至再分布衬底，第一模块具有小于第一距离的第二高度；第二模块，嵌入密封剂中；以及屏蔽件，延伸穿过密封剂以与导电连接件物理接触，并且还沿着密封剂的顶面延伸以位于第一模块和第二模块上方。在实施例中，屏蔽件沿着密封剂的侧壁延伸，该侧壁与顶面成直角。在实施例中，半导体器件还包括位于导电连接件和再分布衬底之间的晶种层。在实施例中，晶种层远离导电连接件的侧壁凹进。在实施例中，半导体器件还包括位于导电连接件和再分布衬底之间的焊膏。在实施例中，导电连接件是铜立方体。在实施例中，导电连接件是铜柱。
根据又一个实施例，一种制造半导体器件的方法，该方法包括：将多个模块放置在衬底上；在衬底上沉积导电连接件；用密封剂密封导电连接件和多个模块；形成穿过密封剂的开口以暴露导电连接件的至少部分；以及在密封剂上方和开口中沉积屏蔽层，以与导电连接件电连接。在实施例中，在密封剂的任何研磨之前执行沉积屏蔽层。在实施例中，放置导电连接件包括拾取和放置工艺。在实施例中，放置导电连接件还包括：沉积晶种层；在晶种层上方图案化光刻胶；以及通过光刻胶在晶种层上镀导电连接件。在实施例中，该方法还包括：去除光刻胶；以及湿蚀刻晶种层。在一实施例中，湿蚀刻晶种层使晶种层远离导电连接件的侧壁凹进。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
再分布衬底；
多个模块，位于所述再分布衬底的第一侧上，所述多个模块通过所述再分布衬底互连；
导电连接件，位于所述再分布衬底的所述第一侧上；和
密封剂，密封所述导电连接件和所述多个模块，所述密封剂在所述导电连接件的第二侧上方延伸，所述第二侧面向远离所述再分布衬底；以及
屏蔽件，延伸穿过所述密封剂以与所述导电连接件物理接触。
2.根据权利要求1所述的半导体器件，其中，所述导电连接件是导电柱。
3.根据权利要求2所述的半导体器件，其中，所述导电连接件通过晶种层连接至所述再分布衬底。
4.根据权利要求2所述的半导体器件，其中，所述导电连接件通过焊膏连接至所述再分布衬底。
5.根据权利要求1所述的半导体器件，其中，所述多个模块中的第一个是片上系统模块。
6.根据权利要求5所述的半导体器件，其中，所述多个模块中的第二个是集成的无源器件。
7.根据权利要求1所述的半导体器件，其中，所述导电连接件是导电立方体。
8.一种半导体器件，包括：
导电连接件，所述导电连接件具有第一高度；
再分布衬底，与所述导电连接件电连接；
密封剂，位于所述再分布衬底上方，所述密封剂远离所述再分布衬底延伸大于所述第一高度的第一距离；
第一模块，嵌入所述密封剂中并且电连接至所述再分布衬底，所述第一模块具有小于所述第一距离的第二高度；
第二模块，嵌入所述密封剂中；以及
屏蔽件，延伸穿过所述密封剂以与所述导电连接件物理接触，并且还沿着所述密封剂的顶面延伸以位于所述第一模块和所述第二模块上方。
9.根据权利要求8所述的半导体器件，其中，所述屏蔽件沿着所述密封剂的侧壁延伸，所述侧壁与所述顶面成直角。
10.一种制造半导体器件的方法，所述方法包括：
将多个模块放置在衬底上；
在所述衬底上沉积导电连接件；
用密封剂密封所述导电连接件和所述多个模块；
形成穿过所述密封剂的开口以暴露所述导电连接件的至少部分；以及
在所述密封剂上方和所述开口中沉积屏蔽层，以与所述导电连接件电连接。
CN202011629038.7A 2020-03-30 2020-12-31 半导体器件及其制造方法 Pending CN113053866A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063001923P 2020-03-30 2020-03-30
US63/001,923 2020-03-30
US16/899,980 US11901307B2 (en) 2020-03-30 2020-06-12 Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
US16/899,980 2020-06-12

Publications (1)

Publication Number Publication Date
CN113053866A true CN113053866A (zh) 2021-06-29

Family

ID=76508582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011629038.7A Pending CN113053866A (zh) 2020-03-30 2020-12-31 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20220359421A1 (zh)
CN (1) CN113053866A (zh)
TW (1) TWI798666B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682602B2 (en) * 2021-02-04 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040203181A1 (en) * 2003-04-11 2004-10-14 Quanyuan Shang Methods to form metal lines using selective electrochemical deposition
US20060088992A1 (en) * 2004-10-22 2006-04-27 Advanced Semiconductor Engineering, Inc. Bumping process and structure thereof
US20100276792A1 (en) * 2009-05-01 2010-11-04 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Layer After Encapsulation and Grounded Through Interconnect Structure
US20120228749A1 (en) * 2011-03-08 2012-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to tsv interposer
CN106206530A (zh) * 2014-11-26 2016-12-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN106356340A (zh) * 2015-07-15 2017-01-25 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20180277489A1 (en) * 2017-03-24 2018-09-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
CN109585309A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 半导体器件和方法
US20190304926A1 (en) * 2018-04-02 2019-10-03 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US20190393162A1 (en) * 2018-06-26 2019-12-26 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
US9875979B2 (en) * 2015-11-16 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive external connector structure and method of forming
US10636765B2 (en) * 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
KR102530753B1 (ko) * 2017-08-11 2023-05-10 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템
US10276511B1 (en) * 2018-04-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040203181A1 (en) * 2003-04-11 2004-10-14 Quanyuan Shang Methods to form metal lines using selective electrochemical deposition
US20060088992A1 (en) * 2004-10-22 2006-04-27 Advanced Semiconductor Engineering, Inc. Bumping process and structure thereof
US20100276792A1 (en) * 2009-05-01 2010-11-04 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Layer After Encapsulation and Grounded Through Interconnect Structure
US20120228749A1 (en) * 2011-03-08 2012-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to tsv interposer
CN106206530A (zh) * 2014-11-26 2016-12-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN106356340A (zh) * 2015-07-15 2017-01-25 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20180277489A1 (en) * 2017-03-24 2018-09-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
CN109585309A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 半导体器件和方法
US20190304926A1 (en) * 2018-04-02 2019-10-03 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US20190393162A1 (en) * 2018-06-26 2019-12-26 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Also Published As

Publication number Publication date
TW202137450A (zh) 2021-10-01
TWI798666B (zh) 2023-04-11
US20220359421A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
CN109786266B (zh) 半导体封装件及其形成方法
TWI683378B (zh) 半導體封裝及其製造方法
US20220328418A1 (en) Semiconductor Package Including Cavity-Mounted Device
TWI608575B (zh) 半導體元件、半導體封裝及其製造方法
US20210143131A1 (en) Device and Method for UBM/RDL Routing
US11855059B2 (en) Fan-out package with cavity substrate
US20180076184A1 (en) Semiconductor Packages having Dummy Connectors and Methods of Forming Same
TWI501327B (zh) 三維積體電路及其製造方法
US20160043041A1 (en) Semiconductor packages and methods of packaging semiconductor devices
CN115588651A (zh) 半导体封装件以及其制造方法
US20220359421A1 (en) Semiconductor Device Including Electromagnetic Interference (EMI) Shielding and Method of Manufacture
CN111508934A (zh) 集成扇出型装置、三维集成电路系统及其制作方法
CN109786274B (zh) 半导体器件及其制造方法
US20220367211A1 (en) Semiconductor Device and Methods of Manufacture
KR20200135758A (ko) 반도체 패키지 및 그 형성 방법
US11574857B2 (en) Semiconductor package and manufacturing method thereof
US11901307B2 (en) Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
US20240290755A1 (en) Semiconductor devices and methods of manufacture
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
TWI821685B (zh) 半導體元件及其製造方法
WO2022182465A1 (en) Nested interposer with through-silicon via bridge die
CN112349682A (zh) 半导体器件及其制造方法
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
CN115799074A (zh) 一种嵌入式封装结构的制作方法
CN112838078A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination