CN114975388A - 一种堆叠扇出封装结构及其形成方法 - Google Patents

一种堆叠扇出封装结构及其形成方法 Download PDF

Info

Publication number
CN114975388A
CN114975388A CN202210614785.6A CN202210614785A CN114975388A CN 114975388 A CN114975388 A CN 114975388A CN 202210614785 A CN202210614785 A CN 202210614785A CN 114975388 A CN114975388 A CN 114975388A
Authority
CN
China
Prior art keywords
layer
under bump
bump metallization
metallization layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210614785.6A
Other languages
English (en)
Inventor
徐成
孙鹏
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202210614785.6A priority Critical patent/CN114975388A/zh
Publication of CN114975388A publication Critical patent/CN114975388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种堆叠扇出封装结构，包括：下封装结构，其包括：第一互连结构，第一互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个第一金属重布线层；第一凸点下金属化层，其位于第一互连结构正面的第一金属重布线层上；第二凸点下金属化层，其位于第一互连结构的正面的第一金属重布线层上。第一芯片，其布置在第一凸点下金属化层上；底填胶，其布置在第一芯片与第一互连结构之间；散热片，其贴装在第一芯片的背面；第一焊球，其布置在第二凸点下金属化层上；第一塑封层，其将第一互连结构的正面至散热片的上表面之间塑封；第二焊球，其布置在第一互连结构背面；上封装结构，其倒装在下封装结构上；以及第三塑封层。

Description

一种堆叠扇出封装结构及其形成方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种堆叠扇出封装结构及其形成方法。
背景技术
晶圆级扇出型封装技术(Fan-out Wafer Level Packaging，简称FOWLP)凭借其高密度、轻薄短小、良好的散热性能和良好的高频性能等优点成为未来异质集成最具前景的发展方向之一。越来越多的终端客户选择通过扇出封装工艺技术来实现芯片的封装。扇出型封装具有晶圆级封装的特点，且具有兼顾低成本、集成度高等优点。
目前在堆叠封装中常用的是塑封通孔(through molding via，简称TMV)技术或者大铜柱(Mega Pillar)工艺，需要额外工艺及设备，工艺相对复杂。针对这些问题，需要一种新的研究思路和解决方法。
发明内容
本发明的任务是提供一种堆叠扇出封装结构及其形成方法，该封装结构采用大尺寸焊球代替铜柱实现封装结构中的垂直互连，不需要进行塑封打孔以及形成铜柱的光刻、电镀等额外工艺。
在本发明的第一方面，针对现有技术中存在的问题，本发明提供一种堆叠扇出封装结构来解决，包括：
下封装结构，其包括：
第一互连结构，所述第一互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个第一金属重布线层；
第一凸点下金属化层，其位于所述第一互连结构的正面的第一金属重布线层上；
第二凸点下金属化层，其位于所述第一互连结构的正面的第一金属重布线层上。
第一芯片，其布置在所述第一凸点下金属化层上；
底填胶，其布置在所述第一芯片与所述第一互连结构之间；
散热片，其贴装在所述第一芯片的背面；
第一焊球，其布置在第二凸点下金属化层上；
第一塑封层，其将所述第一互连结构的正面至所述散热片的上表面之间塑封；
第二焊球，其布置在所述第一互连结构的背面；
上封装结构，其倒装在所述下封装结构上，所述上封装结构包括：
第二互连结构，其具有第一面和与第一面相对的第二面，所述第二互连结构包括多个第二绝缘层和位于多个第二绝缘层中的多个第二金属重布线层；
第二芯片，其布置在位于所述第二互连结构的第二面的第二金属重布线层上；
第三凸点下金属化层，其与位于所述第二互连结构的第一面的第二金属重布线层电连接，并与所述散热片以及所述第一焊球焊接；
第二塑封层，其将所述第二芯片塑封；
第三塑封层，其将所述第二互连结构的第一面至与所述第一塑封层之间塑封。
进一步地，所述散热片的上表面和所述第一焊球的顶部露出所述第一塑封层。
进一步地，所述第二凸点下金属化层位于所述第一凸点下金属化层的外围；以及
所述第一焊球位于所述第一芯片的周围。
进一步地，多个所述第一金属重布线层之间电连接；以及
多个所述第二金属重布线层之间电连接。
在本发明的第二方面，针对现有技术中存在的问题，本发明提供一种堆叠扇出封装结构的形成方法来解决，包括：
形成下封装体晶圆，包括：
在载片上涂覆临时键合胶；
在临时键合胶上形成第一互连结构，其中第一互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个第一金属重布线层；
在位于第一互连结构的正面的第一金属重布线层上形成第一凸点下金属化层和第二凸点下金属化层，并在第一凸点下金属化层和第二凸点下金属化层上形成第一焊料层；
在第二凸点下金属化层上布置第一焊球；
第一凸点下金属化层上布置第一芯片，并在第一芯片与第一互连结构之间填充底填胶；
在第一芯片的背面贴装散热片；以及
将第一互连结构的正面至散热片的上表面之间塑封形成第一塑封层；
形成上封装晶圆，包括：
在塑封晶圆的正面形成第二互连结构，所述塑封晶圆包括正面具有第二凸点的第二芯片和塑封第二芯片的第二塑封层，所述第二互连结构具有第一面和与第一面相对的第二面，其包括多个第二绝缘层和位于多个第二绝缘层中的多个第二金属重布线层；以及在第二互连结构的第一面上布置第三凸点下金属化层，并在第三凸点下金属化层上形成第二焊料层；以及
将上封装晶圆倒装在下封装晶圆上形成堆叠扇出封装晶圆。
进一步地，堆叠扇出封装结构的形成方法还包括：
进行二次晶圆塑封将第二互连结构至第一塑封层之间塑封；
将第二塑封层减薄露出第二芯片的背面；
通过拆键合工艺去除载片；
在下封装晶圆的第一互连结构的背面布置第二焊球；以及
将堆叠扇出封装晶圆切割成单个堆叠扇出封装结构。
进一步地，通过涂覆、沉积等方法在临时键合胶上形成第一绝缘层，然后刻蚀第一绝缘层形成线路图形，在线路图形上电镀金属形成第一金属重布线层，多次重复操作形成第一互连结构。
进一步地，所述第二凸点下金属化层的尺寸大于所述第一凸点下金属化层；和/或
所述第二凸点下金属化层位于所述第一凸点下金属化层的外围。
进一步地，通过辅助薄膜封装技术将所述第一互连结构的正面至所述散热片的上表面之间塑封形成第一塑封层，并露出所述散热片的上表面和所述第一焊球的顶部。
进一步地，采用晶圆到晶圆或芯片到晶圆的组装技术将所述上封装晶圆倒装在所述下封装晶圆上，其中所述第三凸点下金属化层与所述散热片以及所述第一焊球焊接。
本发明至少具有下列有益效果：本发明公开的一种堆叠扇出封装结构及其形成方法，该堆叠扇出封装采用大尺寸焊球代替铜柱实现下封装结构中的互联面与封装背面的垂直互连，不需要进行塑封打孔以及形成铜柱的光刻、电镀等额外工艺；在下封装结构中布置散热片，该散热片与上封装结构中的凸点下金属化层连接，可实现热量在垂直方向最短路径的传导；该堆叠扇出封装结构的制作工艺简单，并且与现有的工艺兼容。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了根据本发明的一个实施例的一种堆叠扇出封装结构的示意图；以及
图2A至图2N示出了根据本发明的一种堆叠扇出封装结构的形成过程剖面示意图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
在此还应当指出，在本发明的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为明示或暗示相对重要性。
另外，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
图1示出了根据本发明的一个实施例的一种堆叠扇出封装结构的示意图。
如图1所示，一种堆叠扇出封装结构包括上封装体和下封装体。
下封装体包括第一互连结构100、第一凸点下金属化层103、第二凸点下金属化层104、第一芯片105、底填胶107、散热片108、第一焊球109、第一塑封层110、第二焊球111。
第一互连结构100，其具有正面和与正面相对的背面。第一互连结构100包括多个第一绝缘层101和位于多个第一绝缘层中的多个第一金属重布线层102，且多个第一金属重布线层102之间电连接。
第一凸点下金属化层103，其位于第一互连结构100的正面的第一金属重布线层102上。
第二凸点下金属化层104，其位于第一互连结构100的正面的第一金属重布线层102上，且位于第一凸点下金属化层103的外围。第二凸点下金属化层104的尺寸大于第一凸点下金属化层103。
第一芯片105，其布置在第一凸点下金属化层103上。第一芯片105的正面具有第一凸点106，通过焊接第一凸点106与第一凸点下金属化层103将第一芯片105布置在第一凸点下金属化层103上。在此，第一芯片的数量为2个。在本发明的其他实施例中，还可以是更少或更多数量的第一芯片。
底填胶107，其布置在第一芯片105与第一互连结构100之间。底填胶107用于保护第一凸点106与第一凸点下金属化层103之间的连接。
散热片108，其通过粘接材料112贴装在第一芯片105的背面。
第一焊球109，其通过焊接的方式布置在第二凸点下金属化层104上。第一焊球109位于第一芯片105的周围。
第一焊料层113位于第一凸点106与第一凸点下金属化层103之间以及第一焊球109与第二凸点下金属化层104之间。
第一塑封层110，其将第一互连结构100的正面至散热片108的上表面之间塑封。散热片108的上表面和第一焊球109的顶部露出第一塑封层110。
第二焊球111，其布置在第一互连结构100的背面，并与第一金属重布线层102电连接。第二焊球111的尺寸小于第一焊球109。
上封装体包括第二互连结构200、第二芯片203、第三凸点下金属化层204和第二塑封层205。
第二互连结构200，其具有第一面和与第一面相对的第二面。第二互连结构200包括多个第二绝缘层201和位于多个第二绝缘层中的多个第二金属重布线层202，且多个第二金属重布线层202之间电连接。
第二芯片203，其布置在第二互连结构200的第二面的第二金属重布线层202上。第二芯片203的正面具有第二凸点206，第二芯片203通过第二凸点206布置在第二互连结构200的第二面的第二金属重布线层202上并与之形成电连接。
第三凸点下金属化层204，其与第二互连结构200的第一面的第二金属重布线层202电连接。第三凸点下金属化层204与散热片108以及第一焊球109焊接。
第二塑封层205，其将第二芯片203塑封。
通过第三凸点下金属化层204与第一焊球109以及散热片108焊接使得上封装体与下封装体连接。第二焊料层207位于第三凸点下金属化层204与第一焊球109以及第三凸点下金属化层204与散热片108之间。也就是说，第三凸点下金属化层204的一部分与第一焊球109形成连接，利用第一焊球109高度大于第一芯片厚度的条件，实现互联面与封装背面的垂直互连。与现有工艺兼容，具有工艺可行性。
第三凸点下金属化层204的另一部分与下封装背面贴装散热片相连接，可实现热量在垂直方向最短路径的传导，因此可以将这部分第三凸点下金属化层204视为导热凸点(dummy Bump)。
第三塑封层300，其将第二互连结构200的第一面至与第一塑封层110之间塑封。第三塑封层300将上封装结构与下封装结构之间的缝隙填充。
图2A至图2N示出了根据本发明的一种堆叠扇出封装结构的形成过程剖面示意图。
一种堆叠扇出封装结构的形成方法包括：
形成下封装体晶圆，包括：
在步骤1，如图2A所示，在载片401上涂覆临时键合胶402。
在步骤2，如图2B所示，在临时键合胶402上形成第一互连结构100。第一互连结构100包括多个第一绝缘层101和位于多个第一绝缘层中的多个第一金属重布线层102，且多个第一金属重布线层102之间电连接。通过涂覆、沉积等方法在临时键合胶402上形成第一绝缘层101，然后刻蚀第一绝缘层形成线路图形，在线路图形上电镀金属形成第一金属重布线层102。多次重复上述步骤得到第一互连结构100。
在步骤3，如图2C所示，在位于第一互连结构100的正面的第一金属重布线层102上形成第一凸点下金属化层103和第二凸点下金属化层104，并在第一凸点下金属化层103和第二凸点下金属化层104上形成第一焊料层113。形成第一凸点下金属化层103和第二凸点下金属化层104时，先在第一绝缘层101上涂覆光刻胶，通过光刻去除位于第一金属重布线层102上的光刻胶形成线路图形，在线路图形上电镀金属形成第一凸点下金属化层103和第二凸点下金属化层104，最后除去光刻胶。第二凸点下金属化层104的尺寸大于第一凸点下金属化层103。第二凸点下金属化层104位于第一凸点下金属化层103的外围。
在步骤4，如图2D所示，在第二凸点下金属化层104上布置第一焊球109。通过植球工艺将第一焊球109焊接在第二凸点下金属化层104上。第二凸点下金属化层104与第一焊球109之间具有焊料层。
在步骤5，如图2E所示，在第一凸点下金属化层103上布置第一芯片105，并在第一芯片105与第一互连结构100之间填充底填胶107。第一芯片105的正面具有第一凸点106，通过焊接第一凸点106与第一凸点下金属化层103将第一芯片105布置在第一凸点下金属化层103上。第一凸点下金属化层103与第一凸点106之间具有焊料层。
在步骤6，如图2F所示，在第一芯片105的背面贴装散热片108。粘接材料112将第一芯片105的背面与散热片108粘接。
在步骤7，如图2G所示，将第一互连结构100的正面至散热片108的上表面之间塑封形成第一塑封层110。通过辅助薄膜封装技术将第一互连结构100的正面至散热片108的上表面之间塑封形成第一塑封层110，露出散热片108的上表面和第一焊球109的顶部。
形成上封装晶圆，包括：
在步骤8，如图2H所示，在塑封晶圆的正面形成第二互连结构200。塑封晶圆包括第二芯片203和塑封第二芯片203的第二塑封层205。第二芯片203的正面具有第二凸点206，第二凸点206的表面露出第二塑封层205。第二互连结构200包括多个第二绝缘层201和位于多个第二绝缘层中的多个第二金属重布线层202，且多个第二金属重布线层202之间电连接。通过涂覆、沉积等方法在塑封晶圆的正面形成第二绝缘层201，然后刻蚀第二绝缘层形成线路图形，在线路图形上电镀金属形成第二金属重布线层202。多次重复上述步骤得到第二互连结构200。第二互连结构200具有第一面和与第一面相对的第二面，位于第二互连结构200的第二面的第二金属重布线层202与第二凸点206电连接。
在步骤9，如图2I所示，在第二互连结构200的第一面上布置第三凸点下金属化层204，并在第三凸点下金属化层204上形成第二焊料层207。第三凸点下金属化层204与第二金属重布线层202电连接。
在步骤10，如图2J所示，将上封装晶圆倒装在下封装晶圆上形成堆叠扇出封装晶圆。采用晶圆到晶圆或芯片到晶圆的组装技术将上封装晶圆倒装在下封装晶圆上。第三凸点下金属化层204与散热片108以及第一焊球109焊接。第二焊料层207位于第三凸点下金属化层204与第一焊球109以及第三凸点下金属化层204与散热片108之间。
也就是说，第三凸点下金属化层204的一部分与第一焊球109形成连接，利用第一焊球109高度大于第一芯片厚度的条件，实现互联面与封装背面的垂直互连。与现有工艺兼容，具有工艺可行性。
第三凸点下金属化层204的另一部分与下封装背面贴装散热片相连接，可实现热量在垂直方向最短路径的传导，因此可以将这部分第三凸点下金属化层204视为伪凸起(dummy Bump)。
在步骤11，如图2K所示，进行二次晶圆塑封将第二互连结构200至第一塑封层110之间塑封。将第二互连结构200至第一塑封层110之间塑封形成第三塑封层300，将上封装晶圆与下封装晶圆之间的缝隙填充。
在步骤12，如图2L所示，将第二塑封层205减薄露出第二芯片203的背面。
在步骤13，如图2M所示，通过拆键合工艺去除载片401。
在步骤14，如图2N所示，在第一互连结构100的背面的第一金属重布线层102上布置第二焊球111。
在步骤15，将堆叠扇出封装晶圆切割形成单个堆叠扇出封装结构。
在本发明的其它实施例中，可以采用单个封装结构代替封装晶圆进行步骤7和步骤8形成单个的上封装体，并将多个单个的上封装体与下封装晶圆组装，最后切割形成单个堆叠扇出封装结构。
本发明至少具有下列有益效果：本发明公开的一种堆叠扇出封装结构及其形成方法，该堆叠扇出封装采用大尺寸焊球代替铜柱实现下封装结构中的互联面与封装背面的垂直互连，不需要进行塑封打孔以及形成铜柱的光刻、电镀等额外工艺；在下封装结构中布置散热片，该散热片与上封装结构中的凸点下金属化层连接，可实现热量在垂直方向最短路径的传导；该堆叠扇出封装结构的制作工艺简单，并且与现有的工艺兼容。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (10)

1.一种堆叠扇出封装结构，包括：
下封装结构，其包括：
第一互连结构，所述第一互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个第一金属重布线层；
第一凸点下金属化层，其位于所述第一互连结构的正面的第一金属重布线层上；
第二凸点下金属化层，其位于所述第一互连结构的正面的第一金属重布线层上。
第一芯片，其布置在所述第一凸点下金属化层上；
底填胶，其布置在所述第一芯片与所述第一互连结构之间；
散热片，其贴装在所述第一芯片的背面；
第一焊球，其布置在第二凸点下金属化层上；
第一塑封层，其将所述第一互连结构的正面至所述散热片的上表面之间塑封；
第二焊球，其布置在所述第一互连结构的背面；
上封装结构，其倒装在所述下封装结构上，所述上封装结构包括：
第二互连结构，其具有第一面和与第一面相对的第二面，所述第二互连结构包括多个第二绝缘层和位于多个第二绝缘层中的多个第二金属重布线层；
第二芯片，其布置在位于所述第二互连结构的第二面的第二金属重布线层上；
第三凸点下金属化层，其与位于所述第二互连结构的第一面的第二金属重布线层电连接，并与所述散热片以及所述第一焊球焊接；
第二塑封层，其将所述第二芯片塑封；
第三塑封层，其将所述第二互连结构的第一面至与所述第一塑封层之间塑封。
2.根据权利要求1所述的堆叠扇出封装结构，其特征在于，所述散热片的上表面和所述第一焊球的顶部露出所述第一塑封层。
3.根据权利要求1所述的堆叠扇出封装结构，其特征在于，所述第二凸点下金属化层位于所述第一凸点下金属化层的外围；以及
所述第一焊球位于所述第一芯片的周围。
4.根据权利要求1所述的堆叠扇出封装结构，其特征在于，多个所述第一金属重布线层之间电连接；以及
多个所述第二金属重布线层之间电连接。
5.一种堆叠扇出封装结构的形成方法，包括：
形成下封装体晶圆，包括：
在载片上涂覆临时键合胶；
在临时键合胶上形成第一互连结构，其中第一互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个第一金属重布线层；
在位于第一互连结构的正面的第一金属重布线层上形成第一凸点下金属化层和第二凸点下金属化层，并在第一凸点下金属化层和第二凸点下金属化层上形成第一焊料层；
在第二凸点下金属化层上布置第一焊球；
第一凸点下金属化层上布置第一芯片，并在第一芯片与第一互连结构之间填充底填胶；
在第一芯片的背面贴装散热片；以及
将第一互连结构的正面至散热片的上表面之间塑封形成第一塑封层；
形成上封装晶圆，包括：
在塑封晶圆的正面形成第二互连结构，所述塑封晶圆包括正面具有第二凸点的第二芯片和塑封第二芯片的第二塑封层，所述第二互连结构具有第一面和与第一面相对的第二面，其包括多个第二绝缘层和位于多个第二绝缘层中的多个第二金属重布线层；以及
在第二互连结构的第一面上布置第三凸点下金属化层，并在第三凸点下金属化层上形成第二焊料层；以及
将上封装晶圆倒装在下封装晶圆上形成堆叠扇出封装晶圆。
6.根据权利要求5所述的堆叠扇出封装结构的形成方法，其特征在于，还包括：
进行二次晶圆塑封将第二互连结构至第一塑封层之间塑封；
将第二塑封层减薄露出第二芯片的背面；
通过拆键合工艺去除载片；
在下封装晶圆的第一互连结构的背面布置第二焊球；以及
将堆叠扇出封装晶圆切割成单个堆叠扇出封装结构。
7.根据权利要求5所述的堆叠扇出封装结构的形成方法，其特征在于，通过涂覆、沉积等方法在临时键合胶上形成第一绝缘层，然后刻蚀第一绝缘层形成线路图形，在线路图形上电镀金属形成第一金属重布线层，多次重复操作形成第一互连结构。
8.根据权利要求5所述的堆叠扇出封装结构的形成方法，其特征在于，所述第二凸点下金属化层的尺寸大于所述第一凸点下金属化层；和/或
所述第二凸点下金属化层位于所述第一凸点下金属化层的外围。
9.根据权利要求5所述的堆叠扇出封装结构的形成方法，其特征在于，通过辅助薄膜封装技术将所述第一互连结构的正面至所述散热片的上表面之间塑封形成第一塑封层，并露出所述散热片的上表面和所述第一焊球的顶部。
10.根据权利要求5所述的堆叠扇出封装结构的形成方法，其特征在于，采用晶圆到晶圆或芯片到晶圆的组装技术将所述上封装晶圆倒装在所述下封装晶圆上，其中所述第三凸点下金属化层与所述散热片以及所述第一焊球焊接。
CN202210614785.6A 2022-06-01 2022-06-01 一种堆叠扇出封装结构及其形成方法 Pending CN114975388A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210614785.6A CN114975388A (zh) 2022-06-01 2022-06-01 一种堆叠扇出封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210614785.6A CN114975388A (zh) 2022-06-01 2022-06-01 一种堆叠扇出封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114975388A true CN114975388A (zh) 2022-08-30

Family

ID=82960003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210614785.6A Pending CN114975388A (zh) 2022-06-01 2022-06-01 一种堆叠扇出封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114975388A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116871A (zh) * 2023-10-24 2023-11-24 华进半导体封装先导技术研发中心有限公司 一种扇出封装结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116871A (zh) * 2023-10-24 2023-11-24 华进半导体封装先导技术研发中心有限公司 一种扇出封装结构及其形成方法
CN117116871B (zh) * 2023-10-24 2024-01-26 华进半导体封装先导技术研发中心有限公司 一种扇出封装结构及其形成方法

Similar Documents

Publication Publication Date Title
CN108630676B (zh) 半导体封装件及其形成方法
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
CN109786266B (zh) 半导体封装件及其形成方法
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
CN109786340B (zh) 集成扇出封装件及其形成方法
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US8030136B2 (en) Semiconductor device and method of conforming conductive vias between insulating layers in saw streets
TW201804589A (zh) 封裝結構及其形成方法
CN107437545B (zh) 半导体器件与其的制造方法
CN101101900A (zh) 管芯配置及制造方法
TW201537679A (zh) 半導體封裝件與其形成方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US11195802B2 (en) Semiconductor package including shielding plate in redistribution structure, semiconductor package including conductive via in redistribution structure, and manufacturing method thereof
CN114582731A (zh) 一种层叠封装的下封装体结构及其形成方法
CN114864554A (zh) 一种多芯片晶圆级封装结构及其形成方法
CN115497916A (zh) 半导体结构及形成半导体器件的方法
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
US20230343713A1 (en) Interconnection between chips by bridge chip
CN113053866A (zh) 半导体器件及其制造方法
US11955439B2 (en) Semiconductor package with redistribution structure and manufacturing method thereof
US20100144093A1 (en) Integrated Circuit Device and Method of Manufacturing Thereof
US11973051B2 (en) Molded direct contact interconnect structure without capture pads and method for the same
US20240222291A1 (en) Semiconductor package with redistribution structure and manufacturing method thereof
US20240203921A1 (en) Semiconductor substrate structure, semiconductor structure and manufacturing method thereof
US20240030173A1 (en) Ubm-free metal skeleton frame with support studs and method for fabrication thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination