CN112349682A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN112349682A
CN112349682A CN202010794352.4A CN202010794352A CN112349682A CN 112349682 A CN112349682 A CN 112349682A CN 202010794352 A CN202010794352 A CN 202010794352A CN 112349682 A CN112349682 A CN 112349682A
Authority
CN
China
Prior art keywords
interposer
semiconductor device
layer
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010794352.4A
Other languages
English (en)
Inventor
侯上勇
胡宪斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/887,458 external-priority patent/US11569172B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112349682A publication Critical patent/CN112349682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了半导体器件及其制造方法。在实施例中，半导体器件包括：衬底；接合至衬底的第一中介层；接合至衬底的第二中介层；将第一中介层电连接至第二中介层的桥接组件；接合至第一中介层的两个或更多第一管芯；以及接合至第二中介层的两个或更多第二管芯。

Description

半导体器件及其制造方法
技术领域
本发明的实施例涉及半导体器件及其制造方法。
背景技术
随着半导体集成电路的二维尺寸变得越来越小，人们越来越关注通过使用中介层将多个功能管芯连接在一起。一个特定实施例包括诸如衬底上晶圆上芯片(CoWoS)系统的系统，其中管芯附接至晶圆，然后附接至衬底。然而，随着器件越来越小，需要解决其他问题。
发明内容
本发明的实施例提供了一种半导体器件，包括：第一半导体器件，接合至第一中介层；第二半导体器件，接合至与所述第一中介层不同的第二中介层；以及桥接组件，通过所述第一中介层和所述第二中介层电连接所述第一半导体器件和所述第二半导体器件。
本发明的另一实施例提供了一种半导体器件，包括：桥接组件；第一中介层，电连接至所述桥接组件；第二中介层，电连接至所述桥接组件；第一半导体器件，接合至所述第一中介层并且由第一密封剂围绕；第二半导体器件，接合至所述第二中介层并且由第二密封剂围绕；以及衬底，电连接至所述第一中介层和所述第二中介层。
本发明的又一实施例提供了一种制造半导体器件的方法，所述方法包括：将第一半导体器件接合至第一中介层；用第一密封剂密封所述第一半导体器件；将第二半导体器件接合至不同于所述第一中介层的第二中介层；用第二密封剂密封所述第二半导体器件；利用桥接组件将所述第一中介层连接至所述第二中介层；以及将衬底电连接至所述第一中介层和所述第二中介层。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的将第一半导体器件接合至第一中介层。
图2示出了根据一些实施例的第一密封。
图3示出了根据一些实施例的第二密封。
图4A至图4B示出了根据一些实施例的接合桥接组件。
图5示出了根据一些实施例的第三密封。
图6示出了根据一些实施例的再分布层内的桥接组件。
图7示出了根据一些实施例的衬底内的桥接组件。
具体实施方式
以下公开提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间距关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间距关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间距关系描述符可以同样地作相应地解释。
现在将针对特定结构来描述实施例，其中，划分晶圆结构上的多个芯片，然后使用模制平台上的桥接组件将该多个芯片连接。然而，这些实施例旨在为示例性的，而不旨在限制，因为本文提出的思想可以以多种结构和方法来实现。
现在参考图1，示出了附接至第一中介层105的第一半导体管芯101和第二半导体管芯103。在实施例中，第一半导体管芯101和第二半导体管芯103可以是半导体器件，诸如逻辑管芯、DRAM管芯、SRAM管芯、中央处理单元管芯、I/O管芯、这些的组合等。另外，虽然第一半导体管芯101和第二半导体管芯103可以是相同类型的器件(例如，都是DRAM管芯)，但是它们也可以是不同类型的管芯(例如，第一半导体管芯101可以是逻辑管芯，而第二半导体芯片103可以是DRAM管芯，诸如高带宽存储器(HBM)管芯)。第一半导体管芯101和第二半导体管芯103还可以包括多个管芯的堆叠件。可以利用半导体管芯的任何合适的组合以及任何数量的半导体管芯，并且所有这样的数量、组合和功能都完全旨在包括在实施例的范围内。
第一半导体管芯101可以包括第一衬底107、位于第一衬底107上的第一有源器件(未单独示出)、第一金属化层(在图1中未单独示出)、第一钝化层109和第一外部接触件111(在图1中示出为已经接合至第四外部接触件123，下面将进一步讨论)。在实施例中，第一衬底107可以包括掺杂或未掺杂的体硅或者绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合的半导体材料层。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
第一有源器件包括各种各样的有源器件和无源器件，诸如电容器、电阻器、电感器等，它们可以用于生成第一半导体管芯101的设计的期望结构和功能要求。可以使用任何合适的方法在第一衬底107内或在第一衬底107上形成第一有源器件。
第一金属化层形成在第一衬底107和第一有源器件上方，并且设计为连接各种第一有源器件以形成功能电路。在实施例中，第一金属化层由电介质和导电材料的交替层形成，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在实施例中，可以通过至少一个层间介电层(ILD)将四个金属化层与第一衬底107分隔开，但是第一金属化层的精确数量取决于第一半导体管芯101的设计。
可以在第一金属化层上方形成第一钝化层109，以便为下面的结构提供一定程度的保护。第一钝化层109可以由一种或多种合适的介电材料制成，诸如氧化硅、氮化硅、低k电介质(诸如碳掺杂的氧化物)、极低k电介质(诸如多孔碳掺杂的二氧化硅)、这些的组合等。第一钝化层109可以通过诸如化学气相沉积(CVD)的工艺形成，但是可以利用任何合适的工艺，并且第一钝化层109的厚度可以在约0.5μm与约5μm之间。
可以穿过第一钝化层109形成第一外部接触件111，以提供用于第一金属化层与例如位于第一中介层105上的第四外部接触件123(在图1中示出为已经接合至第一外部接触件111)之间的接触的导电区域。在实施例中，第一外部接触件111可以是导电柱，诸如铜柱。在这样的实施例中，可以通过首先在第一钝化层109上方形成厚度在约5μm至约20μm之间(诸如约10μm)的光刻胶(未示出)来形成导电柱。可以图案化光刻胶以暴露出第一钝化层109的导电柱将延伸穿过的部分。一旦被图案化，则光刻胶然后可以用作掩模以去除第一钝化层109的期望部分，从而暴露出第一外部接触件111将与之接触的下面的第一金属化层的那些部分。
第一外部接触件111可以形成在第一钝化层109和光刻胶两者的开口内。第一外部接触件111可以由诸如铜的导电材料形成，但是也可以使用诸如镍、金或金属合金的其他导电材料、它们的组合等。另外，可以使用诸如电镀的工艺来形成第一外部接触件111，通过该工艺，电流流过期望形成第一外部接触件111的第一金属化层的导电部分，并且将第一金属化层浸入溶液中。溶液和电流将例如铜沉积在开口内，以填充和/或过量填充光刻胶和第一钝化层109的开口，从而形成第一外部接触件111。然后可以使用例如化学机械抛光(CMP)工艺、蚀刻工艺、这些工艺的组合等去除过量的导电材料，并且可以通过例如灰化工艺去除光刻胶。
然而，如本领域的普通技术人员将认识到的，上述形成第一外部接触件111的工艺仅是描述，而并不意味着将实施例限制为这些确切的工艺。而是，所描述的工艺旨在是说明性的，因为可以利用用于形成第一外部接触件111的任何合适的工艺。所有合适的工艺完全旨在包括在本实施例的范围内。
另外，如果需要的话，第一外部接触件111可以被第一接触凸块112覆盖。在实施例中，第一接触凸块112可以是诸如微凸块的接触凸块，并且可以包括诸如锡的材料或其他合适的材料，诸如银或铜。在第一接触凸块112是锡焊料凸块的实施例中，可以首先通过诸如蒸发、电镀、印刷、焊料转移、球放置的任何合适的方法形成锡层来形成第一接触凸块112。一旦在结构上形成锡层，就执行回流以将材料成形为所需的凸块形状。
然而，如本领域的普通技术人员将认识到的，尽管以上已将第一外部接触件描述为覆盖有微凸块的铜柱，但是这些旨在是示例性的，并不旨在限制实施例。相反，可以可选地利用任何合适类型的外部接触件，诸如受控塌陷芯片连接(C4)凸块、铜层、镍层、无铅(LF)层、化学镀镍钯浸金(ENEPIG)层、Cu/LF层、Sn/Ag层、Sn/Pb、这些的组合等。可以将任何合适的外部连接件以及用于形成该外部连接件的任何合适的工艺用于第一外部接触件111，并且所有这样的外部连接件完全旨在包括在实施例的范围内。
接下来看第二半导体管芯103，第二半导体管芯103可以包括第二衬底、第二有源器件(在图1中未单独示出)、第二金属化层(在图1中也未单独示出)、第二钝化层和第二外部接触件。在实施例中，第二衬底、第二有源器件、第二金属化层、第二钝化层和第二外部接触件可以分别类似于第一衬底107、第一有源器件、第一金属化层、第一钝化层109和第一外部接触件111，但是它们可以可选地是由不同工艺形成的不同材料。例如，各种器件和层的精确放置和形成将至少部分取决于第二半导体管芯103的期望功能。
可选地，代替将第二半导体管芯103直接接合至第一中介层105，可以使用例如第二外部接触件通过芯片侧界面接合将第二半导体管芯103接合至界面110。在实施例中，界面110可以包括一系列交替的导电材料层(诸如铜、铝、合金、掺杂的多晶硅、其组合等)，以在第二半导体管芯103和第一中介层105之间形成互连。
在实施例中，当界面110仍然是晶圆的一部分时，第二半导体管芯103可以使用第二外部接触件接合至界面110。在第二外部接触件是覆盖有接触凸块的铜柱的实施例中，铜柱可以与界面110上的类似接触件对准，并且可以使用回流工艺将第二外部接触件与界面110接合。可以使用任何合适的工艺将第二半导体管芯103接合至界面110。
在第二半导体管芯103的相对侧上，界面110还可以包括被第二接触凸块126覆盖的第三外部接触件124。在实施例中，第三外部接触件124和第二接触凸块126可以类似于如上所述的第一外部接触件111和第一接触凸块112，诸如为覆盖有接触凸块的导电柱。然而，可以利用任何合适的材料和制造方法来形成第三外部接触件124和第二接触凸块126。
另外，在其中第二半导体管芯103与界面110一起使用并且其中界面具有与第二半导体管芯103不同的尺寸的实施例中，第二半导体管芯103可以用第一密封剂113密封。可以在模制装置中执行密封，模制装置可以包括顶部模制部分和可与顶部模制部分分离的底部模制部分。当顶部模制部分下降至与底部模制部分相邻时，可以形成用于界面110和第二半导体管芯103的模制腔。
在密封工艺期间，顶部模制部分可以与底部模制部分相邻放置，从而将界面110和第二半导体管芯103封闭在模制腔内。一旦被封闭，顶部模制部分和底部模制部分可以形成气密密封，以便控制气体从模制腔的流入和流出。一旦密封，就可以将第一密封剂113放置在模制腔内。
第一密封剂113可以是环氧树脂或模塑料树脂，诸如聚酰亚胺、PPS、PEEK、PES、耐热晶体树脂、这些的组合等。第一密封剂113可以在顶部模制部分和底部模制部分对准之前被放置在模制腔内，或者可以使用压缩模制、传递模制等通过注入口被注入到模制腔中。
一旦第一密封剂113已经被放置在模制腔中，使得第一密封剂113密封第二半导体管芯103，则第一密封剂113可以被固化以便硬化密封剂以获得最佳保护。尽管确切的固化工艺至少部分取决于为第一密封剂113选择的特定材料，但是在选择模塑料作为第一密封剂113的实施例中，固化可以通过诸如将第一密封剂113加热至约100℃至约130℃之间(诸如约125℃)持续约60秒至约3000秒(诸如约600秒)的工艺进行。另外，引发剂和/或催化剂可以被包括在第一密封剂113内以更好地控制固化工艺。
然而，如本领域普通技术人员将认识到的，上述固化工艺仅是示例性工艺，并不意味着限制当前的实施例。也可以使用其他固化工艺，诸如辐射或甚至允许密封剂在环境温度下硬化。可以使用任何合适的固化工艺，并且所有这样的工艺完全旨在包括在本文所讨论的实施例的范围内。
一旦第一密封剂113已经被放置和固化，则可以减薄第一密封剂113。在实施例中，可以例如使用机械研磨或化学机械抛光(CMP)工艺来执行减薄，由此利用化学蚀刻剂和研磨剂来反应并研磨掉第一密封剂113，使得暴露第二半导体管芯103。这样，第二半导体管芯103可以具有也与第一密封剂113齐平的平坦表面。
接下来看第一中介层105，第一中介层105可以包括具有衬底贯通孔(TSV)117的中介层衬底115。在该实施例中，中介层衬底115可以是例如掺杂或未掺杂的硅衬底，或绝缘体上硅(SOI)衬底的有源层。然而，中介层衬底115也可以是玻璃衬底、陶瓷衬底、聚合物衬底或可以提供合适的保护和/或互连功能的任何其他衬底。这些和任何其他合适的材料可以可选地用于中介层衬底115。
在一些实施例中，中介层衬底115可以包括电子元件，诸如电阻器、电容器、信号分配电路、这些的组合等。这些电子元件可以是有源的、无源的或它们的组合。在其他实施例中，中介层衬底115中没有有源和无源电子元件。所有这些组合完全旨在包括在实施例的范围内。
另外，在一些实施例中，在制造工艺中的这个阶段，中介层衬底115是半导体晶圆，诸如十二英寸的半导体晶圆。例如，第一中介层105可以延伸到图1所示的边界之外，以包括附加部分，该附加部分还将包括用于制造附加结构的TSV。这样，当将第一半导体管芯101和第二半导体管芯103接合至第一中介层105时，组合的结构将为晶圆上芯片(CoW)配置。
可以通过首先部分地穿过中介层衬底115形成TSV导体来形成TSV117。可以通过向中介层衬底115施加和显影合适的光刻胶，然后蚀刻中介层衬底115以生成TSV开口(如下面讨论的，稍后被填充)来形成TSV导体。在该阶段，可以形成用于TSV导体的开口，以便延伸到中介层衬底115中的深度至少大于完成的中介层衬底115的最终期望高度。因此，该深度取决于第一中介层105的整体设计，深度可以在中介层衬底115上的表面下方约1μm至约700μm之间，深度约为50μm。用于TSV导体的开口可以形成为具有在约1μm和约100μm之间的直径，诸如约6μm。
一旦形成了用于TSV导体的开口，则可以用例如衬垫(在图1中未单独示出)、阻挡层(在图1中也未单独示出)以及导电材料填充用于TSV导体的开口。在实施例中，衬垫可以是通过诸如化学气相沉积、氧化、物理气相沉积、原子层沉积等工艺形成的诸如氮化硅、氧化硅、介电聚合物、这些的组合等的介电材料。
阻挡层可以包括诸如氮化钛的导电材料，但是可以可选地利用诸如氮化钽、钛、另一电介质等的其他材料。可以使用诸如PECVD的CVD工艺来形成阻挡层。然而，可以可选地使用其他可选工艺，诸如溅射或金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)。可以形成阻挡层以便与下面的用于TSV导体的开口的形状一致。
导电材料可以包括铜，但是可以可选地使用其他合适的材料，诸如铝、钨、合金、掺杂的多晶硅、其组合等。可以通过沉积晶种层，然后将铜电镀到晶种层上，填充和过度填充用于TSV导体的开口来形成导电材料。一旦填充了用于TSV导体的开口，可以通过诸如化学机械抛光(CMP)的研磨工艺去除用于TSV导体的开口之外的多余的阻挡层和多余的导电材料，但是可以使用任何合适的去除工艺。
一旦已经形成TSV导体，则可以在中介层衬底115的第一侧上形成第一再分布层119，以便在TSV导体、第四外部接触件123和第一半导体管芯101与第二半导体管芯103之间提供互连。可以使用用于在集成电路中形成互连线的通用方法来形成第一再分布层119。在实施例中，第一再分布层119包括至少一个导电层，该导电层由诸如铜、铝、钨、钛及其组合的金属形成。可以通过形成晶种层，用图案化的光刻胶(未示出)覆盖晶种层，然后在光刻胶的开口内的晶种层上镀金属来形成至少一个导电层。一旦完成，就去除光刻胶和位于光刻胶下面的晶种层的部分，留下至少一个导电层，该导电层的厚度可以在约2μm至约30μm之间，其中宽度为约5μm。
如本领域技术人员将认识到的，取决于所需的性质，导电层可以是单层导电材料，或者可以是多层导电材料。例如，如上形成的第一再分布层119的导电层可以镀有诸如金或铬的另一种导电材料，以为随后形成的连接件(如下所述)提供良好的粘附性。该镀可以通过诸如CVD的工艺来完成。
在已经形成第一再分布层119的导电层之后，可以在第一再分布层119的导电层上方形成钝化层，并且可以形成穿过介电材料的通孔以提供对第一再分布层119的导电层的电访问。在实施例中，钝化层可以由一种或多种合适的介电材料制成，诸如氧化硅、氮化硅、低k电介质(诸如碳掺杂的氧化物)、极低k电介质(诸如多孔碳掺杂的二氧化硅)、这些的组合等。钝化层可以通过诸如化学气相沉积(CVD)的工艺形成，但是可以采用任何合适的工艺，并且其厚度可以在约0.5μm与约5μm之间。
如果需要，可以重复形成第一再分布层119的导电层和第一再分布层119的钝化层的工艺以形成第一再分布层119的另一层。如果需要，可以重复该工艺多次，以形成第一再分布层119的任何合适数量的层。
一旦已经形成第一再分布层119的导电层和第一再分布层119的钝化层，就可以形成第四外部接触件123，该第四外部接触件123与第一中介层105的第一侧上的第一再分布层119电连接。在实施例中，第四外部接触件123可以类似于第一外部接触件111和第二外部接触件，诸如为覆盖有接触凸块的导电柱。然而，可以可选地使用任何合适类型的外部接触件以及任何其他合适的形成工艺，并且所有这样的类型和工艺完全旨在包括在实施例的范围内。
图1另外示出了中介层衬底115的第二侧的减薄，以便暴露用于TSV的开口并且由延伸穿过中介层衬底115的导电材料形成TSV 117。在实施例中，中介层衬底115的第二侧的减薄可以使TSV 117暴露。可以通过诸如CMP的平坦化工艺或蚀刻来执行中介层衬底115的第二侧的减薄。
另外，如果需要的话，然后可以使中介层衬底115的后侧凹进，以允许TSV 117从中介层衬底115的后侧突出。在实施例中，可以使用诸如干蚀刻工艺的蚀刻工艺执行凹进，但是可以利用任何合适的工艺。在实施例中，TSV 117可以从中介层衬底115的后侧突出约0.5μm与约10μm之间的距离，诸如约5μm。
一旦TSV 117从中介层衬底115突出，就可以形成钝化层121以保护TSV117。在实施例中，钝化层121可以由一种或多种合适的介电材料制成，诸如氧化硅、氮化硅、诸如聚苯并恶唑(PBO)的聚合物、模塑料、诸如碳掺杂氧化物的低k电介质、诸如多孔碳掺杂的二氧化硅的极低k电介质、这些的组合等。钝化层121可以通过低温化学气相沉积(LTCVD)形成，但是也可以利用任何合适的沉积工艺，诸如CVD、PVD、ALD、模制工艺、这些的组合等。在形成钝化层121之后，也可以减薄钝化层121以便再次暴露出TSV117。在实施例中，可以使用化学机械抛光工艺来减薄钝化层121，直到暴露出TSV 117。
可选地，一旦已经减薄中介层衬底115，就可以在中介层衬底115的第二侧上形成与TSV 117电连接的第二再分布层。在实施例中，第二再分布层可以类似于第一再分布层119并且可以以类似的方式形成。然而，可以利用任何合适的工艺。
一旦准备好，则可以使用例如接合工艺将第一半导体管芯101和第二半导体管芯103接合至第一中介层105。在第一外部接触件111、第三外部接触件124和第四外部接触件123是被第一接触凸块112或第二接触凸块126覆盖的铜柱的实施例中，可以通过首先使第一外部接触件111和第三外部接触件124与相应的第四外部接触件123对准来执行接合工艺。一旦接触，则可以执行回流工艺以便回流第一接触凸块112和第二接触凸块126，从而将第一外部接触件111和第三外部接触件124与第四外部接触件123接合。
图2示出，一旦第一半导体管芯101和第二半导体管芯103已经接合至第一中介层105，则可以使用例如第二密封剂201来密封第一半导体管芯101和第二半导体管芯103。在实施例中，第一半导体管芯101和第二半导体管芯103可以如以上关于第一密封剂113所描述的那样被密封(参见例如图1)。例如，可以将第一半导体管芯101和第二半导体管芯103放置在模制腔中，将第二密封剂201放置在第一半导体管芯101和第二半导体管芯103周围，可选地固化第二密封剂201，并且然后将第二密封剂201平坦化以暴露第一半导体管芯101、第二半导体管芯103和第一密封剂113。然而，可以使用任何合适的工艺和任何合适的材料。
如果需要的话，可以在接合和密封之后将中介层衬底115分割以形成晶圆结构上第一芯片200。在实施例中，使用例如模切锯、激光器、一个或多个蚀刻工艺或其他装置将中介层衬底115分离，以分割中介层衬底115。然而，可以使用任何合适的工艺来分离中介层衬底115。
图3示出，一旦分割晶圆结构上第一芯片200，就使用例如第三密封剂301将晶圆结构上第一芯片200与晶圆结构上第二芯片300密封在一起。在实施例中，晶圆结构上第二芯片300可以包括接合至第二中介层307并被第四密封剂309密封的第三半导体器件303和第四半导体器件305。在实施例中，第三半导体器件303可以类似于第一半导体管芯101，第四半导体器件305可以类似于第二半导体管芯103(如果需要的话，包括接合至界面)，第二中介层307可以类似于第一中介层105，并且第四密封剂309可以类似于第二密封剂201。
此外，晶圆结构上第二芯片300内的器件(例如，第三半导体器件303和第四半导体器件305)设计为至少部分地与晶圆结构上第一芯片200内的器件(例如，第一半导体管芯101和第二半导体管芯103)协同工作。这样，尽管第三半导体器件303和第四半导体器件305可以类似于第一半导体管芯101和第二半导体管芯103，但是在其他实施例中，它们是不同的以提供互补的功能。可以提供器件和功能的任何合适的组合，并且所有这样的组合完全旨在包括在实施例的范围内。
在实施例中，可以如上关于第一密封剂113所描述的那样密封晶圆结构上第一芯片200和晶圆结构上第二芯片300。例如，晶圆结构上第一芯片200和晶圆结构上第二芯片300可以放置在模制腔中(例如，在载体衬底(未示出)上)，将第三密封剂301放置在晶圆结构上第一芯片200和晶圆结构上第二芯片300周围和之间，可选地固化第三密封剂301，然后将第三密封剂301平坦化以暴露晶圆结构上第一芯片200和晶圆结构上第二芯片300。然而，可以利用任何合适的工艺和任何合适的材料。
在实施例中，可以调整晶圆结构上第一芯片200和晶圆结构上第二芯片300的尺寸和放置晶圆结构上第一芯片200和晶圆结构上第二芯片300，以减小整个器件的占用面积，并且还可以使得生产友好的光刻掩模组可以用于帮助制造第一中介层105和第二中介层307(并避免将图案缝合在一起)。在特定实施例中，晶圆结构上第一芯片200和晶圆结构上第二芯片300中的每个可以具有在约12mm与约64mm之间的第一宽度W1，诸如约37mm，而晶圆结构上第一芯片200和晶圆结构上第二芯片300的每个可以具有在约12mm和约64mm之间的第一长度(在图3中未单独示出，因为它延伸到图中和从图中延伸出)，诸如约47mm。另外，可以将晶圆结构上第一芯片200和晶圆结构上第二芯片300可以放置为彼此间隔开约2.5mm与约0.04mm之间的第一距离D1，诸如约0.07mm。然而，这些尺寸旨在是示例性的，并且可以利用任何合适的尺寸或尺寸的组合(在晶圆结构上第一芯片200具有与晶圆结构上第二芯片300不同的尺寸的实施例中)。
另外，尽管在图3中仅示出了晶圆结构上第一芯片200和晶圆结构上第二芯片300，但这旨在是示例性的，而不是限制性的。而是，可以利用任何合适数量的结构，诸如三个、四个或更多个结构。所有这些数量的结构完全旨在包括在实施例的范围内。
图4A示出，一旦已经使用第三密封剂301密封晶圆结构上第一芯片200和晶圆结构上第二芯片300，就可以形成与第一中介层105和第二中介层307电连接的集成扇出通孔(TIV)401，并且可以放置桥接组件403，以将晶圆结构上第一芯片200与晶圆结构上第二芯片300互连。在实施例中，可以通过首先在晶圆结构上第一芯片200、晶圆结构上第二芯片300和第三密封剂301上面形成晶种层来形成TIV 401。在实施例中，晶种层是导电材料的薄层，其有助于在随后的处理步骤期间形成较厚的层。晶种层可以包括约1000埃厚的钛层，然后是约5000埃厚的铜层。取决于期望的材料，可以使用诸如溅射、蒸发或PECVD工艺的工艺来产生晶种层。晶种层可以形成为具有约0.3μm至约1μm之间的厚度，诸如约0.5μm。
一旦形成晶种层，就将光刻胶放置在晶种层上方。在实施例中，可以使用例如旋涂技术将光刻胶放置在晶种层上至约50μm至约250μm之间的高度，诸如约120μm。一旦就位，然后可以通过将光刻胶暴露于图案化的能量源(例如，图案化的光源)，以引起化学反应，从而在光刻胶的那些暴露于图案化的光源的部分上引起物理变化来图案化光刻胶。然后，根据所需图案，将显影剂施加到曝光的光刻胶上以利用物理变化，并且选择性地去除光刻胶的曝光部分或光刻胶的未曝光部分。
在实施例中，形成在光刻胶中的图案是用于TIV 401的图案。TIV401以这样的布置形成，位于随后附接的器件(诸如桥接组件403)的不同侧。然而，可以利用TIV 401的图案的任何合适的布置。
在实施例中，TIV 401形成在光刻胶内并且包括一种或多种导电材料，诸如铜、钨、其他导电金属等，并且可以例如通过电镀、化学镀等形成。在实施例中，使用电镀工艺，其中将晶种层和光刻胶浸没或浸入电镀液中。晶种层表面电连接至外部DC电源的负极侧，使得晶种层在电镀工艺中用作阴极。固态导电阳极(诸如铜阳极)也浸入溶液中，并且附接到电源的正极。来自阳极的原子溶解到溶液中，阴极(例如晶种层)从溶液中获取溶解的原子，从而在光刻胶的开口内镀晶种层的暴露的导电区域。
一旦使用光刻胶和晶种层形成了TIV 401，就可以使用适当的去除工艺去除光刻胶。在实施例中，可以使用等离子体灰化工艺来去除光刻胶，由此可以提高光刻胶的温度，直到光刻胶经历热分解并且可以被去除为止。然而，可以利用任何其他合适的工艺，诸如湿剥离。光刻胶的去除可以暴露出下面的晶种层的部分。
一旦暴露，就可以执行晶种层的暴露部分的去除。在实施例中，可以通过例如湿或干蚀刻工艺来去除晶种层的暴露部分(例如，未被TIV 401覆盖的那些部分)。例如，在干蚀刻工艺中，可以使用TIV 401作为掩模将反应物引向晶种层。在另一个实施例中，可以将蚀刻剂喷雾或以其他方式使其与晶种层接触，以去除晶种层的暴露部分。
在形成TIV 401之后，可以将桥接组件403放置为邻近TIV 401，以便将晶圆结构上第一芯片200与晶圆结构上第二芯片300连接。为了互连晶圆结构上第一芯片200与晶圆结构上第二芯片300，桥接组件403具有电连接以在水平和垂直方向上路由信号。
在特定实施例中，桥接组件403可以是类似于第一中介层105(以上关于图1描述)的第三中介层。例如，在该实施例中，桥接组件403可以包括桥接衬底405(其可以类似于中介层衬底115)、一个或多个桥接再分布层407(类似于第一再分布层119)以及可选地，类似于TSV 117，也可以形成一个或多个桥接通孔411。
在实施例中，调整桥接组件403的尺寸以互连晶圆结构上第一芯片200和晶圆结构上第二芯片300，同时仍然能够位于TIV 401之间。在一些实施例中，桥接组件403可以具有在约2mm至约32mm之间的第二宽度W2，诸如约5mm，同时还具有在约12mm至约65mm之间的第二长度(未在图4A中示出，因为第二长度将延伸到图中和从图中延伸出)，诸如约47mm。然而，可以利用任何合适的尺寸。
另外，桥接组件403还可以包括连接至一个或多个桥接再分布层407的第五外部接触件409。在实施例中，第五外部接触件409可以类似于第一接触凸块112，诸如为导电凸块，诸如焊料凸块。然而，可以利用任何合适的外部接触件来将桥接组件403与第一中介层105和第二中介层307连接。
在第五外部接触件409是导电凸块的实施例中，可以通过首先将第五外部接触件409放置为与第一中介层105和第二中介层307物理接触，将桥接组件403直接接合至晶圆结构上第一芯片200以及晶圆结构上第二芯片300。在实施例中，可以使用例如拾取和放置工艺来放置桥接组件403。然而，可以利用放置桥接组件403的任何其他方法。
一旦将第五外部接触件409放置为与晶圆结构上第一芯片200以及与晶圆结构上第二芯片300连接，就可以执行回流工艺以使第五外部接触件409回流，从而将第五外部接触件409与第一中介层105和第二中介层307接合。
图4B示出了另一个实施例，其中，桥接组件403使用混合接合直接接合至晶圆结构上第一芯片200以及晶圆结构上第二芯片300。在该实施例中，代替第五外部接触件409是导电凸块，桥接组件403可以包括位于第一晶圆接合层415内的第一导电晶圆接合材料413。根据一些实施例，第一晶圆接合层415由诸如氧化硅、氮化硅等的含硅介电材料形成。可以使用任何合适的方法来沉积第一晶圆接合层415，诸如原子层沉积(ALD)、CVD、高密度等离子体化学气相沉积(HDPCVD)、PVD等，厚度为约1nm和约1000nm之间，诸如约5nm。然而，可以使用任何合适的材料、工艺和厚度。
一旦已经形成第一晶圆接合层415，就可以在第一晶圆接合层415内形成接合开口，以准备形成第一导电晶圆接合材料413。在实施例中，可以通过以下方式形成接合开口：首先在第一晶圆接合层415的顶面上方施加光刻胶并且图案化光刻胶。然后，光刻胶用于蚀刻第一晶圆接合层415以形成开口。可以通过干蚀刻(例如，反应离子蚀刻(RIE)或中性束蚀刻(NBE))、湿蚀刻等来蚀刻第一晶圆接合层415。
一旦形成开口，就可以形成第一导电晶圆接合材料413。在实施例中，第一导电晶圆接合材料413可以包括阻挡层、晶种层、填充金属或它们的组合(未单独示出)。阻挡层可以包括钛、氮化钛、钽、氮化钽等。晶种层可以是诸如铜的导电材料，并且可以根据期望的材料，使用诸如溅射、蒸发或等离子体增强化学气相沉积(PECVD)等的工艺，毯式沉积在阻挡层上方。填充金属可以是导体，诸如铜或铜合金，并且可以沉积在晶种层上方，以通过诸如电或化学镀的镀工艺来填充或过度填充开口。一旦沉积了填充金属，就可以通过诸如化学机械抛光的平坦化工艺从开口的外部去除填充金属、晶种层和阻挡层的多余材料。然而，尽管已经描述了单镶嵌工艺，但是也可以利用任何合适的方法，诸如双镶嵌工艺。
然而，在上述实施例中，形成、图案化第一晶圆接合层415，并且在平坦化之前将第一导电晶圆接合材料413镀到开口中，这旨在是示例性的，而不是限制性的。而是，可以利用形成第一晶圆接合层415和第一导电晶圆接合材料413的任何合适的方法。在其他实施例中，可以首先使用例如光刻图案化和镀工艺来形成第一导电晶圆接合材料413，然后在使用CMP平坦化之前，使用介电材料来间隙填充第一导电晶圆接合材料413周围的区域。任何这样的制造工艺完全旨在被包括在实施例的范围内。类似地，在该实施例中，第二晶圆接合层417和第二导电晶圆接合材料419形成在晶圆结构上第一芯片200和晶圆结构上第二芯片300的每个上。
一旦形成接合层和导电晶圆接合材料，就使用例如混合接合将桥接组件403接合至晶圆结构上第一芯片200和晶圆结构上第二芯片300。在实施例中，可以活化第一晶圆接合层415和第一导电晶圆接合材料413的表面以及第二晶圆接合层417和第二导电晶圆接合材料419的表面。作为实例，该活化可以包括干处理、湿处理、等离子体处理、暴露于惰性气体等离子体、暴露于H2、暴露于N2、暴露于O2或它们的组合。在使用湿处理的实施例中，例如，可以使用RCA清洁。在另一个实施例中，活化工艺可以包括其他类型的处理。
在活化工艺之后，可以将桥接组件403放置成与晶圆结构上第一芯片200和晶圆结构上第二芯片300两者接触。在利用混合接合的特定实施例中，第一导电晶圆接合材料413与第二导电晶圆接合材料419物理接触，而第一晶圆接合层415与第二晶圆接合层417物理接触。活化工艺化学改性表面，材料之间的接合工艺从物理接触开始。
一旦接合工艺开始，就可以通过使组件经受热处理来增强接合。在实施例中，可以使桥接组件403以及晶圆结构上第一芯片200和晶圆结构上第二芯片300经受约200℃至约400℃之间的低温，以增强第一晶圆接合层415与第二晶圆接合层417之间的接合。然后，可以使桥接组件403和晶圆结构上第一芯片200以及晶圆结构上第二芯片300经受第一导电晶圆接合材料413和第二导电晶圆接合材料419的材料的共晶点处或之上的温度。以这种方式，桥接组件403与晶圆结构上第一芯片200和晶圆结构上第二芯片300的融合形成了混合接合器件。
另外，尽管已经描述了特定的工艺以启动和加强桥接组件403与晶圆结构上第一芯片200和晶圆结构上第二芯片300之间的混合接合，但是这些描述旨在是示例性的，而不限制于实施例。而是，可以利用烘烤、退火、压制或其他接合工艺的任何合适的组合或工艺的组合。所有这样的工艺完全旨在包括在实施例的范围内。
图5示出，一旦已经连接了桥接组件403并且已经形成了TIV 401，就可以用第五密封剂501来封装桥接组件403和TIV 401。在实施例中，可以类似于以上关于图1描述的第一密封剂113来密封桥接组件403和TIV401。例如，可以将桥接组件403和TIV 401放置在模制腔内，并且可以将第五密封剂501注入或以其他方式放置在模制腔内。一旦就位，第五密封剂501被固化，然后被平坦化以至少暴露出TIV401。然而，可以使用任何合适的方法和材料来密封桥接组件403和TIV 401。
一旦桥接组件403已经被用于互连晶圆结构上第一芯片200和晶圆结构上第二芯片300并且桥接组件403和TIV 401已经被封装，就可以形成第三再分布层503以提供与TIV401的电连接。在实施例中，可以类似于以上关于图1描述的第一再分布层119形成第三再分布层503。例如，可以以期望的图案沉积导电材料，并且介电材料可以用于覆盖和隔离导电材料，并且该工艺可以根据需要重复多次，以形成多个导电和介电层。
可选地，桥接组件403也可以直接电连接至第三再分布层503。例如，在本实施例中，第五密封剂501可以被平坦化以暴露一个或多个桥接通孔411，使得第五密封剂501、TIV401和一个或多个桥接通孔411彼此齐平。
一旦一个或多个桥接通孔411暴露，就可以如上所述形成第三再分布层503。然而，第三再分布层503不仅形成为与TIV 401电连接，而且还形成为与桥接组件403连接。这样，电桥接组件403电连接至晶圆结构上第一芯片200、晶圆结构上第二芯片300和第三再分布层503的每个。
图5另外示出了与第三再分布层503电连接的第六外部接触件505和第三接触凸块507的形成。在实施例中，第六外部接触件505和第三接触凸块507可以使用与上面关于图1描述的第一外部接触件111和第一接触凸块112的形成类似的材料和方法形成。例如，第六外部接触件505可以是铜柱，并且第三接触凸块507可以是焊料凸块。然而，可以利用任何合适的方法和材料。
图5另外示出了第六外部接触件505与第三衬底509的接合以形成衬底上晶圆上芯片(CoWoS)结构。在实施例中，第三衬底509可以是印刷电路板，诸如形成为诸如双马来酰亚胺三嗪(BT)、FR-4、ABF等的聚合物材料的多个薄层(或层压件)的堆叠件的层压衬底。然而，可以可选地利用任何其他合适的衬底，诸如硅中介层、硅衬底、有机衬底、陶瓷衬底等，并且提供支持和连接的所有这些再分布衬底都完全包括在实施例的范围内。
通过首先使第三衬底509与第六外部接触件505和第三接触凸块507对准，可以将第三衬底509接合至第六外部接触件505。一旦物理接触，就可以执行回流以使第三接触凸块507回流，并且将第六外部接触件505与第三衬底509接合。然而，可以可选地使用任何其他合适的结合。
通过利用桥接组件403，可以避免使用单个中介层来连接每个器件(例如，第一半导体管芯101、第二半导体管芯103、第三半导体器件303和第四半导体器件305)。特别地，将不同的器件划分到不同的中介层(例如，第一中介层105和第二中介层307)上，然后将不同的中介层与桥接组件集成为模制平台，与单个中介层相关联的每个问题也可以减少或消除。例如，可以通过使用多个较小的中介层来减少由单个大型中介层引起的应力。另外，通过使用多个较小的中介层，可以避免与单个中介层大于光刻掩模时的缝合相关联的问题。在避免这些问题的情况下，整个工艺可以变得更加可靠并且提高产量。
图6示出了另一实施例，其中桥接组件403不是关于图4A至图4B所述的单独的半导体器件，而是被集成为第三再分布层503的一部分并且间接地通过TIV401间接地连接至晶圆结构上第一芯片200和晶圆结构上第二芯片300。在该实施例中，桥接组件403与第三再分布层503的导电和介电部分同时形成。然而，不是单独地互连TIV401和第六外部接触件505，第三再分布层503内的桥接组件403互连晶圆结构上第一芯片200和晶圆结构上第二芯片300。
在这样的实施例中，第三再分布层503和桥接组件403可以形成为通过TIV 401互连晶圆结构上第一芯片200和晶圆结构上第二芯片300，如图6所示。然而，在其他实施例中，可以省略TIV 401和第五密封剂501，并且第三再分布层503和桥接组件403可以形成为直接与TSV 117连接。可以利用任何适当的配置。
图7示出了另外的实施例，其中，桥接组件403位于第三衬底509附近或内部。在这样的实施例中，桥接组件403可以包括将晶圆结构上第一芯片200和晶圆结构上第二芯片300互连的电路由。在第三衬底509是印刷电路板的特定实施例中，桥接组件403包括在印刷电路板的表面上的电路由，该电路由用于在晶圆结构上第一芯片200和晶圆结构上第二芯片300之间路由信号，从而互连晶圆结构上第一芯片200和晶圆结构上第二芯片300。特别地，晶圆结构上第一芯片200和晶圆结构上第二芯片300将接合至桥接组件，因为晶圆结构上第一芯片200和晶圆结构上第二芯片300接合至第三衬底509。然而，可以利用任何合适的结构来互连晶圆结构上第一芯片200和晶圆结构上第二芯片300。
另外，通过在第三衬底509内形成桥接组件403，可以省略其他元件。例如，当桥接组件403位于第三衬底509内时，可以省略TIV 401和第五密封剂501。代替地，第三再分布层503、第六外部接触件505和第三接触凸块507可以形成为与TIV 401直接接触。另外，由于没有形成TIV 401，因此晶圆结构上第一芯片200和晶圆结构上第二芯片300的密封也可以省略，并且第三密封剂301未发挥实际作用。由于这样的省略，可以获得更小和更紧凑的结构。
通过利用桥接组件403将晶圆结构上第一芯片200(具有第一中介层105)与晶圆结构上第二芯片300(具有第二中介层307)连接，多个晶圆结构上芯片(例如，两个或更多)与多个中介层可以集成在一起以形成模制平台，然后连接至衬底。由于能够使用多个晶圆结构上芯片和多个中介层，因此可以避免使用单个中介层以及单个中介层所带来的问题。例如，可以避免由单个中介层发生的由大应力引起的可靠性问题，以及与使用多个光刻掩模有关的制造问题，诸如缝合。
根据实施例，一种半导体器件包括：第一半导体器件，接合至第一中介层；第二半导体器件，接合至不同于第一中介层的第二中介层；以及桥接组件，通过第一中介层和第二中介层电连接第一半导体器件和第二半导体器件。在实施例中，桥接组件接合至第一中介层和第二中介层。在实施例中，半导体器件还包括：第一密封剂，密封第一中介层和第二中介层；以及第二密封剂，密封桥接组件，第二密封剂不同于第一密封剂。在实施例中，半导体器件还包括从第二密封剂的第一侧延伸到第二密封剂的与第一侧相对的第二侧的通孔。在实施例中，半导体器件还包括将第一半导体器件和第二半导体器件电连接至外部接触件的再分布层，桥接组件位于再分布层内。在实施例中，半导体器件还包括：第三半导体器件，接合至第一中介层；以及密封剂，密封第一半导体器件和第三半导体器件。在实施例中，半导体器件还包括电连接至第一中介层和第二中介层的衬底，其中，桥接组件位于衬底内。
根据另一个实施例，一种半导体器件包括：桥接组件；第一中介层，电连接至桥接组件；第二中介层，电连接至桥接组件；第一半导体器件，接合至第一中介层并且由第一密封剂围绕；第二半导体器件，接合至第二中介层并且由第二密封剂围绕；以及衬底，电连接至第一中介层和第二中介层。在实施例中，半导体器件还包括位于第一中介层和第二中介层之间的第三密封剂，其中衬底位于桥接组件的与第一中介层相反的一侧。在实施例中，半导体器件还包括：与第一中介层物理接触的通孔；以及第三密封剂，围绕通孔和桥接组件。在实施例中，半导体器件是衬底上晶圆上芯片器件。在实施例中，桥接组件接合至第一中介层和第二中介层。在实施例中，桥接组件混合接合至第一中介层。在实施例中，桥接组件位于再分布层内。
根据又一个实施例，一种制造半导体器件的方法，该方法包括：将第一半导体器件接合至第一中介层；用第一密封剂密封第一半导体器件；将第二半导体器件接合至不同于第一中介层的第二中介层；用第二密封剂密封第二半导体器件；利用桥接组件将第一中介层连接至第二中介层；以及将衬底电连接至第一中介层和第二中介层。在实施例中，该方法还包括用第三密封剂密封第一密封剂和第二密封剂。在实施例中，将第一中介层连接至第二中介层还包括：形成与第一中介层电连接的第一通孔；形成与第二中介层电连接的第二通孔；将桥接组件与第一中介层和第二中介层接合；以及密封第一通孔、第二通孔和桥接组件。在实施例中，将桥接组件与第一中介层和第二中介层接合包括将桥接组件与第一中介层和第二中介层混合接合。在实施例中，将桥接组件与第一中介层和第二中介层接合包括执行回流工艺。在实施例中，该方法还包括将第三半导体器件与第一中介层接合，其中第一半导体器件是逻辑器件，并且第三半导体器件是高带宽存储器。
本发明概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为衬底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不面向远离本发明的精神和范围，并且在不面向远离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
第一半导体器件，接合至第一中介层；
第二半导体器件，接合至与所述第一中介层不同的第二中介层；以及
桥接组件，通过所述第一中介层和所述第二中介层电连接所述第一半导体器件和所述第二半导体器件。
2.根据权利要求1所述的半导体器件，其中，所述桥接组件接合至所述第一中介层和所述第二中介层。
3.根据权利要求2所述的半导体器件，还包括：
第一密封剂，密封所述第一中介层和所述第二中介层；以及
第二密封剂，密封所述桥接组件，所述第二密封剂不同于所述第一密封剂。
4.根据权利要求3所述的半导体器件，还包括从所述第二密封剂的第一侧延伸到所述第二密封剂的与所述第一侧相对的第二侧的通孔。
5.根据权利要求1所述的半导体器件，还包括将所述第一半导体器件和所述第二半导体器件电连接至外部接触件的再分布层，所述桥接组件位于所述再分布层内。
6.根据权利要求1所述的半导体器件，还包括：
第三半导体器件，接合至所述第一中介层；以及
密封剂，密封所述第一半导体器件和所述第三半导体器件。
7.根据权利要求1所述的半导体器件，还包括电连接至所述第一中介层和所述第二中介层的衬底，其中，所述桥接组件位于所述衬底内。
8.一种半导体器件，包括：
桥接组件；
第一中介层，电连接至所述桥接组件；
第二中介层，电连接至所述桥接组件；
第一半导体器件，接合至所述第一中介层并且由第一密封剂围绕；
第二半导体器件，接合至所述第二中介层并且由第二密封剂围绕；以及
衬底，电连接至所述第一中介层和所述第二中介层。
9.根据权利要求8所述的半导体器件，还包括位于所述第一中介层和所述第二中介层之间的第三密封剂，其中，所述衬底位于所述桥接组件的与所述第一中介层相反的一侧上。
10.一种制造半导体器件的方法，所述方法包括：
将第一半导体器件接合至第一中介层；
用第一密封剂密封所述第一半导体器件；
将第二半导体器件接合至不同于所述第一中介层的第二中介层；
用第二密封剂密封所述第二半导体器件；
利用桥接组件将所述第一中介层连接至所述第二中介层；以及
将衬底电连接至所述第一中介层和所述第二中介层。
CN202010794352.4A 2019-08-08 2020-08-10 半导体器件及其制造方法 Pending CN112349682A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962884517P 2019-08-08 2019-08-08
US62/884,517 2019-08-08
US16/887,458 2020-05-29
US16/887,458 US11569172B2 (en) 2019-08-08 2020-05-29 Semiconductor devices and methods of manufacture

Publications (1)

Publication Number Publication Date
CN112349682A true CN112349682A (zh) 2021-02-09

Family

ID=74188394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010794352.4A Pending CN112349682A (zh) 2019-08-08 2020-08-10 半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN112349682A (zh)
DE (1) DE102020115288A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114899185A (zh) * 2022-07-12 2022-08-12 之江实验室 一种适用于晶圆级异质异构芯粒的集成结构和集成方法
US11887964B1 (en) 2022-07-12 2024-01-30 Zhejiang Lab Wafer-level heterogeneous dies integration structure and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267238A1 (en) * 2008-04-28 2009-10-29 Douglas James Joseph Bridges for interconnecting interposers in multi-chip integrated circuits
US20110304349A1 (en) * 2010-06-11 2011-12-15 Texas Instruments Incorporated Lateral coupling enabled topside only dual-side testing of tsv die attached to package substrate
CN106206539A (zh) * 2014-09-19 2016-12-07 英特尔公司 互连布线配置以及相关技术
CN107301978A (zh) * 2016-04-14 2017-10-27 美光科技公司 具有多个共面中介元件的半导体封装
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267238A1 (en) * 2008-04-28 2009-10-29 Douglas James Joseph Bridges for interconnecting interposers in multi-chip integrated circuits
US20110304349A1 (en) * 2010-06-11 2011-12-15 Texas Instruments Incorporated Lateral coupling enabled topside only dual-side testing of tsv die attached to package substrate
CN106206539A (zh) * 2014-09-19 2016-12-07 英特尔公司 互连布线配置以及相关技术
CN107301978A (zh) * 2016-04-14 2017-10-27 美光科技公司 具有多个共面中介元件的半导体封装
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114899185A (zh) * 2022-07-12 2022-08-12 之江实验室 一种适用于晶圆级异质异构芯粒的集成结构和集成方法
CN114899185B (zh) * 2022-07-12 2022-12-02 之江实验室 一种适用于晶圆级异质异构芯粒的集成结构和集成方法
WO2024011880A1 (zh) * 2022-07-12 2024-01-18 之江实验室 适用于晶圆级异质异构芯粒的集成结构和集成方法
US11887964B1 (en) 2022-07-12 2024-01-30 Zhejiang Lab Wafer-level heterogeneous dies integration structure and method

Also Published As

Publication number Publication date
DE102020115288A1 (de) 2021-02-11

Similar Documents

Publication Publication Date Title
US10741512B2 (en) Semiconductor package and method of forming the same
US11901258B2 (en) Iintegrated fan-out packages with embedded heat dissipation structure
CN109786268B (zh) 半导体封装件中的金属化图案及其形成方法
TWI717652B (zh) 半導體封裝體及其形成方法
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
CN110364443B (zh) 半导体器件和制造方法
KR102585621B1 (ko) 집적 회로 패키지 및 방법
KR20150050322A (ko) 칩 온 패키지 구조 및 방법
CN111834314B (zh) 封装结构及其制造方法
US20220130788A1 (en) Multi-Chip Integrated Fan-Out Package
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
US20210305146A1 (en) Chip-on-wafer structure with chiplet interposer
KR102379087B1 (ko) 반도체 디바이스 및 제조 방법
CN112349682A (zh) 半导体器件及其制造方法
CN113053827A (zh) 半导体结构及其形成方法
CN112582389A (zh) 半导体封装件、封装件及其形成方法
US20220367466A1 (en) Semiconductor Devices with System on Chip Devices
US11856800B2 (en) Semiconductor devices with system on chip devices
CN115497913A (zh) 半导体封装和其制造方法
CN114975359A (zh) 半导体器件和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination