TW201631719A - 半導體裝置及製造方法 - Google Patents

半導體裝置及製造方法 Download PDF

Info

Publication number
TW201631719A
TW201631719A TW104123037A TW104123037A TW201631719A TW 201631719 A TW201631719 A TW 201631719A TW 104123037 A TW104123037 A TW 104123037A TW 104123037 A TW104123037 A TW 104123037A TW 201631719 A TW201631719 A TW 201631719A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
metal layer
package
substrate
Prior art date
Application number
TW104123037A
Other languages
English (en)
Other versions
TWI585920B (zh
Inventor
林俊成
蔡柏豪
鄭禮輝
陳建聲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201631719A publication Critical patent/TW201631719A/zh
Application granted granted Critical
Publication of TWI585920B publication Critical patent/TWI585920B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

本揭露係提供半導體裝置與方法，用於在封裝架構上的積體扇出封裝內的半導體晶粒提供加強的熱移除。在一實施例中，在半導體晶粒的背面上形成金屬層，以及封裝半導體晶粒與貫穿通路。暴露部分的金屬層，並且連接熱晶粒，用以從半導體晶粒移除熱。

Description

半導體裝置及製造方法
本揭露係關於半導體裝置以及製造方法。
由於持續改良各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的積體密度，半導體產業已快速成長。整體而言，積體密度的持續改良係來自於重複縮小最小特徵尺寸(例如，將半導體製程節點縮小至次20奈米節點)，使得能夠在給定的面積中整合更多的組件。隨著微小化的需求，近來已發展更高速與更大帶寬以及較低的功率消耗與遲滯，需要更小與更具創造性的半導體晶粒封裝技術。
隨著半導體技術的進展，堆疊與接合的半導體裝置已合併成為有效的替代方式，進一步縮小半導體裝置的實體尺寸。在堆疊半導體裝置中，例如邏輯、記憶體、處理器電路以及類似物等主動電路係至少部分製造於個別基板上，而後實體且電接合在一起，以形成功能性裝置。此接合製程使用精密技術，且改良是理想的。
本揭露的一些實施例係提供一種半導體裝置，其包括第一半導體基板，其具有位在該第一半導體基板之第一側上的第一外部連接物；第一複數個貫穿通路，其延伸穿過封裝物，其中該封裝物 將該第一半導體基板與該第一複數個貫穿通路分離；以及金屬層，其覆蓋與該第一側相對之該第一半導體基板的第二側，其中該金屬層並未延伸在該第一複數個貫穿通路的上方。
本揭露的一些實施例係提供一種半導體裝置，其包括第一半導體基板，其具有第一側以及與該第一側相對的第二側；第一電接點，其係位於該第一側下方；金屬層，其係延伸於該第二側上方；第一貫穿通路，其中該第一貫穿通路具有第一高度，其大於該第一電接點至該金屬層的距離；封裝物，其延伸於該第一貫穿通路與該第一半導體基板之間；第一可回銲材料，其係與該金屬層實體接觸；聚合物層，其係位於該金屬層上方，並且至少部分位在部分的該第一可回銲材料上方；以及第二可回銲材料，其係與該第一可回銲材料實體接觸，並且延伸遠離該第一半導體基板而突出該聚合物層。
本揭露的一些實施例係提供一種製造半導體裝置的方法，其包括在第一半導體基板的第一側上，配置金屬層，其中該第一半導體基板具有主動裝置，該主動裝置係位在與該第一側相對的第二側上；將該第一半導體基板配置在貫穿通路旁邊；封裝該第一半導體基板、該金屬層以及該貫穿通路；薄化該封裝物，以暴露該貫穿通路；以及經由聚合物層暴露該金屬層。
101‧‧‧載體基板
103‧‧‧黏著層
105‧‧‧聚合物層
107‧‧‧第一晶種層
201‧‧‧第一半導體裝置
301‧‧‧第二半導體裝置
107‧‧‧第一晶種層
109‧‧‧光阻
111‧‧‧通路
203‧‧‧第一基板
205‧‧‧第一金屬化層
207‧‧‧第一接點墊
211‧‧‧第一鈍化層
209‧‧‧第一外部連接物
501‧‧‧重佈層
213‧‧‧第一金屬層
214‧‧‧第一膠層
217‧‧‧晶粒附接膜
219‧‧‧第一阻障層
221‧‧‧第二阻障層
303‧‧‧第二基板
305‧‧‧第二金屬化層
307‧‧‧第二接點墊
309‧‧‧第二外部連接物
311‧‧‧第二鈍化層
313‧‧‧第二金屬層
401‧‧‧封裝物
501‧‧‧重佈層(RDL)
503‧‧‧第三鈍化層
505‧‧‧第三外部連接物
601‧‧‧環狀結構
701‧‧‧背面保護層
703‧‧‧第一開口
707‧‧‧第二開口
801‧‧‧第一封裝
803‧‧‧熱傳導保護層
900‧‧‧熱晶粒
909‧‧‧第三接點墊
910‧‧‧第四外部連接物
902‧‧‧第二封裝
903‧‧‧第三基板
905‧‧‧第三半導體裝置
907‧‧‧第四半導體裝置
911‧‧‧第二封裝物
913‧‧‧第五外部連接物
915‧‧‧穿過基板通路
917‧‧‧打線
1001‧‧‧第二晶種層
1003‧‧‧第三晶種層
1301‧‧‧第三開口
1303‧‧‧第四開口
1501‧‧‧底膠填充材料
由以下詳細說明與附隨圖式得以最佳了解本揭露之各方面。注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。
圖1係根據一些實施例說明貫穿通路的形成。
圖2A至2B係根據一些實施例說明具有金屬層之半導體裝置的實施例。
圖3係根據一些實施例說明貫穿通路之間的半導體裝 置之配置。
圖4係根據一些實施例說明半導體裝置與貫穿通路之封裝。
圖5係根據一些實施例說明重佈層與外部連接之形成。
圖6係根據一些實施例說明載體晶圓的脫離(debonding)。
圖7A至7B係根據一些實施例說明金屬層的暴露。
圖8係根據一些實施例說明半導體裝置的單粒化。
圖9係根據一些實施例說明熱晶粒的接合。
圖10係根據一些實施例說明晶種層用於半導體裝置之背面上的另一實施方式。
圖11係根據一些實施例說明通路之間的半導體裝置之配置。
圖12係根據一些實施例說明重佈層的封裝與形成。
圖13係根據一些實施例說明晶種層的暴露。
圖14係根據一些實施例說明半導體裝置之單粒化。
圖15係根據一些實施例說明熱晶粒的接合。
圖16A至16B係根據一些實施例說明接合處(joint)的實施方式。
以下揭示內容提供許多不同的實施例或範例，用於實施本申請案之不同特徵。元件與配置的特定範例之描述如下，以簡化本申請案之揭示內容。當然，這些僅為範例，並非用於限制本申請案。例如，以下描述在第二特徵上或上方形成第一特徵可包含形成直接接觸的第一與第二特徵之實施例，亦可包含在該第一與第二特徵之 間形成其他特徵的實施例，因而該第一與第二特徵並非直接接觸。此外，本申請案可在不同範例中重複元件符號與/或字母。此重複係為了簡化與清楚之目的，而非支配不同實施例與/或所討論架構之間的關係。
再者，本申請案可使用空間對應語詞，例如「之下」、「低於」、「較低」、「高於」、「較高」等類似語詞之簡單說明，以描述圖式中一元件或特徵與另一元件或特徵的關係。空間對應語詞係用以包括除了圖式中描述的位向之外，裝置於使用或操作中之不同位向。裝置或可被定位(旋轉90度或是其他位向)，並且可相應解釋本申請案使用的空間對應描述。
參閱圖1，其說明載體基板101具有黏著層103、具聚合物層105、以及第一晶種層107於該載體基板101上方。例如，載體基板101包括矽基底材料，例如玻璃或氧化矽、或其他材料，例如氧化鋁、任何這些材料的組合、或類似物。載體基板101係平面的，以容納半導體裝置的附接，例如第一半導體裝置201與第二半導體裝置301(未繪示於圖1，其說明與討論請參閱圖2A至3)。
在載體基板101上配置黏著層103，以輔助上方結構(例如，聚合物層105)的黏附。在一實施例中，黏著層103可包括紫外線膠，當其暴露於紫外光時，會失去其黏性。然而，亦可使用壓敏黏著劑、輻射可硬化的黏著劑、環氧化合物、其組合、或類似物。黏著層13可用半液體或是膠體形式配置在載體基板101上，在壓力下其容易變形。
在黏著層103上方配置聚合物層105，並且用以例如一旦已經附接第一半導體裝置201與第二半導體裝置301，則對於第一半導體裝置201與第二半導體裝置301提供保護。在一實施例中，聚合物層105可為聚苯并噁唑(polybenzoxazole，PBO)，亦可使用任何合適的 材料，例如聚亞醯胺或聚亞醯胺衍生物、阻焊料(SR)、或ABF膜(Ajinomoto build-up(ABF)film)。例如，可使用旋塗製程配置聚合物層105，其厚度約2微米至約15微米之間，例如約5微米，亦可使用任何合適的方法與厚度。
在聚合物層105上方，形成第一晶種層。在一實施例中，第一晶種層107係傳導材料的薄層，其在後續製程步驟過程中輔助較厚層的形成。第一晶種層107可包括厚度約1,000Å的鈦層，而後為厚度約5,000Å的銅層。依所欲之材料，可使用例如濺鍍、蒸發、或PECVD製程，產生第一晶種層107。所形成的第一晶種層107之厚度可為約0.3微米至約1微米之間，例如約0.5微米。
圖1係說明在第一晶種層107上方配置且圖案化光阻109。在一實施例中，例如，可使用旋塗技術，在第一晶種層107上配置光阻109，其高度為約50微米至約250微米之間，例如約120微米。一旦配置，而後可將光阻109暴露至圖案化的能量來源(例如，圖案化的光源)而圖案化光阻109，以誘發化學反應，因而在光阻109暴露至圖案化的光源之那些部分中誘發物理變化。而後，在暴露的光阻109施加顯影劑，依所欲之圖案，利用物理變化而選擇性移除光阻109之暴露部分或是光阻109之未暴露部分。
在一實施例中，光阻109中所形成的圖案係用於通路111的圖案。在此配置中所形成的通路111係位於後續所附接之裝置的不同面上，後續所附接之裝置例如第一半導體裝置201與第二半導體裝置301。然而，亦可使用用於通路111之圖案的任何合適配置，使得第一半導體裝置201與第二半導體裝置可配置在通路111的對側上。
在一實施例中，在光阻109內，形成通路111。在一實施例中，通路111包括一或多傳導材料，例如銅、鎢、其他傳導金屬、或類似物，並且可藉由例如電鍍、無電鍍、或類似方法而形成。 在一實施例中，使用電鍍製程，其中將第一晶種層107與光阻109浸入電鍍溶液中。第一晶種層107表面係電連接至外部DC電源供應的負面，使得第一晶種層107係作為電鍍製程中的陰極。固體傳導陽極，例如銅陽極，亦浸入該溶液中，並且附接至電源供應的正面。來自陽極的原子係溶解在溶液中，陰極例如第一晶種層107係獲得溶解的原子，因而鍍在光阻109之開口內的第一種層層107所暴露的傳導區域上。
一但已經使用光阻109與第一晶種層107形成通路111，可使用合適的移除製程而移除光阻109(未繪示於圖1，但如圖3所示)。在一實施例中，可使用電漿灰化製程移除光阻109，藉以增加光阻109的溫度直到光阻109發生熱分解而可將其移除。然而，亦可使用任何其他的合適製程，例如濕式剝除。移除光阻109可暴露下方部分的第一晶種層107。
一旦暴露，可進行移除第一晶種層107的暴露部分(未繪示於圖1，但說明於以下的圖3)。在一實施例中，例如，可藉由濕式或乾式蝕刻製程，移除第一晶種層107的暴露部分(例如，未被通路111覆蓋的那些部分)。例如，在乾式蝕刻製程中，可使用通路111作為遮罩將反應物導引至第一晶種層107。在另一實施例中，可將蝕刻劑噴灑或放置以與第一晶種層107接觸，以移除第一晶種層107的暴露部分。在已經蝕刻移除第一晶種層107的暴露部分之後，暴露通路111之間的一部分聚合物層105。
圖2係說明半導體裝置201將附接至通路111內的聚合物層105(未繪示於圖2，但說明於以下的圖3)。在一實施例中，第一半導體裝置201係包括第一基板203、第一主動裝置(未個別繪示)、第一金屬化層205、第一接點墊207、第一鈍化層211、以及第一外部連接物209。第一基板203可包括大塊矽、摻雜或未摻雜的、或絕緣體上 矽(SOI)基板的主動層。一般而言，SOI基板包括半導體材料層，例如矽、鍺、矽鍺、SOI、絕緣體上矽鍺(SGOI)、或其組合。可使用的其他基板包含多層基板、梯度基板、或混合位向基板。
第一主動裝置包括許多種類的主動裝置與被動裝置，例如電容器、電阻器、電感、以及類似物，其可用於產生用於第一半導體裝置201之所欲結構與功能性需求的設計。可在第一基板203內或第一基板203上，使用任何合適的方法形成第一主動裝置。
第一金屬化層205形成在第一基板203與第一主動裝置上方，並且用以連接不同的主動裝置，以形成功能性電路。在一實施例中，第一金屬化層205係由介電質與傳導材料的交錯層形成，並且可經由任何合適的製程(例如，沉積、鑲嵌、雙鑲嵌等)而形成。在一實施例中，有四層金屬化層，藉由至少一層間介電層(ILD)而與第一基板203分離，然而，第一金屬化層205的確切數目係取決於第一半導體裝置201的設計。
第一接點墊207可形成在第一金屬化層205上方並且與第一金屬化層205電接觸。第一接點墊207可包括鋁，但亦可使用其他材料，例如銅。可使用沉積製程，例如濺鍍，形成第一接點墊207，以形成材料層(未繪示)，而後可經由合適的製程(例如光微影蝕刻遮罩與蝕刻)移除部分的材料層，以形成第一接點墊207。然而，可使用任何其他合適的製程，以形成第一接點墊207。所形成的第一接點墊之厚度為約0.5微米至約4微米之間，例如約1.45微米。
可在第一金屬化層205與第一接點墊207上方的第一基板203上，形成第一鈍化層211。第一鈍化層211可由一或多種合適的介電材料所製成，例如氧化矽、氮化矽、低介電常數介電質，例如碳摻雜的氧化物、極低介電常數介電質，例如多孔碳摻雜的二氧化矽、其組合、或類似物。可經由例如化學氣相沉積(CVD)的製程，形成第 一鈍化層211，然而亦可使用任何合適的製程，以及第一鈍化層211的厚度係約0.5微米至約5微米之間，例如約9.25KÅ。
可形成第一外部連接物209，以提供用於接觸第一接點墊207與例如重佈層501(未繪示於圖2，但繪示於圖5及其相關說明)之間的傳導區域。在一實施例中，第一外部連接物209可為傳導柱，並且可藉由在第一鈍化層211上方初始形成光阻(未繪示)而形成厚度約5微米至約20微米之間，例如約10微米。可將光阻圖案化，以暴露部分的第一鈍化層，傳導柱將穿過其中。一旦圖案化之後，而後光阻可作為遮罩，以移除所欲之部分的第一鈍化層211，因而暴露下方第一接點墊207的那些部分，其將與第一外部連接物209接觸。
可在第一鈍化層211與光阻的開口內，形成第一外部連接物209。第一外部連接物209可由傳導材料形成，例如銅，然而亦可使用其他傳導材料，例如鎳、金、或合金金屬、其組合、或類似物。此外，可使用例如電鍍製程形成第一外部連接物209，藉由電鍍製程，電流流經第一接點墊207的傳導部分至欲形成第一外部連接物209之處，並且將第一接點墊207浸入溶液中。例如，溶液以及電流沉積銅在開口內，以填充且/或過度填充光阻與第一鈍化層211的開口，因而形成第一外部連接物209。而後，例如，使用灰化製程、化學機械拋光(CMP)製程、其組合、或類似方法，可移除第一鈍化層211開口外側之過多的傳導材料與光阻。
然而，如該技藝中具有通常技術者所知，形成第一外部連接物209的上述製程僅為說明，並非用於將實施例限制於此製程。再者，所述製程僅用於說明，亦可使用形成第一外部連接物209之任何合適的製程。所有合適的製程完全包含在本實施例的範圍內。
在第一基板203上且與第一金屬化層205相對之側上，可配置第一金屬層213，以輔助移除來自於第一半導體裝置201的熱。 在一實施例中，可藉由初始施加第一膠層214至第一基板203上，而配置第一金屬層213。第一膠層214可為環氧化合物，然而亦可使用任何合適的黏著劑。所施加的第一膠層214之厚度可為約0.5微米至約20微米之間。
一旦已經施加第一膠層214至第一基板203，可施加第一金屬層213。在一實施例中，第一金屬層213可為傳導材料，例如銅，然而亦可使用其他合適的材料，包含Ti、TiN與Ta。在一實施例中，第一金屬層213可為銅箔，其具有約3微米至約150微米之間的第一厚度。可藉由將銅箔接觸第一膠層214而施加銅箔。
可形成晶粒附接膜(DAF)217與第一金屬層213相鄰，用以輔助第一半導體裝置201附接至聚合物層105。在一實施例中，晶粒附接膜217係環氧樹脂、酚樹脂、丙烯酸橡膠、二氧化矽填充物、或其組合，並且使用壓層技術施加晶粒附接膜217。然而，亦可使用任何其他合適的替代材料與形成方法。
圖2B係說明第一半導體裝置201的另一實施例，其使用第一金屬層213。在此實施例中，可施加第一金屬層213而不需要第一膠層214。任選地，在此實施例中，形成第一金屬層213之前，可施加第一阻障層219，以防止第一金屬層213的材料擴散至下方第一基板203中。在一實施例中，第一阻障層219可包括阻障材料，例如鈦、氮化鈦、其組合、或類似物，並且可使用例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、或類似物而形成第一阻障層219。所形成的第一阻障層219之厚度約0.1微米至約20微米之間，例如約0.5微米。
一旦已經形成第一阻障層219，可在第一阻障層219上方，形成第一金屬層213。在此實施例中，可使用沉積製程，例如物理氣相沉積(PVD)，形成第一金屬層213，然而亦可使用任何合適的 沉積與配置製程。在一實施例中，所形成的第一金屬層213之厚度可為約0.02微米至約0.5微米之間，例如約0.3微米，以及第一金屬層123與第一阻障層219(整體)之厚度可為約0.3微米至約15微米之間。
任選地，一旦第一阻障層129上已經形成第一金屬層213，可在第一金屬層213上方形成第二阻障層221，以防止第一金屬層213的材料(例如，銅)擴散至相鄰的結構中。在一實施例中，第二阻障層221可類似於第一阻障層219(例如，使用CVD、PVD或ALD，形成鈦或氮化鈦)，然而亦可不同於第二阻障層219。
在此實施例中，一旦已經形成第一金屬層213或第二阻障層221，可施加晶粒附接膜217，以輔助第一半導體裝置201黏著至聚合物層105。在一實施例中，晶粒附接膜217係如關於圖2A之說明內容所述。
圖3係說明沿著第二半導體裝置301的配置，在聚合物層105上配置第一半導體裝置201。在一實施例中，第二半導體裝置301可包括第二基板303、第二主動裝置(未個別繪示)、第二金屬化層305、第二接點墊307、第二鈍化層311、以及第二外部連接物309。在一實施例中，第二基板303、第二主動裝置、第二金屬化層305、第二接點墊307、第二鈍化層311以及第二外部連接物309可類似於第一基板203、第一主動裝置、第一金屬化層205、第一接點墊207、第一鈍化層211以及第一外部連接物209，然而亦可為不同。
此外，第二半導體裝置301亦可具有沿著第二基板303之一側所形成的第二金屬層313。在一實施例中，可沿著第二膠層(為個別繪示於圖3)或是沿著第三阻障層與第四阻障層(亦未個別繪示於圖3)，形成第二金屬層313。在一實施例中，第二金屬層313、第二膠層、第三阻障層與第四阻障層可類似於圖2A至2B所述之第一金屬層213、第一膠層214、第一阻障層219以及第二阻障層221，然而亦可為 不同。
在一實施例中，例如，可使用取放製程，在聚合物層105上配置第一半導體裝置201與第二半導體裝置301。然而，亦可使用任何其他合適的方法配置第一半導體裝置201與第二半導體裝置301。
圖4係說明通路111、第一半導體裝置201以及第二半導體裝置301的封裝。可在塑形裝置(未個別繪示於圖4)中進行封裝，該塑形裝置可包括頂部塑形部以及可與頂部塑形部分離的底部塑形部。當頂部塑形部降低至與底部塑形部相鄰時，可形成用於載體基板101、第一半導體裝置201以及第二半導體裝置301的塑形凹槽。
在封裝製程過程中，頂部塑形部可配置與底部塑形部相鄰，因而包圍塑形凹槽內的載體基板101、通路111、第一半導體裝置201以及第二半導體裝置301。一旦包圍，頂部塑形部與底部塑形部可形成氣密密封，以控制塑形凹槽的氣體流入與流出。一旦密封，封裝物401可配置於塑形凹槽內。封裝物401可為模塑料樹脂，例如聚亞醯胺、PPS、PEEK、PES、抗熱結晶樹脂、其組合、或類似物。在對準頂部塑形部與底部塑形部之前，封裝物401可配置在塑形凹槽內，或是可經由注射埠將封裝物401注入塑形凹槽中。
一旦封裝物401已經配置在塑形凹槽內使得封裝物401封裝載體基板101、通路111、第一半導體裝置201以及第二半導體裝至301，可將封裝物401硬化使得封裝物401變硬以得到最佳保護。雖然實際的硬化製程係至少部分取決於所選用於封裝物401的特定材料，然而，在選擇模塑料作為封裝物401的實施例中，硬化製程例如將封裝物401加熱至約100℃與約130℃之間，例如約約125℃，時間約60秒至約3,000秒之間，例如約600秒。此外，封裝物401可包含起始劑與/或催化劑，以較佳控制硬化製程。
然而，如該技藝中具有通常技術者可知，上述硬化製程僅為例示製程，並非用於限制目前的實施例。亦可使用其他硬化製程，例如輻射或甚至使封裝物401於環境溫度下硬化。可使用任何合適的硬化製程，所有製程皆包含在本文所討論的實施例之範圍內。
圖4亦說明封裝物401的薄化，用以暴露通路111、第一半導體裝置201以及第二半導體裝至301以供進一步處理。例如，可使用機械研磨或化學機械拋光(CMP)製程進行薄化，因而化學蝕刻劑與研磨料係用於反應且研磨封裝物401、第一半導體裝置201以及第二半導體裝至301，直到已經暴露通路111、第一外部連接物209(在第一半導體裝置201上)以及第二外部連接物309(在第二半導體裝置301上)。因此，第一半導體裝置201、第二半導體裝置301以及通路111具有平坦平面，並且亦與封裝物401齊平。
然而，雖然上述CMP製程係作為例示實施例，但其並非用於限制實施例。亦可使用任何其他合適的移除製程，用以薄化封裝物401、第一半導體裝置201以及第二半導體裝置301，並且暴露通路111。例如，可使用一系列的化學蝕刻。可交錯使用此製程與任何其他合適的製程以薄化封裝物401、第一半導體裝置201以及第二半導體裝置301，所有這些製程完全包含在實施例的範圍內。
任選地，在封裝物401已經薄化之後，通路111與第一外部連接物209可凹陷在封裝物401內。在實施例中，例如，可使用蝕刻製程，其使用對於通路111與第一外部連接物209(例如，銅)有選擇性的蝕刻劑，使得通路111與第一外部連接物209凹陷。通路111與第一外部連接物209的凹陷深度可為約20微米至約300微米之間，例如約180微米。
圖5係說明形成重佈層(RDL)501以互連第一半導體裝置201、第二半導體裝置301、通路111以及第三外部連接物505。在一 實施例中，可經由合適的形成製程，例如CVD或濺鍍，初始形成鈦銅合金的晶種層(未繪示)，而形成RDL 501。而後，形成光阻(亦未繪示)以覆蓋晶種層，再將光阻圖案化以暴露位在欲配置RDL 501之位置處的晶種層之那些部分。
一旦已經形成且圖案化光阻，可經由沉積製程，例如鍍製程，在晶種層上形成傳導材料，例如銅。所形成的傳導材料之厚度可為約1微米至約10微米之間，例如約5微米。然而，雖然所述之材料與方法適合形成傳導材料，但這些材料僅為例示。亦可使用任何其他合適的材料，例如AlCu或Au，以及其他任何合適的形成製程，例如CVD或PVD，用以形成RDL 501。
一旦已經形成傳導材料，可經由合適的移除製程，例如灰化，移除光阻。此外，例如，在移除光阻之後，可經由合適的蝕刻製程，使用傳導材料作為遮罩，移除被光阻覆蓋的晶種層之那些部分。
圖5亦說明在RDL 501上方形成第三鈍化層503以對於RDL 501及下方的結構提供保護與隔離。在一實施例中，第三鈍化層503可為聚苯并噁唑(polybenzoxazole，PBO)，然而亦可使用任何合適的材料，例如聚亞醯胺或聚亞醯胺衍生物。例如，可使用例如旋塗製程，配置第三鈍化層503，其厚度約5微米至約25微米之間，例如約7微米，亦可使用任何合適的方法與厚度。
此外，雖然圖5亦說明單一RDL 501與單一第三鈍化層503，這是為了清楚說明而非用於限制實施例。再者，可將形成單一RDL 501與單一第三鈍化層503的上述製程重複一或多次，以形成所欲之複數個RDL 501及第三鈍化層503。可使用任何合適數目的RDL 501。
圖5進一步說明形成第三外部連接物505以與RDL 501 電連接。在一實施例中，在已經形成第三鈍化層503之後，可藉由移除部分的第三鈍化層503以暴露至少部分的下方RDL 501，而形成穿過第三鈍化層503的開口。開口使得RDL 501接觸第三外部連接物505。可使用合適的光微影蝕刻遮罩與蝕刻製程，形成開口，亦可使用任何合適的製程以暴露部分的RDL 501。
在一實施例中，第三外部連接物505可為球柵陣，並且可經由鈍化層503而配置在RDL 501上，以及可包括共晶材料，例如焊料，亦可使用任何合適的材料。在第三外部連接物505為焊球的實施例中，可使用植球方法形成第三連接物505，使得第三外部連接物505配置在凸塊下金屬層(UBM)上，例如使用直接植球製程。或者，可經由任何合適的方法，例如蒸發、電鍍、印刷、焊料轉移，初始形成錫層而形成焊球，而後進行回銲，用以將材料塑形為所欲之凸塊形狀。一旦已經形成第三外部連接物505，可進行測試確保結構適合進一步處理。
圖6係說明將載體基板101脫離第一半導體裝置201及第二半導體裝置301。在一實施例中，第三外部連接物505以及包含第一半導體裝置201與第二半導體裝置301的結構可附接至環狀結構601。環狀結構601可為金屬環，用以在脫層製程過程中或之後對於結構提供支撐與穩定性。在一實施例中，例如，使用紫外線膠帶603，將第三外部連接物505、第一半導體裝置201以及第二半導體裝至301係附接至環結構，然而亦可使用任何其他合適的黏著劑或附接。
因此，一旦第三外部連接物505以及包含第一半導體裝置201與第二半導體裝置301的結構係附接至環狀結構601，可使用例如熱製程，改變黏著層103的黏性，載體基板101可從包含第一半導體裝置201與第二半導體裝置301的結構脫離。在一特別的實施例中，使用能量來源，例如紫外光(UV)雷射、二氧化碳(CO2)雷射或是紅外 線(IR)雷射，輻射且加熱黏著層103，直到黏著層103失去至少一些黏性。一旦進行，可實質分離載體基板101與黏著層103，並且可將載體基板101與黏著層103從包括第三外部連接物505、第一半導體裝置201與第二半導體裝置301的結構移除。
圖7A係說明在聚合物層105上方任選配置背面保護層701。在一實施例中，背面保護層701可為保護材料，例如阻焊料(Solder Resistance，SR)、壓層複合物(Lamination Compound，LC)、或是ABF(Ajinomoto build-up film，ABF)膜。在一實施例中，可使用壓層技術，施加背面保護層701，其厚度為約10微米至約80微米之間，例如約25微米。
圖7A亦說明一旦已經配置背面保護層701，可將背面保護層701與聚合物層105圖案化以暴露通路111及所欲之部分的第一金屬層213與第二金屬層313。在一實施例中，例如，可使用雷射鑽孔方法，將背面保護層701與聚合物層圖案化，其中雷射係被引導至所欲移除的聚合物層105之那些部分，以暴露下方的通路111、第一金屬層213以及第二金屬層313。在雷射鑽孔製程過程中，鑽孔能量範圍係在約0.1mJ至約30mJ之間，鑽孔角度約0度(垂直於背面保護層701)至與背面保護層701之法線夾角約85度。在一實施例中，可形成圖案化，在通路111上方形成第一開口703，其具有約100微米至約300微米的第一寬度，例如約200微米，並且在第一半導體裝置201上方形成第二開口707，其具有約10微米至約300微米的第二寬度，例如約150微米。
在一實施例中，背面保護層701與聚合物層105的圖案化的形成係藉由初始施加光阻(未個別繪示於圖7A中)至背面保護層701，而後將光阻暴露至圖案化的能量來源(例如，圖案化的光源)，以誘發化學反應，因而在暴露至圖案化光源的光阻之那些部分中誘發 物理變化。而後，施加顯影劑至暴露的光阻，依照所欲之圖案，利用該物理變化而選擇性移除光阻的暴露部分或是光阻的未暴露部分，藉由例如乾式蝕刻製程，移除下方之背面保護層701與聚合物層105的暴露部分。然而，可使用其他任何合適的方法，用於圖案化背面保護層701與聚合物層105。
任選地，在雷射鑽孔製程之後，可使用清理製程以移除雷射鑽控製程所留下的任何殘留材料。在一實施例中，清理製程可為電漿清理製程，其亦可移除部分的背面保護層701與聚合物層105之暴露表面。在一實施例中，在鈍氣環境中，例如氮氣、氬氣或類似物，使用氧氣電漿或類似物，進行電漿清理製程。
圖7B係說明圖7A中虛線705所示之在第一半導體裝置201上方形成的第二開口707之一的放大圖。如圖所示，第一基板203、第一金屬層213(沿著第一膠層214或第一阻障層219)、DAF 217、聚合物層105以及背面保護層701係堆疊的，以及第二開口707係延伸穿過背面保護層701、聚合物層105以及DAF 217，但停止於第一金屬層213上，因而暴露第一基板203之背面上的第一金屬層213。
此外，第二開口707具有漏斗形狀。在一實施例中，第二開口707具有與第一金屬層213相鄰之約20微米至約300微米的第一寬度W1，例如約100微米。此外，第二開口707具有在第二開口707的頂部之約50微米至約320微米的第二寬度W2，例如約120微米。然而，亦可使用任何合適的尺寸。
藉由暴露沿著第一基板203的背面之部分的第一金屬層213，可形成穿過DAF 217、聚合物層105以及背面保護層701連接第一半導體裝置201的熱路徑，而不需要其他重佈層及其相關的鈍化層與接合墊，簡單地從第一半導體基板201移除熱。因此，可藉由避免與重佈層及接合墊相關的製程而簡化整體製程。此使得更有效率的 製程提供熱路徑，用以移除第一半導體裝置201所產生的熱。
圖8係說明結構的單粒化以形成第一封裝801。在一實施例中，可藉由使用鋸刀(未繪示)切割封裝物401以及通路111之間的聚合物層105而進行單粒化，因而分離各區段以形成具有第一半導體裝置201的第一封裝801。然而，如該技藝中具有通常技術者所知，使用鋸刀將第一封裝801單粒化僅為例示實施例，並非作為限制。亦可使用其他替代方法將第一封裝801單粒化，例如使用一或多次蝕刻以分離第一封裝801。亦可使用這些方法以及任何其他合適的方法，用以將第一封裝801單粒化。
圖8另說明在第一半導體裝置201上方的第一開口703與第二開口707內之熱傳導保護層803的配置，用以保護新暴露的第一金屬層213與通路111。在一實施例中，熱傳導保護層803可包括熱傳導材料，例如焊料膏或是氧氣焊料保護(OSP)，亦可使用任何合適的材料。在一實施例中，可使用模板印刷而施加熱傳導保護層803，亦可使用任何合適的施加方法。
圖9係說明熱晶粒900的配置，經由熱傳導保護層803而熱連接第一金屬層213。在一實施例中，熱晶粒900包括熱傳導材料，其經由例如第三接點墊909接收來自第一半導體裝置201的熱，並且將熱傳送離開第一半導體裝置201。在一實施例中，熱晶粒900可為被動(僅被動轉移熱能)，或是可包括主動轉移系統，其經由熱晶粒900循環冷卻媒介，例如水，以主動將熱移除離開第一半導體裝置201。
此外，雖然熱晶粒900可包括僅設計用於除熱之材料與結構，然而實施例並非受限於此。再者，在其他實施例中，熱晶粒900可包括主動裝置(例如電晶體)與被動裝置(例如電阻器與電容器)，其可用以提供除熱之外的所欲之功能。可使用任何合適的結構與熱晶 粒900之組合，用以移除來自第一半導體裝置201的熱。
為了將熱晶粒900接合至第一半導體裝置201，可在第三接點墊909上形成第四外部連接物910。在一實施例中，第四外部連接物910可為接點凸塊，例如球柵陣列、微凸塊、或是受控塌陷晶片連接(C4)凸塊，並且可包括材料，例如息或是其他合適的材料，例如銀或銅。在第四外部連接物910為錫焊料凸塊的實施例中，可經由任何合適的方法，例如蒸發、電鍍、印刷、焊料轉移、植球等，初始形成厚度約100微米的錫層而形成第四外部連接物910。一旦已經在結構上形成錫層，進行回銲以將材料塑形為所欲之凸塊形狀。
一旦已經形成第四外部連接物910，第四外部連接物910係對準且配置與第一金屬層213上方的熱傳導材料層803實體接觸，並且進行接合。例如，在第四外部連接物910為焊料凸塊的實施例中，接合製程可包括回銲製程，其中第四外部連接物910的溫度升高至第四外部連接物910會液化且流動的溫度，因而一旦第四外部連接物910再次固化時，將熱晶粒900接合至熱傳導保護層803。
圖9係說明一旦已經配置熱晶粒900，第二封裝902可接合至通路111。第二封裝902可包括第三基板903、第三半導體裝置905、第四半導體裝置907(接合至第三半導體裝置905)、第三接點墊909、第二封裝物911、以及第五外部連接物913。在一實施例中，例如，第三基板903可為封裝基板，其包括內部互連(例如，經由基板通路915)，用以將第三半導體裝置905電連接至通路111。
或者，第三基板903可為插入物，作為中間基板，用以將第三半導體裝置905連接至通路111。在此實施例中，例如，第三基板903可為矽基板、摻雜或未摻雜的、或絕緣體上矽(SOI)基板的主動層。然而，第三基板903亦可為玻璃基板、陶瓷基板、聚合物基板、或可提供合適的保護與/或互連功能之任何其他基板。亦可使用 這些以及任何其他合適的材料作為第三基板903。
第三半導體裝置905可為設計作為例如邏輯晶粒、中央處理單元(CPU)晶粒、記憶體晶粒(例如DRAM晶粒)、其組合、或類似物之半導體裝置。在一實施例中，第三半導體裝置905包括積體電路裝置，例如電晶體、電容器、電感、電阻器、第一金屬化層(未繪示)、以及類似物，作為特定功能。在一實施例中，設計且製造第三半導體裝置905，以與第一半導體裝置201結合操作或是與第一半導體裝置201同時操作。
第四半導體裝置907可類似於第三半導體裝置905。例如，第四半導體裝置907可為設計具有特定目的(例如DRAM晶粒)並且包括具有所欲之功能的積體電路裝置之半導體裝置。在一實施例中，第四半導體裝置907係用於與第一半導體裝置201及/或第三半導體裝置905結合操作或是與第一半導體裝置201及/或第三半導體裝置905同時操作。
第四半導體裝置907可結合第三半導體裝置905。在一實施例中，例如，藉由使用黏著劑，第四半導體裝置907僅實體接合第三半導體裝置905。在此實施例中，第四半導體裝置907與第三半導體裝置905可使用打線917而電連接至第三基板903，亦可使用任何合適的電接合。
或者，第四半導體裝置907可實體且電接合至第三半導體裝置905。在此實施例中，第四半導體裝置907可包括第三外部連接(未個別繪示於圖9)，其連接第三半導體裝置905上的第四外部連接物(亦未個別繪示於圖9)，用以將第四半導體裝置907互連第三半導體裝置905。
可在第三基板903上形成第三接點墊909，以於第三半導體裝置905與例如第五外部連接物913之間形成電連接。在一實施例 中，第三接點墊909可形成在第三基板903內的電路由(例如穿過基板通路915)上方並且電連接第三基板903內的電路由。第三接點墊909可包括鋁，但亦可使用其他材料，例如銅。可使用沉積製程，例如濺鍍，形成第三接點墊909，形成材料層(未繪示)，而後可經由合適的製程(例如光微影蝕刻遮罩與蝕刻)以移除部分的材料層而形成第三接點墊909。然而，可使用任何其他合適的製程，用以形成第三接點墊909。所形成的第三接點墊909之厚度約0.5微米至約4微米之間，例如約1.45微米。
第二封裝物911可用以封裝與保護第三半導體裝置905、第四半導體裝置907以及第三基板903。在一實施例中，第二封裝物911可為模塑料並且可使用塑形裝置(未繪示於圖9)而配置第二封裝物911。例如，第三基板903、第三半導體裝置905以及第四半導體裝置907可配置在塑形裝置的凹槽內，該凹槽可被密封。在凹槽密封之前，第二封裝物911可配置在凹槽內，或是經由注射埠而將第二封裝物911注入凹槽內。在一實施例中，第二封裝物911可為模塑料樹脂，例如聚亞醯胺、PPS、PEEK、PES、抗熱結晶樹脂、其組合、或類似物。
一旦第二封裝物911已經配置在凹槽內使得第二封裝物911封裝第三基板903、第三半導體裝置905以及第四半導體裝置907周圍的區域，可硬化第二封裝物911，使得第二封裝物911變硬達到最佳保護。雖然實際硬化製程係至少部分取決於選用於第二封裝物911的特定材料，在選擇模塑料作為第二封裝物911的實施例中，硬化製程係例如將第二封裝物911加熱至約100℃至約130℃之間，例如約125℃，時間約60秒至約3,000秒，例如約600秒。此外，第二封裝物911內可包含起始劑與/或催化劑，用以較佳控制硬化製程。
然而，如該技藝中具有通常技術者所知，上述硬化製 程僅為例示製程，並非用於限制目前的實施例。亦可使用其他硬化製程，例如輻射，或甚至使得第二封裝物911在環境溫度下硬化。亦可使用任何合適的硬化製程，所有這些製程皆包含在本文所討論的實施例範圍內。
在一實施例中，可形成第五外部連接物913，以提供第三基板903與例如通路111之間的外部連接。第五外部連接物913可為接點凸塊，例如球柵陣列、微凸塊、或受控的塌陷晶片連接(C4)凸塊，以及可包括例如錫之材料，或是例如銀或銅之其他合適的材料。在第五外部連接物913為錫焊料凸塊的實施例中，可經由任何合適的方法，例如蒸發、電鍍、印刷、焊料轉移、植球等，初始形成錫層，其厚度例如約100微米，而形成第五外部連接物913。一旦已經在結構上形成錫層，則進行回銲，以將材料塑形成為所欲之凸塊形狀。
一旦已經形成第五外部連接物913，將第五外部連接物913對準且配置與通路111上方的熱傳導保護層803實體接觸，並且進行接合。例如，在第五外部連接物913為焊料凸塊的實施例中，接合製程可包括回銲製程，其中第五外部連接物913的溫度升高至第五外部連接物913液化且流動的溫度，因而一旦第五外部連接物913再次固化，將第二封裝物902接合至熱傳導保護層803。
藉由沿著第一半導體裝置201的背面而形成第一金屬層213，而後形成穿過背面層的開口以將熱晶粒接合至第一金屬層213，可形成離開第一半導體裝置201的熱路徑。因此，可從第一半導體裝置201快速且有效率地除熱，不需要為了除熱而形成重佈層、與重佈層相關的鈍化層、以及第一半導體裝置201之背面上的接點墊複雜性與成本。因此，可製造較簡單且更具成本效益的產品。
圖10係說明使用第一半導體裝置201的另一實施例。在此實施例中，第一半導體裝置201仍可包括第一基板203、第一主動 裝置(未繪示於圖9)、第一金屬化層205、第一接點墊207、第一鈍化層211以及第一外部連接物209。
然而，在此實施例中，在第一基板203的背面上方，形成雙晶種層，例如第二晶種層1001與第三晶種層1003。在一實施例中，第二晶種層1001可包括熱傳導材料，例如鈦、銅、鉭、氮化鈦、鎳、其組合、或類似物。在一實施例中，可使用沉積製程，例如CVD、PVD或ALD，形成第二晶種層1001，亦可使用任何合適的形成方法或配置。所形成的第二晶種層1001之厚度可為約0Å至約2,000Å之間。
第三晶種層1003亦可為熱傳導材料，例如鈦、銅、鉭、氮化鈦、鎳、其組合、或類似物，並且可為與第二晶種層1001相同或不同的材料。在一實施例中，可使用CVD、PVD或ALD，形成第三晶種層，亦可使用任何合適的沉積或配置製程，以及所形成的第三晶種層之厚度可為約500Å至約10,000Å之間。在特定實施例中，第二晶種層1001可為厚度約為500Å的鈦，以及第三晶種層1003可為厚度約為3,000Å的銅。
一旦第一基板203上已經形成或配置第二晶種層1001與第三晶種層1003，可在第三晶種層1003上方配置DAF 21。在一實施例中，DAF 217可為圖2相關之上述材料。然而，亦可使用任何合適的材料，用以將第一半導體裝置201附接至聚合物層105。
圖11係說明在聚合物105上第一半導體裝置201與第二半導體裝置301(其亦可具有雙晶種層)的配置。在一實施例中，聚合物層105係位在載體基板101與黏著層103上方，以及通路111亦位在聚合物層105上，如圖1相關之上述說明所述。可藉由取放方法，進行配置，DAF 217將第一半導體裝置201與第二半導體裝置301黏附至聚合物層105。
圖12係說明用封裝物401封裝第一半導體裝置201與第二半導體裝置301。在一實施例中，封裝之進行可如關於4之上述說明所述。例如，第一半導體裝置201與第二半導體裝置301係配置在塑形腔室中，將封裝物401注入塑形腔室中，而後硬化封裝物401。然而，亦可使用任何合適的封裝製程或方法。
圖12亦係說明封裝物401的薄化，以及RDL 501、第三鈍化層503與第三外部連接物505的形成。在一實施例中，可如圖4至5相關之上述說明內容所述，進行封裝物401的薄化，以及RDL 501、第三鈍化層503與第三外部連接物505的形成。然而，亦可使用任何合適的方法與材料。
圖13係說明將第一半導體裝置201與第二半導體裝置301附接至環形結構601，以及將載體基板101從第一半導體裝置201與第二半導體裝置301脫離。在一實施例中，如關於圖6之上述說明內容所述，第一半導體裝置201與第二半導體裝置301可附接至環形結構601，並且移除載體基板101，然而，亦可使用任何合適的附接與移除方法。
圖13另說明形成穿過聚合物層105的第三開口1301與第四開口1303，而不需要背面保護層701。在一實施例中，例如，可使用雷射鑽孔方法，形成第三開口1301與第四開口1303，其中雷射被導引至聚合物層105之所欲移除的那些部分，以暴露下方的通路111與部分的第三晶種層1003。在一實施例中，可進行圖案化以於通路111上方形成第三開口1301，其具有約100微米至約300微米之間的第一寬度，例如約200微米，並且亦於第一半導體裝置201上方形成第四開口1303，其具有約15微米至約30微米的第二寬度，例如約20微米。
圖14係說明將第一半導體裝置201自第二半導體裝置301單粒化，以形成第一封裝801。在一實施例中，如圖8之相關上述 說明，可將第一半導體裝置201從第二半導體裝置301單粒化。例如，可使用鋸刀，將第一半導體裝置201從第二半導體裝置301單粒化。然而，亦可使用任何合適的方法。
任選地，在這點，可在第三開口1301與第四開口1303內，施加熱傳導保護層803。在一實施例中，可如圖8相關之上述說明，施加熱傳導保護層803。然而，亦可使用任何合適的方法。
圖15係說明一旦已經施加熱傳導保護層803，熱晶粒900與第二封裝902可分別接合至第一半導體裝置201與通路111。在一實施例中，可如圖9相關之上述說明，進行接合熱晶粒900與第二封裝902。例如，熱晶粒900可對準穿過聚合物層105的第四開口1303。同樣地，第二封裝902可對準穿過聚合物層105的第三開口1301。一旦對準，可進行回銲製程，用以將熱晶粒900與第三半導體裝置905接合至第一封裝801。然而，亦可使用任何合適的方法，用於接熱晶粒900與第三半導體裝置905。
任選地，在已經接合熱晶粒之後，在熱晶粒900與第一封裝801之間，施加底膠填充材料1501。在一實施例中，底膠填充材料1501係保護材料，用於緩和且支撐熱晶粒900與第一封裝801，免於遭受操作與環境的退化，例如在操作過程中，熱產生所造成的應力。在熱晶粒900與第一封裝801之間的空間中，可注入或是形成底膠填充材料1501，以及底膠填充材料1501可包括液體環氧化物，其係被施加在熱晶粒900與第一封裝801之間，而後被硬化而變硬。
圖16A係說明圖15所示之實施例中沿著第五外部連接物913，第三晶種層1003與熱傳導保護層803之間的接合處之放大圖。在一實施例中，在接合回銲之後，沿著接合處之接合的第五外部連接物913/熱傳導保護層803具有第一直徑D1，以及在接合之後，聚合物層105上方的第五外部連接物913具有第二直徑D2，其係大於第一直徑 D1。在一實施例中，第一直徑D1可為約20微米至約150微米之間，例如約100微米，而第二直徑D2可為約50微米至約200微米之間，例如約120微米。為了達到圖16A的結構，穿過DAF 217的開口之臨界尺寸係小於植球的尺寸，植球的尺寸可為約200微米至約400微米之間，以及凸塊下金屬層可為約0.03微米至約0.5微米之間。
圖16B係說明另一實施例，其中沿著第二晶種層1003的接合處具有第三直徑D3，其係大於聚合物層105上方之第五外部連接物913之第四直徑D4。在一實施例中，第三直徑D3可為約100微米至約300微米之間，例如約250微米，而第四直徑D4可為約50微米至約150微米之間，例如約120微米。為了達到圖16B的結構，穿過DAF217的開口之臨界尺寸係小於植球的尺寸，植球尺寸係約20微米至約200微米之間，以及凸塊下金屬層可為約0.03微米至約0.5微米之間。
藉由形成上述之接合處，可達到較大的表面積，用於將第一半導體裝置201的熱轉移出去。由於有較大的表面積，可更容易地從第一半導體裝置201與整體裝置，移除更大量的熱。這導致第一半導體裝置201之更有效率操作以及在操作過程中較少熱誘發的故障。
根據一實施例，提供半導體裝置，其包括第一半導體基板，其具有位於第一半導體基板之第一側上的第一外部連接物。第一複數個貫穿通路係延伸穿過封裝物，其中封裝物將第一半導體基板與第一複數個貫穿通路分離，以及金屬層係覆蓋與第一側相對之半導體基板的第二側，其中金屬層未延伸於第一複數個貫穿通路上方。
根據另一實施例，提供半導體裝置，其包括第一半導體基板，其具有第一側以及與第一側相對的第二側。第一電接點係在第一側下方，以及金屬層係延伸在第二側上方。第一貫穿通路具有第一高度，其大於第一電接點至金屬層的距離。封裝物係延伸於第一貫 穿通路與第一半導體基板之間。第一可回銲材料係實體接觸金屬層。聚合物層係在金屬層上方，並且至少部分位在一部分的第一可回銲材料上方，以及第二可回銲材料係與第一可回銲材料實體接觸，並且延伸遠離第一半導體基板而突出聚合物層。
根據另一實施例，提供製造半導體裝置的方法，其包括在第一半導體基板的第一側上，配置金屬層，其中第一半導體基板具有位在與第一側相對之第二側上的主動裝置。第一半導體基板係配置於貫穿通路旁邊，並且封裝第一半導體基板、金屬層以及貫穿通路。將封裝物薄化以暴露貫穿通路，以及經由聚合物層暴露金屬層。
前述說明概述一些實施例的特徵，因而該技藝之技術人士可更加理解本揭露的各方面。該技藝的技術人士應理解其可輕易使用本揭露作為設計或修飾其他製程與結構的基礎，而產生與本申請案相同之目的以及/或達到相同優點。該技藝之技術人士亦應理解此均等架構並不脫離本揭露的精神與範圍，並且其可進行各種改變、取代與變化而不脫離本揭露的精神與範圍
101‧‧‧載體基板
103‧‧‧黏著層
105‧‧‧聚合物層
107‧‧‧第一晶種層
109‧‧‧光阻
111‧‧‧通路

Claims (10)

  1. 一種半導體裝置，其包括：第一半導體基板，其具有位在該第一半導體基板之第一側上的第一外部連接物；第一複數個貫穿通路，其延伸穿過封裝物，其中該封裝物將該第一半導體基板與該第一複數個貫穿通路分離；以及金屬層，其覆蓋與該第一側相對之該第一半導體基板的第二側，其中該金屬層並未延伸在該第一複數個貫穿通路的上方。
  2. 如請求項1所述之半導體裝置，進一步包括：背面保護層，其係位在該金屬層上方；以及開口，其穿過該背面保護層，其中該開口暴露部分的該金屬層。
  3. 如請求項2所述之半導體裝置，其中該開口具有第一寬度，其小於第二寬度，其中該第二寬度係比該第一寬度更遠離該金屬層。
  4. 如請求項1所述之半導體裝置，其中沒有重佈層在該第二側上。
  5. 一種半導體裝置，其包括：第一半導體基板，其具有第一側以及與該第一側相對的第二側；第一電接點，其係位於該第一側下方；金屬層，其係延伸於該第二側上方；第一貫穿通路，其中該第一貫穿通路具有第一高度，其大於該第一電接點至該金屬層的距離；封裝物，其延伸於該第一貫穿通路與該第一半導體基板之間；第一可回銲材料，其係與該金屬層實體接觸；聚合物層，其係位於該金屬層上方，並且至少部分位在部分的 該第一可回銲材料上方；以及第二可回銲材料，其係與該第一可回銲材料實體接觸，並且延伸遠離該第一半導體基板而突出該聚合物層。
  6. 如請求項5所述之半導體裝置，其中該第二可回銲材料具有第一直徑，其大於該第一可回銲材料的第二直徑。
  7. 如請求項5所述之半導體裝置，其中該金屬層包括：第一晶種層；以及第二晶種層，其係不同於該第一晶種層。
  8. 如請求項7所述之半導體裝置，其中該第一晶種層包括鈦，以及該第二晶種層包括銅。
  9. 如請求項8所述之半導體裝置，進一步包括位在該第一半導體基板與該聚合物層之間的晶粒附接膜，其中該晶粒附接膜至少部分延伸於該部分的該第一可回銲材料上方。
  10. 一種製造半導體裝置的方法，其包括：在第一半導體基板的第一側上，配置金屬層，其中該第一半導體基板具有主動裝置，該主動裝置係位在與該第一側相對的第二側上；將該第一半導體基板配置在貫穿通路旁邊；封裝該第一半導體基板、該金屬層以及該貫穿通路；薄化該封裝物，以暴露該貫穿通路；以及經由聚合物層暴露該金屬層。
TW104123037A 2014-11-26 2015-07-16 半導體裝置及製造方法 TWI585920B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/555,405 US9633934B2 (en) 2014-11-26 2014-11-26 Semicondutor device and method of manufacture

Publications (2)

Publication Number Publication Date
TW201631719A true TW201631719A (zh) 2016-09-01
TWI585920B TWI585920B (zh) 2017-06-01

Family

ID=55968205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123037A TWI585920B (zh) 2014-11-26 2015-07-16 半導體裝置及製造方法

Country Status (5)

Country Link
US (4) US9633934B2 (zh)
KR (1) KR101721746B1 (zh)
CN (1) CN106206530B (zh)
DE (1) DE102015105990B4 (zh)
TW (1) TWI585920B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648826B (zh) * 2017-06-30 2019-01-21 台灣積體電路製造股份有限公司 封裝及其形成方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
TWI591796B (zh) * 2014-10-09 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
JP2016192447A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
US9842826B2 (en) 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
KR102566145B1 (ko) 2016-10-18 2023-08-16 삼성전자주식회사 반도체 패키지의 제조 방법
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US10297471B2 (en) * 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same
DE102017012352B4 (de) * 2017-06-30 2024-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren mit einem Trennfilm als Isolierfilm im Gehäuse und Gehäuse
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
US10629539B2 (en) * 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US11024586B2 (en) 2019-01-22 2021-06-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11177221B2 (en) * 2019-10-18 2021-11-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11145614B2 (en) * 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR20210076581A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
US11901307B2 (en) 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
CN113053866A (zh) * 2020-03-30 2021-06-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
JP4012496B2 (ja) 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
WO2005118213A2 (en) * 2004-05-28 2005-12-15 P. Kay Metal, Inc. Solder paste and process
US7067748B1 (en) 2005-01-18 2006-06-27 Signalquest, Inc. Omnidirectional tilt and vibration sensor
CN2862325Y (zh) * 2005-11-10 2007-01-24 江阴长电先进封装有限公司 微米级芯片尺寸封装散热结构
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US20080154432A1 (en) 2006-12-20 2008-06-26 Galloway Douglas B Catalytic alloy hydrogen sensor apparatus and process
DE102006062473A1 (de) 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
US7868445B2 (en) 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US7863755B2 (en) 2008-03-19 2011-01-04 Stats Chippac Ltd. Package-on-package system with via Z-interconnections
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US8058102B2 (en) 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
KR20110085481A (ko) 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
CN101930990B (zh) 2010-03-09 2013-08-07 电子科技大学 一种有源驱动有机电致发光器件及其制备方法
JP5327654B2 (ja) * 2010-03-18 2013-10-30 マーベル ワールド トレード リミテッド インタポーザを備える装置および方法
US8097490B1 (en) 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
SG181248A1 (en) 2010-11-15 2012-06-28 United Test & Assembly Ct Lt Semiconductor packages and methods of packaging semiconductor devices
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20120091691A (ko) 2011-02-09 2012-08-20 삼성전자주식회사 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
KR101207882B1 (ko) 2011-03-07 2012-12-04 (주)윈팩 패키지 모듈
US8530277B2 (en) 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US8569884B2 (en) * 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US20130297981A1 (en) 2012-05-01 2013-11-07 Qualcomm Incorporated Low cost high throughput tsv/microbump probe
US8669655B2 (en) 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US8889484B2 (en) 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US9721920B2 (en) * 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US8866292B2 (en) * 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9484285B2 (en) 2014-08-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9373604B2 (en) 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648826B (zh) * 2017-06-30 2019-01-21 台灣積體電路製造股份有限公司 封裝及其形成方法

Also Published As

Publication number Publication date
DE102015105990B4 (de) 2024-01-11
US11056471B2 (en) 2021-07-06
CN106206530B (zh) 2019-01-11
US20180308828A1 (en) 2018-10-25
US10008485B2 (en) 2018-06-26
US20170229434A1 (en) 2017-08-10
KR101721746B1 (ko) 2017-03-30
KR20160063211A (ko) 2016-06-03
DE102015105990A1 (de) 2016-06-02
US20160148857A1 (en) 2016-05-26
US9633934B2 (en) 2017-04-25
US10515937B2 (en) 2019-12-24
CN106206530A (zh) 2016-12-07
US20200126959A1 (en) 2020-04-23
TWI585920B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI585920B (zh) 半導體裝置及製造方法
CN110137151B (zh) 半导体器件和制造方法
US10090284B2 (en) Semiconductor device and method of manufacture
TWI603452B (zh) 半導體裝置及其製造方法
KR101890535B1 (ko) 반도체 장치 및 제조 방법
US11594520B2 (en) Semiconductor package for thermal dissipation
TWI593082B (zh) 半導體元件及製造方法
TWI624013B (zh) 底膠填充控制結構與方法
TW201724460A (zh) 半導體元件以及製造方法
KR20150145165A (ko) 반도체 디바이스 및 방법
KR20220002040A (ko) 반도체 디바이스 및 제조 방법
CN109786274B (zh) 半导体器件及其制造方法
CN112542449A (zh) 半导体器件及其制造方法
US20200006225A1 (en) Semiconductor Device and Method of Manufacture