CN206931562U - 扇出型单裸片封装结构 - Google Patents

扇出型单裸片封装结构 Download PDF

Info

Publication number
CN206931562U
CN206931562U CN201720729863.1U CN201720729863U CN206931562U CN 206931562 U CN206931562 U CN 206931562U CN 201720729863 U CN201720729863 U CN 201720729863U CN 206931562 U CN206931562 U CN 206931562U
Authority
CN
China
Prior art keywords
layer
dielectric layer
opening
contact pad
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720729863.1U
Other languages
English (en)
Inventor
陈彦亨
林正忠
何志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201720729863.1U priority Critical patent/CN206931562U/zh
Application granted granted Critical
Publication of CN206931562U publication Critical patent/CN206931562U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型提供一种扇出型单裸片封装结构，芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片进行电连接的接触焊盘；包围所述芯片结构，同时暴露出所述接触焊盘所在表面的塑封层；位于所述塑封层及芯片结构上表面的第一介电层，所述第一介电层通过第一开口暴露出所述接触焊盘；位于所述第一介电层及接触焊盘上表面的重新布线层，所述重新布线层通过第二开口暴露出所述第一介电层；位于所述重新布线层及第一介电层上表面的第二介电层，所述第二介电层通过第三开口暴露出所述重新布线层；以及位于所述第三开口的焊球凸块。通过本实用新型扇出型单裸片封装结构，解决了现有扇出型封装工艺制造成本高的问题。

Description

扇出型单裸片封装结构
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种扇出型单裸片封装结构。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
目前，扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；在粘合层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用芯片键合工艺将芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块。然而，随着半导体行业竞争的不断加剧，提高产品质量和降低生成成本已经成为半导体制造行业迫切需要解决的问题。
鉴于此，有必要设计一种新的扇出型单裸片封装结构用以解决上述技术问题。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种扇出型单裸片封装结构，用于解决现有扇出型晶圆级封装工艺制造成本高的问题。
为实现上述目的及其他相关目的，本实用新型提供一种扇出型单裸片封装结构，所述封装结构包括：
芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片进行电连接的接触焊盘；
包围所述芯片结构，同时暴露出所述接触焊盘所在表面的塑封层；
位于所述塑封层及芯片结构上表面的第一介电层，所述第一介电层通过第一开口暴露出所述接触焊盘；
位于所述第一介电层及接触焊盘上表面的重新布线层，所述重新布线层通过第二开口暴露出所述第一介电层；
位于所述重新布线层及第一介电层上表面的第二介电层，所述第二介电层通过第三开口暴露出所述重新布线层；以及
位于所述第三开口的焊球凸块。
优选地，所述重新布线层包括：
位于所述第一介电层及接触焊盘上表面的绝缘层，所述绝缘层上设有暴露出所述接触焊盘的开口；以及
位于所述绝缘层及接触焊盘上表面的金属层。
优选地，所述重新布线层包括：
位于所述第一介电层及接触焊盘表面、由交替的绝缘层和金属层构成的叠层结构，所述叠层结构的顶层为金属层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
优选地，所述第三开口包括第一倒梯形开口，及与所述第一倒梯形开口贯通的第二倒梯形开口，其中，所述第一倒梯形开口的下边长大于所述第二倒梯形开口的上边长。
优选地，所述第一倒梯形开口的下边长与所述第二倒梯形开口的上边长之差为40～600um。
优选地，所述焊球凸块包括位于所述第三开口底部的金属柱，及位于所述金属柱及重新布线层上的焊球。
优选地，所述塑封层包括聚酰亚胺层、硅胶层或环氧树脂层。
优选地，所述第一介电层和第二介电层均为低k介电材料，包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种。
如上所述，本实用新型的扇出型单裸片封装结构，具有以下有益效果：通过在所述重新布线层中形成由两个倒梯形开口构成的第三开口，以替代现有封装结构的UBM层，并通过在所述第三开口中制作焊球凸块，不仅增加了焊球凸块与重新布线层之间的粘合性，还有效防止了在植球回流过程中处于球滴状态的焊球发生移动而出现位置偏移，保证了封装结构的质量；同时避免了在第二介电层上通过涂覆光刻胶、制作光罩掩膜、曝光显影、形成光刻图形、刻蚀第二介电层、形成UBM、去胶等工艺步骤制作UBM的过程，不仅缩短了制程时间，还降低了生产成本。
附图说明
图1～图11显示为本实用新型所述封装结构的各制作步骤示意图，其中，图9和图10为图8中区域A的制作步骤示意图。
元件标号说明
1 载体
2 粘合层
3 芯片结构
31 裸芯片
32 接触焊盘
4 塑封层
5 第一介电层
6 第一开口
7 重新布线层
71 绝缘层
72 金属层
8 第二开口
9 第二介电层
10 第三开口
101 第一倒梯形开口
102 第二倒梯形开口
11 焊球凸块
111 金属柱
112 焊球
1)～9) 步骤
6.1)～6.2) 步骤
8.1)～8.2) 步骤
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
请参阅图1至图11。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合载体1说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
实施例一
如图1至图11所示，本实施例提供一种扇出型单裸片封装结构的制备方法，所述制备方法包括：
1)提供一载体1，于所述载体1的上表面形成一粘合层2；
2)在所述粘合层2上表面形成芯片结构3，所述芯片结构3包括裸芯片31及位于所述裸芯片31上、并与所述裸芯片31进行电连接的接触焊盘32；
3)在所述粘合层2上表面形成塑封层4，所述塑封层4包覆所述芯片结构3；
4)去除所述载体1和所述粘合层2，以暴露出所述芯片结构3；
5)在暴露出所述芯片结构3的塑封层4表面形成第一介电层5，并对所述第一介电层5进行光刻，以形成暴露出所述接触焊盘32的第一开口6；
6)在所述第一介电层5表面及接触焊盘32表面形成重新布线层7，并对所述重新布线层7进行光刻，以形成暴露出所述第一介电层5的第二开口8；
7)在所述重新布线层7及第一介电层5表面形成第二介电层9；
8)在所述第二介电层9表面进行激光刻蚀，以形成暴露出所述重新布线层7的第三开口10；
9)在所述第三开口10表面形成焊球凸块11。
下面请参阅图1至图11对本实施例所述制备方法进行详细说明。
如图1所示，提供一载体1，于所述载体1的上表面形成一粘合层2。
作为示例，所述载体1的材料包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述载体1来防止后续制备过程中芯片结构3发生破裂、翘曲、断裂等问题。
作为示例，所述粘合层2的材料包括胶带、粘合胶、环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、或苯并环丁烯(BCB)中的一种；通过UV(紫外)固化或热固化制作，用于作为载体1和后续形成的芯片封装结构的分离层。
如图2所示，在所述粘合层2上表面形成芯片结构3，所述芯片结构3包括裸芯片31及位于所述裸芯片31上、并与所述裸芯片31进行电连接的接触焊盘32。
作为示例，所述芯片结构3的数量大于等于1个，即在所述粘合层2的上表面形成多个并行排列的芯片结构3。
作为示例，所述接触焊盘32由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
如图3所示，在所述粘合层2上表面形成塑封层4，所述塑封层4包覆所述芯片结构3。
作为示例，所述塑封层4的材料包括聚酰亚胺、硅胶或环氧树脂；采用模塑底部填充工艺于所述粘合层2的上表面形成所述塑封层4，其中，所述塑封层4包裹所述芯片结构3；通过采用模塑底部填充工艺于所述粘合层2的上表面形成所述塑封层4，塑封材料可以顺畅而迅速地填满所述各芯片结构3之间的间隙，有效避免出现界面分层。
如图4所示，去除所述载体1和所述粘合层2，以暴露出所述芯片结构3。
作为示例，采用研磨工艺、减薄工艺、湿法腐蚀工艺等去除所述载体1及所述粘合层2。
如图5所示，在暴露出所述芯片结构3的塑封层4表面形成第一介电层5，并对所述第一介电层5进行光刻，以形成暴露出所述接触焊盘32的第一开口6。
作为示例，所述第一介电层5为低k介电材料，其材料为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺制备得到。
作为示例，先在所述第一介电层5表面涂覆一层光刻胶，并通过掩膜版对所述光刻胶进行光罩显影，形成光刻图形，再通过光刻图形对所述第一介电层5进行刻蚀，以形成第一开口6，最后去胶，得到图5所示结构。
如图6所示，在所述第一介电层5表面及接触焊盘32表面形成重新布线层7，并对所述重新布线层7进行光刻，以形成暴露出所述第一介电层5的第二开口8。
作为示例，形成所述重新布线层7的方法包括：
6.1)在所述第一介电层5表面及接触焊盘32表面形成绝缘层71，并对所述绝缘层71进行光刻，以暴露出所述接触焊盘32；
6.2)在所述绝缘层71表面及接触焊盘32表面形成金属层72。
作为另一示例，形成所述重新布线层7的方法包括：
在所述第一介电层5及接触焊盘32表面交替形成绝缘层71和金属层72的叠层结构，所述叠层结构的顶层为金属层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次
作为示例，所述绝缘层71的材料为二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。
作为示例，所述金属层72及所述金属插栓均由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成，通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀制备得到。
优选地，在本实施例中，采用第一示例所述的方法形成重新布线层7，其中，所述重新布线层7包括一层金属层72；进一步优选地，所述金属层72的厚度为10～15um。
作为示例，先在所述金属层72表面涂覆一层光刻胶，并通过掩膜版对所述光刻胶进行光罩显影，形成光刻图形，再通过光刻图形对所述金属层72进行刻蚀，以形成第二开口8，最后去胶，得到图6所示结构。
如图7所示，在所述重新布线层7及第一介电层5表面形成第二介电层9。
作为示例，所述第二介电层9为低k介电材料，其材料为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺制备得到。
如图8所示，在所述第二介电层9表面进行激光刻蚀，以形成暴露出所述重新布线层7的第三开口10。
作为示例，进行激光刻蚀的步骤包括：
如图9所示，采用激光刻蚀工艺对所述第二介电层9和重新布线层7进行刻蚀，以在所述第二介电层9和重新布线层7中形成第一倒梯形开口101；
如图10所示，采用激光刻蚀工艺对所述第一倒梯形开口101的底部进行刻蚀，以在所述第一倒梯形的底部形成第二倒梯形开口102，其中，所述第一倒梯形开口101的下边长大于所述第二倒梯形开口102的上边长。
作为示例，8.1)和8.2)中的激光刻蚀工艺中激光的波长均为193～532nm。
作为示例，所述第一倒梯形开口101的下边长与所述第二倒梯形开口102的上边长之差为40～600um，即2L为40～600um，L为20～300um。
作为示例，刻蚀后剩余金属层72的厚度d为5～6um。
需要说明的是，两次激光刻蚀工艺中激光的能量大小(即刻蚀深度)与金属层72的厚度相关，对每次激光刻蚀工艺中金属层72的刻蚀深度没有具体要求，只要保证经过两次激光刻蚀工艺后，可以在金属层72中形成由两个倒梯形开口构成的开口结构即可。通过该开口结构替代UBM层，当后续在该开口上制作焊球112凸块11时，不仅通过该开口特有的结构增加了焊球112凸块11与重新布线层7之间的粘合性，还有效防止了在植球回流过程中处于球滴状态的焊球112发生移动而出现位置偏移，保证了封装结构的质量；同时更避免了在第二介电层9上制作UBM的一系列工艺步骤，降低了生产成本。
如图11所示，在所述第三开口10表面形成焊球凸块11。
作为示例，形成所述焊球凸块11的步骤包括先在所述第三开口10表面形成金属柱111，然后在所述金属柱111及重新布线层7表面形成焊球112。
作为示例，所述金属柱111由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成，通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。
作为示例，所述焊球112由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成，通过植球回流工艺制备得到。
实施例二
如图11所示，本实施例提供一种扇出型单裸片封装结构，所述封装结构包括：
芯片结构3，所述芯片结构3包括裸芯片31及位于所述裸芯片31上、并与所述裸芯片31进行电连接的接触焊盘32；
包围所述芯片结构3，同时暴露出所述接触焊盘32所在表面的塑封层4；
位于所述塑封层4及芯片结构3上表面的第一介电层5，所述第一介电层5通过第一开口6暴露出所述接触焊盘32；
位于所述第一介电层5及接触焊盘32上表面的重新布线层7，所述重新布线层7通过第二开口8暴露出所述第一介电层5；
位于所述重新布线层7及第一介电层5上表面的第二介电层9，所述第二介电层9通过第三开口10暴露出所述重新布线层7；以及
位于所述第三开口10的焊球凸块11。
作为示例，所述芯片结构3的数量大于等于1个，即所述塑封层4同时包围多个并行排列的芯片结构3。
作为示例，所述接触焊盘32由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
作为示例，所述塑封层4的材料包括聚酰亚胺、硅胶或环氧树脂。
作为示例，所述第一介电层5为低k介电材料，其材料为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种。
作为示例，所述重新布线层7包括：
位于所述第一介电层5及接触焊盘32上表面的绝缘层71，所述绝缘层71上设有暴露出所述接触焊盘32的开口；以及
位于所述绝缘层71及接触焊盘32上表面的金属层72。
作为另一示例，所述重新布线层7包括：
位于所述第一介电层5及接触焊盘32表面、由交替的绝缘层71和金属层72构成的叠层结构，所述叠层结构的顶层为金属层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
作为示例，所述绝缘层71的材料为二氧化硅或PET(聚对苯二甲酸乙二醇酯)。
作为示例，所述金属层72及所述金属插栓均由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
优选地，在本实施例中，所述重新布线层7的结构如第一示例，即所述重新布线层7包括一层金属层72；所述金属层72的厚度为10～15um；进一步优选地，在本实施例中，所述金属层72的厚度为12um。
作为示例，所述第二介电层9为低k介电材料，其材料为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种。
作为示例，所述第三开口10包括第一倒梯形开口101，及与所述第一倒梯形开口101贯通的第二倒梯形开口102，其中，所述第一倒梯形开口101的下边长大于所述第二倒梯形开口102的上边长。
作为示例，所述第一倒梯形开口101的下边长与所述第二倒梯形开口102的上边长之差为40～600um，即2L为40～600um，L为20～300um。
作为示例，刻蚀后剩余金属层72的厚度d为5～6um。
需要说明的是，通过该开口结构替代UBM层，当后续在该开口上制作焊球112凸块11时，不仅通过该开口特有的结构增加了焊球112凸块11与重新布线层7之间的粘合性，还有效防止了在植球回流过程中处于球滴状态的焊球112发生移动而出现位置偏移，保证了封装结构的质量；同时更避免了在第二介电层9上制作UBM的工艺步骤，降低了生产成本。
作为示例，所述焊球凸块11包括位于所述第三开口10底部的金属柱111，及位于所述金属柱111及重新布线层7上的焊球112。
作为示例，所述金属柱111由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
作为示例，所述焊球112由铜、铝、镍、金、银、锡、钛中的一种或两种以上材料组成。
综上所述，本实用新型的扇出型单裸片封装结构，具有以下有益效果：通过在所述重新布线层中形成由两个倒梯形开口构成的第三开口，以替代现有封装结构的UBM层，并通过在所述第三开口中制作焊球凸块，不仅增加了焊球凸块与重新布线层之间的粘合性，还有效防止了在植球回流过程中处于球滴状态的焊球发生移动而出现位置偏移，保证了封装结构的质量；同时避免了在第二介电层上通过涂覆光刻胶、制作光罩掩膜、曝光显影、形成光刻图形、刻蚀第二介电层、形成UBM、去胶等工艺步骤制作UBM的过程，不仅缩短了制程时间，还降低了生产成本。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (8)

1.一种扇出型单裸片封装结构，其特征在于，所述封装结构包括：
芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片进行电连接的接触焊盘；
包围所述芯片结构，同时暴露出所述接触焊盘所在表面的塑封层；
位于所述塑封层及芯片结构上表面的第一介电层，所述第一介电层通过第一开口暴露出所述接触焊盘；
位于所述第一介电层及接触焊盘上表面的重新布线层，所述重新布线层通过第二开口暴露出所述第一介电层；
位于所述重新布线层及第一介电层上表面的第二介电层，所述第二介电层通过第三开口暴露出所述重新布线层；以及
位于所述第三开口的焊球凸块。
2.根据权利要求1所述的扇出型单裸片封装结构，其特征在于，所述重新布线层包括：
位于所述第一介电层及接触焊盘上表面的绝缘层，所述绝缘层上设有暴露出所述接触焊盘的开口；以及
位于所述绝缘层及接触焊盘上表面的金属层。
3.根据权利要求1所述的扇出型单裸片封装结构，其特征在于，所述重新布线层包括：
位于所述第一介电层及接触焊盘表面、由交替的绝缘层和金属层构成的叠层结构，所述叠层结构的顶层为金属层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
4.根据权利要求1所述的扇出型单裸片封装结构，其特征在于，所述第三开口包括第一倒梯形开口，及与所述第一倒梯形开口贯通的第二倒梯形开口，其中，所述第一倒梯形开口的下边长大于所述第二倒梯形开口的上边长。
5.根据权利要求4所述的扇出型单裸片封装结构，其特征在于，所述第一倒梯形开口的下边长与所述第二倒梯形开口的上边长之差为40～600um。
6.根据权利要求1所述的扇出型单裸片封装结构，其特征在于，所述焊球凸块包括位于所述第三开口底部的金属柱，及位于所述金属柱及重新布线层上的焊球。
7.根据权利要求1所述的扇出型单裸片封装结构，其特征在于，所述塑封层包括聚酰亚胺层、硅胶层或环氧树脂层。
8.根据权利要求1所述的扇出型单裸片封装结构，其特征在于，所述第一介电层和第二介电层均为低k介电材料，包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种。
CN201720729863.1U 2017-06-21 2017-06-21 扇出型单裸片封装结构 Active CN206931562U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720729863.1U CN206931562U (zh) 2017-06-21 2017-06-21 扇出型单裸片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720729863.1U CN206931562U (zh) 2017-06-21 2017-06-21 扇出型单裸片封装结构

Publications (1)

Publication Number Publication Date
CN206931562U true CN206931562U (zh) 2018-01-26

Family

ID=61346514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720729863.1U Active CN206931562U (zh) 2017-06-21 2017-06-21 扇出型单裸片封装结构

Country Status (1)

Country Link
CN (1) CN206931562U (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104058A (zh) * 2017-06-21 2017-08-29 中芯长电半导体（江阴）有限公司 扇出型单裸片封装结构及其制备方法
CN113725088A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725181A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725089A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN114424334A (zh) * 2020-05-29 2022-04-29 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组
CN117038633A (zh) * 2023-10-08 2023-11-10 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104058A (zh) * 2017-06-21 2017-08-29 中芯长电半导体（江阴）有限公司 扇出型单裸片封装结构及其制备方法
CN113725088A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725181A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725089A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725181B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725088B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725089B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN114424334A (zh) * 2020-05-29 2022-04-29 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组
CN117038633A (zh) * 2023-10-08 2023-11-10 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法
CN117038633B (zh) * 2023-10-08 2024-01-26 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法

Similar Documents

Publication Publication Date Title
CN206931562U (zh) 扇出型单裸片封装结构
CN107104058A (zh) 扇出型单裸片封装结构及其制备方法
US11967563B2 (en) Fan-out package having a main die and a dummy die
US11289449B2 (en) Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US10971467B2 (en) Packaging method and package structure of fan-out chip
CN107134440A (zh) 扇出型晶圆级封装结构及其制备方法
CN107146785A (zh) 具有3d堆叠天线的扇出型封装结构及其制备方法
TW201822330A (zh) 晶片封裝結構
TW200834876A (en) Multi-chips package and method of forming the same
US20130026623A1 (en) Semiconductor Devices, Packaging Methods and Structures
CN107910311A (zh) 一种扇出型天线封装结构及其制备方法
CN206931599U (zh) 具有3d堆叠天线的扇出型封装结构
CN107301983A (zh) 扇出型封装结构及其制备方法
CN106098665A (zh) 互连结构、封装的半导体器件和半导体器件的封装方法
CN107887366A (zh) 扇出型天线封装结构及其制备方法
CN106981468A (zh) 扇出型晶圆级封装结构及其制备方法
CN107527880A (zh) 扇出型封装结构及其制备方法
CN206931590U (zh) 扇出型晶圆级封装结构
CN106684055A (zh) 一种扇出型晶圆级封装结构及其制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN106981467A (zh) 扇出型晶圆级封装结构及其制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN207503965U (zh) 一种扇出型天线封装结构
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.