CN107452702A - 半导体芯片的封装结构及封装方法 - Google Patents

半导体芯片的封装结构及封装方法 Download PDF

Info

Publication number
CN107452702A
CN107452702A CN201710632688.9A CN201710632688A CN107452702A CN 107452702 A CN107452702 A CN 107452702A CN 201710632688 A CN201710632688 A CN 201710632688A CN 107452702 A CN107452702 A CN 107452702A
Authority
CN
China
Prior art keywords
layer
semiconductor chip
metal
wiring layer
packaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710632688.9A
Other languages
English (en)
Inventor
吴政达
林正忠
陈彦亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710632688.9A priority Critical patent/CN107452702A/zh
Publication of CN107452702A publication Critical patent/CN107452702A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体芯片的封装结构及封装方法，包括：待封装芯片结构；重新布线层，形成于待封装芯片结构上，其具有与所述待封装芯片结构电性连接的第一面以及与所述第一面相对的第二面，所述第二面露出有金属布线层；金属凸块，直接制作于所述金属布线层上；以及聚合物层，所述聚合物层包围所述金属凸块，且所述聚合物层上露出有所述金属凸块的部分。本发明不需要在重新布线层上制作凸点下金属层，只需制作一层聚合物层对金属凸块进行保护，可增加凸点下金属层与重新布线层之间的结合强度，并可以对其进行保护，防止氧化及水汽等对金属凸块及重新布线层的影响；本发明工艺及结构较简单，可有效降低封装工艺及结构的成本。

Description

半导体芯片的封装结构及封装方法
技术领域
本发明涉及一种半导体封装结构及封装方法，特别是涉及一种半导体芯片的封装结构及 封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封 装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越 来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发 展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具 有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网 络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
现有的一种半导体芯片的封装结构如图1所示，其包括半导体芯片202，封装材料201， 重新布线层203，凸点下金属层204(UBM)以及制作于所述凸点下金属层(UBM)上的金属凸块205，所述凸点下金属层204(UBM)可以有效增强所述金属凸块205与所述重新布 线层的接触强度，以免所述金属凸块205掉落等缺陷的发生。然而，由于凸点下金属层的制 作工艺较复杂，会大大提高封装工艺及封装结构的成本。
因此，提供一种工艺及结构简单，可以有效降低封装工艺成本的半导体芯片的封装结构 及封装方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体芯片的封装结构及封 装方法，用于解决现有技术中封装工艺及结构较复杂，成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体芯片的封装结构，包括：待封 装芯片结构；重新布线层，形成于所述待封装芯片结构上，所述重新布线层具有与所述待封 装芯片结构电性连接的第一面以及与所述第一面相对的第二面，所述第二面露出有包含在所 述重新布线层中的金属布线层；金属凸块，直接制作于所述金属布线层上；以及聚合物层， 形成于所述重新布线层的第二面，所述聚合物层包围所述金属凸块，且所述聚合物层上露出 有所述金属凸块的部分。
优选地，所述待封装芯片结构包括半导体芯片以及包覆于所述半导体芯片的封装材料， 所述半导体芯片具有电引出结构的一面与所述封装材料的下表面处于同一平面。
优选地，所述重新布线层包括交替层叠的图形化的介质层以及图形化的金属布线层，其 中，所述重新布线层的顶层为图形化的介质层，该图形化的介质层中露出有金属布线层。
进一步地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、 钛中的一种或两种以上组合。
优选地，所述金属凸块包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍层上的 焊料凸点。
进一步地，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或 包含上述任意一种焊料金属的合金。
优选地，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，所述聚合物层为环氧树脂层。
优选地，所述半导体芯片的封装结构应用于扇出型晶圆级封装FOWLP、晶圆级芯片封装 WLCSP、晶圆级封装WLP或三维集成电路3DIC。
本发明还提供一种半导体芯片的封装方法，包括：1)提供一待封装芯片结构；2)于所 述待封装芯片结构上形成重新布线层，所述重新布线层具有与所述待封装芯片结构电性连接 的第一面以及与所述第一面相对的第二面，所述第二面露出有包含在所述重新布线层中的金 属布线层；3)于所述金属布线层上直接制作金属凸块；4)于所述重新布线层的第二面形成 聚合物层，所述聚合物层包围所述金属凸块，且所述聚合物层上露出有所述金属凸块的部分。
优选地，所述待封装芯片结构包括半导体芯片以及包覆于所述半导体芯片的封装材料， 所述半导体芯片具有电引出结构的一面与所述封装材料的下表面处于同一平面。
优选地，步骤1)提供所述待封装芯片结构包括：1-1)提供一支撑衬底，于所述衬底表 面形成分离层；1-2)提供半导体芯片，将所述半导体芯片粘附于所述分离层上，其中，所述 半导体芯片具有电引出结构的一面朝向所述分离层；1-3)采用封装材料对所述导体芯片进行 封装；1-4)基于所述分离层分离所述封装材料与所述支撑衬底，使得所述半导体芯片具有电 引出结构的一面与所述封装材料的下表面处于同一平面。
优选地，所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底 中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆 于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
优选地，采用封装材料封装所述半导体芯片的方法包括压缩成型、传递模塑成型、液封 成型、真空层压及旋涂中的一种，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，步骤2)制作所述重新布线层为交替进行如下步骤：采用化学气相沉积工艺或 物理气相沉积工艺于所述半导体芯片及封装材料的平面形成介质层，并对所述介质层进行刻 蚀形成图形化的介质层；采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀 工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线 层。
优选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中 的一种或两种以上组合。
优选地，步骤3)中，所述重新布线层的顶层为图形化的介质层，所述图形化的介质层 露出图形化的金属布线层，于所述图形化的金属布线层上直接制作金属凸块。
优选地，所述金属凸块的制备方法包括步骤：a)采用电镀法于所述重新布线层表面形成 铜柱；b)采用电镀法于所述铜柱表面形成金属阻挡层；c)采用电镀法于所述金属阻挡层表 面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
进一步地，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或 包含上述任意一种焊料金属的合金。
优选地，所述半导体芯片的封装方法应用于扇出型晶圆级封装FOWLP、晶圆级芯片封装 WLCSP、晶圆级封装WLP或三维集成电路3DIC。
如上所述，本发明的半导体芯片的封装结构及封装方法，具有以下有益效果：
1)本发明不需要在重新布线层上制作凸点下金属层(UBM)，在形成金属凸块之后，制作一层聚合物层对所述金属凸块进行保护，该聚合物层围绕所述金属凸块，一方面可增加 其与重新布线层之间的结合强度，防止其晃动或掉落，另一方面可以对其进行保护，防止氧 化及水汽等对金属凸块及下方的重新布线层的影响；
2)本发明不需要制作凸点下金属层(UBM)，工艺及结构较简单可以有效降低封装工 艺及封装结构的成本；
3)本发明可以应用于如扇出型晶圆级封装FOWLP、晶圆级芯片封装WLCSP、晶圆级封装WLP或三维集成电路3DIC等需要制作重新布线层的封装结构中，在半导体封装领域具有广泛的应用前景。
附图说明
图1显示为现有技术中的扇出型封装结构的结构示意图。
图2～图7显示为本发明的半导体芯片的封装方法各步骤所呈现的结构示意图，其中，图 8显示为本发明的半导体芯片的封装结构的结构示意图。
元件标号说明
101 支撑衬底
102 分离层
103 半导体芯片
104 封装材料
30 重新布线层
105 第一介质层
106 金属布线层
107 第二介质层
108 金属凸块
109 聚合物层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精 神下进行各种修饰或改变。
请参阅图2～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的 基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及 尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型 态也可能更为复杂。
如图2～图8所示，本实施例提供一种半导体芯片103的封装方法，包括：
如图2～图5所示，首先进行步骤1)，提供一待封装芯片结构。
作为示例，所述待封装芯片结构包括半导体芯片103以及包覆于所述半导体芯片103的 封装材料104，所述半导体芯片103具有电引出结构的一面与所述封装材料104的下表面处 于同一平面。
具体地，步骤1)提供所述待封装芯片结构包括：
如图2所示，进行步骤1-1)，提供一支撑衬底101，于所述衬底表面形成分离层102；
作为示例，所述支撑衬底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶 瓷衬底中的一种。在本实施例中，所述支撑衬底101选用为玻璃衬底，所述玻璃衬底成本较 低，容易在其表面形成分离层102，且能降低后续的剥离工艺的难度。
作为示例，所述分离层102包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂 工艺涂覆于所述支撑衬底101表面，然后采用紫外固化或热固化工艺使其固化成型。
在本实施例中，所述分离层102选用为热固化胶，通过旋涂工艺形成于所述支撑衬底101 上后，通过热固化工艺使其固化成型。热固化胶性能稳定，表面较光滑，有利于后续的重新 布线层30的制作，并且，在后续的剥离工艺中，剥离的难度较低，剥离后可以获得完整且性 能良好的重新布线层30。
如图3所示，进行步骤1-2)，提供半导体芯片103，将所述半导体芯片103粘附于所述 分离层102上，其中，所述半导体芯片103具有电引出结构的一面朝向所述分离层102。
作为示例，所述半导体芯片103可以为一个或多个，可以依据需要实现的功能而进行任 意的组合，并通过后续的重新布线层30实现电性互连。
如图4所示，进行步骤1-3)，采用封装材料104对所述导体芯片进行封装。
作为示例，采用封装材料104封装所述半导体芯片103的方法包括压缩成型、传递模塑 成型、液封成型、真空层压及旋涂中的一种，所述封装材料104包括聚酰亚胺、硅胶以及环 氧树脂中的一种。
如图5所示，进行步骤1-4)，基于所述分离层102分离所述封装材料104与所述支撑衬 底101，使得所述半导体芯片103具有电引出结构的一面与所述封装材料104的下表面处于 同一平面。
例如，所述分离层102选用为胶带时，可以采用撕除的方法分离所述封装材料104与所 述支撑衬底101，这个工艺较为简单，可以有效降低成本。
如图6所示，然后进行步骤2)，于所述待封装芯片结构上形成重新布线层30，所述重 新布线层30具有与所述待封装芯片结构电性连接的第一面以及与所述第一面相对的第二面， 所述第二面露出有包含在所述重新布线层30中的金属布线层106；
作为示例，步骤2)制作所述重新布线层30为交替进行如下步骤：采用化学气相沉积工 艺或物理气相沉积工艺于所述半导体芯片103及封装材料104的平面形成介质层，并对所述 介质层进行刻蚀形成图形化的介质层；采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀 工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形 化的金属布线层106。所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷 硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层106的材料包括铜、铝、镍、 金、银、钛中的一种或两种以上组合。
具体地，步骤2)制作所述重新布线层30包括步骤：
步骤2-1)，采用化学气相沉积工艺或物理气相沉积工艺于所述分离层102表面形成第一 介质层105，并对所述介质层进行刻蚀形成图形化的第一介质层105。
作为示例，所述第一介质层105的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述第一介质层105选用为氧化硅。
步骤2-2)，采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所 述图形化的第一介质层105表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布 线层106，所述金属布线层106与穿过所述图形化的第一介质层105与所述半导体芯片103 的电引出结构相连；
作为示例，所述金属布线层106的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述金属布线层106的材料选用为铜。
步骤2-3)，采用化学气相沉积工艺或物理气相沉积工艺于所述金属布线层106表面形成 第二介质层107，并对所述介质层进行刻蚀形成图形化的第二介质层107，所述图形化的第二 介质层107在欲制备金属凸块108的区域露出有所述金属布线层106。
作为示例，所述第二介质层107的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述第二介质层107选用为氧化硅。
需要说明的是，所述重新布线层30可以包括依次层叠的多个介质层以及多个金属布线层 106，依据连线需求，通过对各介质层进行图形化或者制作通孔实现各层金属布线层106之间 的互连，以实现不同功能的连线需求。
如图7所示，接着进行步骤3)，于所述金属布线层106上直接制作金属凸块108。
作为示例，所述重新布线层30的顶层为图形化的介质层，所述图形化的介质层露出图形 化的金属布线层106，于所述图形化的金属布线层106上直接制作金属凸块108。
作为示例，所述金属凸块108的制备方法包括步骤：a)采用电镀法于所述重新布线层 30顶部露出的金属布线层106表面形成铜柱；b)采用电镀法于所述铜柱表面形成金属阻挡 层；c)采用电镀法于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻 挡层表面形成焊料凸点。进一步地，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、 锡及银中的一种或包含上述任意一种焊料金属的合金。
又如，所述金属凸块108为锡球，直接制作于所述重新布线层30顶部露出的金属布线层 106表面。
如图8所示，最后进行步骤4)，于所述重新布线层30的第二面形成聚合物层109，所述聚合物层109包围所述金属凸块108，且所述聚合物层109上露出有所述金属凸块108的部分。
作为示例，采用压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种制作所 述聚合物层109，所述聚合物层109的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。在 本实施例中，所述聚合物层109为环氧树脂层。
本发明不需要在重新布线层30上制作凸点下金属层(UBM)，在形成金属凸块108之后，制作一层聚合物层109对所述金属凸块108进行保护，该聚合物层109围绕所述金属凸块108，一方面可增加其与重新布线层30之间的结合强度，防止其晃动或掉落，另一方面可以对其进行保护，防止氧化及水汽等对金属凸块108及下方的重新布线层30的影响；本发明不需要制作凸点下金属层(UBM)，工艺及结构较简单可以有效降低封装工艺及封装结构的成本。
作为示例，所述半导体芯片103的封装方法应用于需要制作重新布线层30的扇出型晶圆 级封装FOWLP、晶圆级芯片封装WLCSP、晶圆级封装WLP或三维集成电路3DIC，适用范围广泛，在本导体封装领域具有非常良好的应用前景。
如图8所示，本实施例还提供一种半导体芯片103的封装结构，包括：待封装芯片结构； 重新布线层30，形成于所述待封装芯片结构上，所述重新布线层30具有与所述待封装芯片 结构电性连接的第一面以及与所述第一面相对的第二面，所述第二面露出有包含在所述重新 布线层30中的金属布线层106；金属凸块108，直接制作于所述金属布线层106上；以及聚 合物层109，形成于所述重新布线层30的第二面，所述聚合物层109包围所述金属凸块108， 且所述聚合物层109上露出有所述金属凸块108的部分。
作为示例，所述待封装芯片结构包括半导体芯片103以及包覆于所述半导体芯片103的 封装材料104，所述半导体芯片103具有电引出结构的一面与所述封装材料104的下表面处 于同一平面。
作为示例，所述重新布线层30包括交替层叠的图形化的介质层以及图形化的金属布线层106，其中，所述重新布线层30的顶层为图形化的介质层，该图形化的介质层中露出有金属 布线层106。进一步地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、 磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层106的材料包括铜、铝、镍、 金、银、钛中的一种或两种以上组合。
作为示例，所述金属凸块108包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍 层上的焊料凸点。进一步地，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及 银中的一种或包含上述任意一种焊料金属的合金。
作为示例，所述封装材料104包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例，所述聚合物层109为环氧树脂层。
作为示例，所述半导体芯片103的封装结构应用于扇出型晶圆级封装FOWLP、晶圆级芯 片封装WLCSP、晶圆级封装WLP或三维集成电路3DIC。
如上所述，本发明的半导体芯片103的封装结构及封装方法，具有以下有益效果：
1)本发明不需要在重新布线层30上制作凸点下金属层(UBM)，在形成金属凸块108之后，制作一层聚合物层109对所述金属凸块108进行保护，该聚合物层109围绕所述金属凸块108，一方面可增加其与重新布线层30之间的结合强度，防止其晃动或掉落，另一方面可以对其进行保护，防止氧化及水汽等对金属凸块108及下方的重新布线层30的影响；
2)本发明不需要制作凸点下金属层(UBM)，工艺及结构较简单可以有效降低封装工 艺及封装结构的成本；
3)本发明可以应用于如扇出型晶圆级封装FOWLP、晶圆级芯片封装WLCSP、晶圆级封装WLP或三维集成电路3DIC等需要制作重新布线层30的封装结构中，在半导体封装领 域具有广泛的应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种半导体芯片的封装结构，其特征在于，包括：
待封装芯片结构；
重新布线层，形成于所述待封装芯片结构上，所述重新布线层具有与所述待封装芯片结构电性连接的第一面以及与所述第一面相对的第二面，所述第二面露出有包含在所述重新布线层中的金属布线层；
金属凸块，直接制作于所述金属布线层上；以及
聚合物层，形成于所述重新布线层的第二面，所述聚合物层包围所述金属凸块，且所述聚合物层上露出有所述金属凸块的部分。
2.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述待封装芯片结构包括半导体芯片以及包覆于所述半导体芯片的封装材料，所述半导体芯片具有电引出结构的一面与所述封装材料的下表面处于同一平面。
3.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述重新布线层包括交替层叠的图形化的介质层以及图形化的金属布线层，其中，所述重新布线层的顶层为图形化的介质层，该图形化的介质层中露出有金属布线层。
4.根据权利要求3所述的半导体芯片的封装结构，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
5.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述金属凸块包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍层上的焊料凸点。
6.根据权利要求5所述的半导体芯片的封装结构，其特征在于：所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
7.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
8.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述聚合物层为环氧树脂层。
9.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述半导体芯片的封装结构应用于扇出型晶圆级封装FOWLP、晶圆级芯片封装WLCSP、晶圆级封装WLP或三维集成电路3DIC。
10.一种半导体芯片的封装方法，其特征在于，包括：
1)提供一待封装芯片结构；
2)于所述待封装芯片结构上形成重新布线层，所述重新布线层具有与所述待封装芯片结构电性连接的第一面以及与所述第一面相对的第二面，所述第二面露出有包含在所述重新布线层中的金属布线层；
3)于所述金属布线层上直接制作金属凸块；以及
4)于所述重新布线层的第二面形成聚合物层，所述聚合物层包围所述金属凸块，且所述聚合物层上露出有所述金属凸块的部分。
11.根据权利要求10所述的半导体芯片的封装方法，其特征在于：所述待封装芯片结构包括半导体芯片以及包覆于所述半导体芯片的封装材料，所述半导体芯片具有电引出结构的一面与所述封装材料的下表面处于同一平面。
12.根据权利要求10所述的半导体芯片的封装方法，其特征在于：步骤1)提供所述待封装芯片结构包括：
1-1)提供一支撑衬底，于所述衬底表面形成分离层；
1-2)提供半导体芯片，将所述半导体芯片粘附于所述分离层上，其中，所述半导体芯片具有电引出结构的一面朝向所述分离层；
1-3)采用封装材料对所述导体芯片进行封装；
1-4)基于所述分离层分离所述封装材料与所述支撑衬底，使得所述半导体芯片具有电引出结构的一面与所述封装材料的下表面处于同一平面。
13.根据权利要求12所述的半导体芯片的封装方法，其特征在于：所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
14.根据权利要求12所述的半导体芯片的封装方法，其特征在于：采用封装材料封装所述半导体芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
15.根据权利要求10所述的半导体芯片的封装方法，其特征在于：步骤2)制作所述重新布线层为交替进行如下步骤：
采用化学气相沉积工艺或物理气相沉积工艺于所述半导体芯片及封装材料的平面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
16.根据权利要求15所述的EMI防护的芯片封装方法，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
17.根据权利要求15所述的半导体芯片的封装方法，其特征在于：步骤3)中，所述重新布线层的顶层为图形化的介质层，所述图形化的介质层露出图形化的金属布线层，于所述图形化的金属布线层上直接制作金属凸块。
18.根据权利要求10所述的半导体芯片的封装方法，其特征在于：所述金属凸块的制备方法包括步骤：
a)采用电镀法于所述重新布线层表面形成铜柱；
b)采用电镀法于所述铜柱表面形成金属阻挡层；
c)采用电镀法于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
19.根据权利要求18所述的半导体芯片的封装方法，其特征在于：所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
20.根据权利要求10所述的半导体芯片的封装方法，其特征在于：所述半导体芯片的封装方法应用于扇出型晶圆级封装FOWLP、晶圆级芯片封装WLCSP、晶圆级封装WLP或三维集成电路3DIC。
CN201710632688.9A 2017-07-28 2017-07-28 半导体芯片的封装结构及封装方法 Pending CN107452702A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710632688.9A CN107452702A (zh) 2017-07-28 2017-07-28 半导体芯片的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710632688.9A CN107452702A (zh) 2017-07-28 2017-07-28 半导体芯片的封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN107452702A true CN107452702A (zh) 2017-12-08

Family

ID=60490524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710632688.9A Pending CN107452702A (zh) 2017-07-28 2017-07-28 半导体芯片的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN107452702A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305856A (zh) * 2018-03-16 2018-07-20 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN108996464A (zh) * 2018-06-08 2018-12-14 北京大学 一种类扇出多器件混合集成柔性微系统及其制备方法
CN109473765A (zh) * 2018-12-21 2019-03-15 中芯长电半导体（江阴）有限公司 三维封装天线及其封装方法
CN109742223A (zh) * 2019-03-20 2019-05-10 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN109755374A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 晶圆级扇出型led的封装结构及封装方法
CN112928076A (zh) * 2021-01-12 2021-06-08 深圳市晶凯电子技术有限公司 一种封装组件、电子设备及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097415A (zh) * 2009-12-10 2011-06-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102543905A (zh) * 2010-12-22 2012-07-04 矽品精密工业股份有限公司 半导体封装件及其制造方法
US20140061954A1 (en) * 2012-08-29 2014-03-06 Chuan Hu Semiconductor device with pre-molding chip bonding
CN207320099U (zh) * 2017-07-28 2018-05-04 中芯长电半导体（江阴）有限公司 半导体芯片的封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097415A (zh) * 2009-12-10 2011-06-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102543905A (zh) * 2010-12-22 2012-07-04 矽品精密工业股份有限公司 半导体封装件及其制造方法
US20140061954A1 (en) * 2012-08-29 2014-03-06 Chuan Hu Semiconductor device with pre-molding chip bonding
CN207320099U (zh) * 2017-07-28 2018-05-04 中芯长电半导体（江阴）有限公司 半导体芯片的封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305856A (zh) * 2018-03-16 2018-07-20 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN108305856B (zh) * 2018-03-16 2023-08-18 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
CN108996464A (zh) * 2018-06-08 2018-12-14 北京大学 一种类扇出多器件混合集成柔性微系统及其制备方法
CN109473765A (zh) * 2018-12-21 2019-03-15 中芯长电半导体（江阴）有限公司 三维封装天线及其封装方法
CN109742223A (zh) * 2019-03-20 2019-05-10 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN109755374A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 晶圆级扇出型led的封装结构及封装方法
CN112928076A (zh) * 2021-01-12 2021-06-08 深圳市晶凯电子技术有限公司 一种封装组件、电子设备及封装方法

Similar Documents

Publication Publication Date Title
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN105225965B (zh) 一种扇出型封装结构及其制作方法
CN102420180B (zh) 半导体器件及其制造方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN105514071B (zh) 一种扇出型芯片的封装方法及封装结构
CN107799499A (zh) 半导体封装结构及其制造方法
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN104051383B (zh) 封装的半导体器件、封装半导体器件的方法以及PoP器件
CN205039151U (zh) 一种堆叠型芯片封装结构
CN107301983A (zh) 扇出型封装结构及其制备方法
CN107527880A (zh) 扇出型封装结构及其制备方法
US10692848B2 (en) Stress reduction apparatus and method
CN107910311A (zh) 一种扇出型天线封装结构及其制备方法
CN107785339A (zh) 3d芯片封装结构及其制备方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107369664A (zh) 半导体芯片的封装结构及封装方法
CN206040641U (zh) 半导体装置
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN105810593B (zh) 一种扇出型封装结构及其封装方法
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN206758428U (zh) 扇出型晶圆级封装结构
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN207165562U (zh) Emi防护的芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination