CN207165562U - Emi防护的芯片封装结构 - Google Patents

Emi防护的芯片封装结构 Download PDF

Info

Publication number
CN207165562U
CN207165562U CN201720856663.2U CN201720856663U CN207165562U CN 207165562 U CN207165562 U CN 207165562U CN 201720856663 U CN201720856663 U CN 201720856663U CN 207165562 U CN207165562 U CN 207165562U
Authority
CN
China
Prior art keywords
wiring layer
chip
electromagnetic shielding
frame
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720856663.2U
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201720856663.2U priority Critical patent/CN207165562U/zh
Application granted granted Critical
Publication of CN207165562U publication Critical patent/CN207165562U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种EMI防护的芯片封装结构，包括：重新布线层，包括相对的第一面及第二面；金属凸块，形成于所述重新布线层的第一面；半导体芯片，电性连接于所述重新布线层的第二面；电磁屏蔽框，形成于所述重新布线层的第二面，并环绕于所述半导体芯片；封装材料，覆盖于所述半导体芯片及所述电磁屏蔽框，且所述封装材料表面露出所述电磁屏蔽框；以及电磁屏蔽层，形成于所述封装材料表面。本实用新型采用扇出型的封装结构实现电磁屏蔽封装，所采用的封装材料与重新布线层相同或相近，减小其之间的CTE失配，降低开裂的概率；本实用新型具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。

Description

EMI防护的芯片封装结构
技术领域
本实用新型涉及一种半导体封装结构，特别是涉及一种EMI防护的芯片封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
现有的一种EMI防护的封装方法如图1a～图1c所示，包括如下步骤：
第一步，提供一金属衬底101，于所述金属衬底101上形成粘合层102；
第二步，将半导体芯片103粘合于所述粘合层102上；
第三步，采用封装材料104封装所述半导体芯片103。
如图1d所示，由于封装材料104与金属衬底101的膨胀系数CTE存在较大偏差，上述的EMI防护的封装方法具有以下缺陷：
第一，由于封装材料104与金属衬底101的CTE失配，造成封装材料104与金属衬底101 在不同的方向上弯曲，导致封装材料104与金属衬底101开裂；
第二，由于封装材料104与半导体芯片103之间的CTE失配，容易造成封装材料104与半导体芯片103开裂。
基于以上所述，提供一种性能良好的EMI防护的芯片封装结构及封装方法实属必要。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种EMI防护的芯片封装结构及封装方法，用于解决现有技术中EMI防护的芯片封装结构由于CTE失配而造成开裂等问题。
为实现上述目的及其他相关目的，本实用新型提供一种EMI防护的芯片封装结构，所述封装结构包括：重新布线层，包括相对的第一面及第二面；金属凸块，形成于所述重新布线层的第一面；半导体芯片，电性连接于所述重新布线层的第二面；电磁屏蔽框，形成于所述重新布线层的第二面，并环绕于所述半导体芯片；封装材料，覆盖于所述半导体芯片及所述电磁屏蔽框，且所述封装材料表面露出所述电磁屏蔽框；以及电磁屏蔽层，形成于所述封装材料表面，并与所述电磁屏蔽框相连组成所述半导体芯片的电磁屏蔽结构。
优选地，所述重新布线层包括图形化的介质层以及图形化的金属布线层。
优选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，所述金属凸块包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍层上的焊料凸点。
优选地，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
优选地，所述电磁屏蔽框包括框体结构及位于所述框体结构底部的底部结构，所述底部结构的宽度大于所述框体结构的宽度，所述底部结构与所述重新布线层接触。
优选地，所述电磁屏蔽框的形状为圆形、椭圆形、多边形及圆角多边形中的一种。
优选地，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
本实用新型还提供一种EMI防护的芯片封装方法，包括步骤：1)提供一粘合层；2)提供电磁屏蔽框及半导体芯片，将所述半导体芯片及电磁屏蔽框粘合于所述粘合层上，所述半导体芯片正面朝下并位于所述电磁屏蔽框内；3)采用封装材料封装所述半导体芯片及所述电磁屏蔽框；4)去除所述粘合层以露出所述半导体芯片，对所述封装材料进行平坦化处理直至露出所述电磁屏蔽框；5)于露出有所述半导体芯片的第一平面制作重新布线层，并于所述重新布线层上制作金属凸块，以电性引出所述半导体芯片；以及6)于露出有所述电磁屏蔽框的第二平面形成电磁屏蔽层，所述电磁屏蔽层与所述电磁屏蔽框相连组成所述半导体芯片的电磁屏蔽结构。
优选地，步骤1)还包括步骤：提供一固定环，将所述粘合层固定于所述固定环。
进一步地，所述固定环的材料包括玻璃、金属、半导体、聚合物及陶瓷中的一种，所述粘合层包括粘性胶带及粘性聚合物层中的一种。
优选地，步骤2)中，所述电磁屏蔽框包括框体结构及位于所述框体结构底部的底部结构，所述底部结构的宽度大于所述框体结构的宽度，所述底部结构粘合于所述粘合层以提高所述电磁屏蔽框与所述粘合层的结合强度。
优选地，步骤3)中，采用封装材料封装所述半导体芯片及所述电磁屏蔽框的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，步骤5)制作所述重新布线层包括步骤：5-1)采用化学气相沉积工艺或物理气相沉积工艺于所述露出有所述半导体芯片的第一平面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；5-2)采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
进一步地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，所述金属凸块的制备方法包括步骤：a)采用电镀法于所述重新布线层表面形成铜柱；b)采用电镀法于所述铜柱表面形成金属阻挡层；以及c)采用电镀法于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
进一步地，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
优选地，步骤6)中，采用喷涂工艺、旋涂工艺或溅射工艺于露出有所述电磁屏蔽框的第二平面形成电磁屏蔽层。
如上所述，本实用新型的EMI防护的芯片封装结构及封装方法，具有以下有益效果：
第一，本实用新型将粘合层粘合于固定环，再将芯片粘合于粘合层上，并辅助后续的封装，可以避免粘合层的卷曲，提供粘合层与芯片及封装材料的结合强度及性能，而且大大降低芯片的粘合的成本；
第二，本实用新型采用的电磁屏蔽框具有较宽的底部，可以大大提高电磁屏蔽框与粘合层的结合强度，提高稳定性；
第三，本实用新型采用喷涂等方式制作电磁屏蔽层，可以降低封装成本；
第四，本实用新型采用扇出型的封装结构实现电磁屏蔽封装，所采用的封装材料与重新布线层相同或相近，减小其之间的CTE失配，降低开裂的概率；
第五，本实用新型的扇出型的封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。
附图说明
图1a～图1d显示为现有技术中的EMI防护的封装方法各步骤所呈现的结构示意图。
图2～图10显示为本实用新型的EMI防护的芯片封装方法各步骤所呈现的结构示意图。
元件标号说明
201 粘合层
202 固定环
203 半导体芯片
204 电磁屏蔽框
2041 框体结构
2042 底部结构
205 封装材料
206 重新布线层
207 金属凸块
208 电磁屏蔽层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图2～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图10所示，本实用新型提供一种EMI防护的芯片封装方法，包括步骤：
如图2所示，首先进行步骤1)，提供一粘合层201。
作为示例，步骤1)还包括步骤：提供一固定环202，将所述粘合层201固定于所述固定环202。所述固定环202的形状可以为圆形、矩形、或者其他所需的形状。所述粘合层201可以为双面粘性或单面粘性的粘合层201，在本实施例中，所述粘合层201为单面粘性的粘合层201，具有粘性的一面粘合固定于所述固定环202上，以将所述粘合层201固定，防止其翘曲等现象的发生，提高稳定性。
作为示例，所述固定环202的材料包括玻璃、金属、半导体、聚合物及陶瓷中的一种。在本实施例中，所述固定环202的材料为玻璃，采用玻璃作为固定环202，在后续与所述粘合层201分离时，较容易撕除，提高分离的效率及稳定性。
作为示例，所述粘合层201包括粘性胶带及粘性聚合物层中的一种。所述黏性聚合物可以为热固化胶或者紫外固化胶。在本实施例中，所述粘合层201选用为单面粘性的粘性胶带。
如图3～图5所示，然后进行步骤2)，提供电磁屏蔽框204及半导体芯片203，将所述半导体芯片203及电磁屏蔽框204粘合于所述粘合层201上，所述半导体芯片203正面朝下并位于所述电磁屏蔽框204内。
所述电磁屏蔽框204的材料为具有电磁屏蔽功能的金属材料，其形状可以为圆形、矩形、或者其他所需的形状，在本实施例中，所述电磁屏蔽框204的形状为矩形，如图4所示。
如图5所示，所述电磁屏蔽框204包括框体结构2041及位于所述框体结构2041底部的底部结构2042，所述底部结构2042的宽度大于所述框体结构2041的宽度，所述底部结构2042 粘合于所述粘合层201以提高所述电磁屏蔽框204与所述粘合层201的结合强度。
如图6所示，接着进行步骤3)，采用封装材料205封装所述半导体芯片203及所述电磁屏蔽框204。
作为示例，采用封装材料205封装所述半导体芯片203及所述电磁屏蔽框204的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料205包括聚酰亚胺、硅胶以及环氧树脂中的一种。在本实施例中，所述封装材料205选用为聚酰亚胺 (PI)。
如图7～图8所示，接着进行步骤4)，去除所述粘合层201以露出所述半导体芯片203，对所述封装材料205进行平坦化处理直至露出所述电磁屏蔽框204；
如图9所示，接着进行步骤5)，于露出有所述半导体芯片203的第一平面制作重新布线层206，并于所述重新布线层206上制作金属凸块207，以电性引出所述半导体芯片203。
作为示例，步骤5)制作所述重新布线层206包括步骤：
如图所示，进行步骤5-1)，采用化学气相沉积工艺或物理气相沉积工艺于露出有所述半导体芯片203的第一平面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层。
作为示例，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层选用为聚酰亚胺(PI)。由于所述重新布线层206的介质层采用PI材料，所述封装材料205亦为PI材料，而重新布线层206的PI材料与所述封装材料205的PI材料相同，基本没有CTE失配效应，从而大大降低了封装材料205与重新布线层206的开裂的概率。
如图所示，进行步骤5-2)，采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
作为示例，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述金属布线层的材料选用为铜。
需要说明的是，所述重新布线层206可以包括依次层叠的多个介质层以及多个金属布线层，依据连线需求，通过对各介质层进行图形化或者制作通孔实现各层金属布线层之间的互连，以实现不同功能的连线需求。
作为示例，所述金属凸块207可以选用为铜柱、镍柱、焊料金属(如锡球等)、铜柱及焊料金属的组合、镍柱及焊料金属的组合，或者铜柱、金属阻挡层及焊料金属的组合等。
在本实施例中，所述金属凸块207选用为铜柱、金属阻挡层及焊料金属的组合，所述金属凸块207的制备方法包括步骤：
步骤a)，采用电镀法于所述重新布线层206表面形成铜柱；
步骤b)，采用电镀法于所述铜柱表面形成金属阻挡层；
步骤c)，采用电镀法于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
作为示例，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
采用电镀法可以制备出高质量的铜柱，提高金属凸块207的质量。所述金属阻挡层可以阻挡焊料金属的扩散，提高金属凸块207的电性能。
如图10所示，最后进行步骤6)，于露出有所述电磁屏蔽框204的第二平面形成电磁屏蔽层208，所述电磁屏蔽层208与所述电磁屏蔽框204相连组成所述半导体芯片203的电磁屏蔽结构。
作为示例，采用喷涂工艺、旋涂工艺或溅射工艺于露出有所述电磁屏蔽框204的第二平面形成电磁屏蔽层208。所述电磁屏蔽层208的材料为具有电磁屏蔽功能的金属材料。在本实施例中，采用喷涂工艺于露出有所述电磁屏蔽框204的第二平面形成电磁屏蔽层208。采用喷涂工艺制作所述电磁屏蔽层208，相比于传统的溅射工艺，可以大大节省工艺成本。
如图10所示，本实施例还提供一种EMI防护的芯片封装结构，所述封装结构包括：重新布线层206，包括相对的第一面及第二面；金属凸块207，形成于所述重新布线层206的第一面；半导体芯片203，电性连接于所述重新布线层206的第二面；电磁屏蔽框204，形成于所述重新布线层206的第二面，并环绕于所述半导体芯片203；封装材料205，覆盖于所述半导体芯片203及所述电磁屏蔽框204，且所述封装材料205表面露出所述电磁屏蔽框204；以及电磁屏蔽层208，形成于所述封装材料205表面，并与所述电磁屏蔽框204相连组成所述半导体芯片203的电磁屏蔽结构。
作为示例，所述重新布线层206包括图形化的介质层以及图形化的金属布线层。
作为示例，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
作为示例，所述金属凸块207包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍层上的焊料凸点。
作为示例，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
作为示例，所述电磁屏蔽框204包括框体结构2041及位于所述框体结构2041底部的底部结构2042，所述底部结构2042的宽度大于所述框体结构2041的宽度，所述底部结构2042 与所述重新布线层206接触。
作为示例，所述电磁屏蔽框204的形状为圆形、椭圆形、多边形及圆角多边形中的一种。
作为示例，所述封装材料205包括聚酰亚胺、硅胶以及环氧树脂中的一种。
如上所述，本实用新型的EMI防护的芯片封装结构及封装方法，具有以下有益效果：
第一，本实用新型将粘合层201粘合于固定环202，再将芯片粘合于粘合层201上，并辅助后续的封装，可以避免粘合层201的卷曲，提供粘合层201与芯片及封装材料205的结合强度及性能，而且大大降低芯片的粘合的成本；
第二，本实用新型采用的电磁屏蔽框204具有较宽的底部，可以大大提高电磁屏蔽框204 与粘合层201的结合强度，提高稳定性；
第三，本实用新型采用喷涂等方式制作电磁屏蔽层208，可以降低封装成本；
第四，本实用新型采用扇出型的封装结构实现电磁屏蔽封装，所采用的封装材料205与重新布线层206相同或相近，减小其之间的CTE失配，降低开裂的概率；
第五，本实用新型的扇出型的封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (8)

1.一种EMI防护的芯片封装结构，其特征在于，所述封装结构包括：
重新布线层，包括相对的第一面及第二面；
金属凸块，形成于所述重新布线层的第一面；
半导体芯片，电性连接于所述重新布线层的第二面；
电磁屏蔽框，形成于所述重新布线层的第二面，并环绕于所述半导体芯片；
封装材料，覆盖于所述半导体芯片及所述电磁屏蔽框，且所述封装材料表面露出所述电磁屏蔽框；
电磁屏蔽层，形成于所述封装材料表面，并与所述电磁屏蔽框相连组成所述半导体芯片的电磁屏蔽结构。
2.根据权利要求1所述的EMI防护的芯片封装结构，其特征在于：所述重新布线层包括图形化的介质层以及图形化的金属布线层。
3.根据权利要求2所述的EMI防护的芯片封装结构，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
4.根据权利要求1所述的EMI防护的芯片封装结构，其特征在于：所述金属凸块包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍层上的焊料凸点。
5.根据权利要求4所述的EMI防护的芯片封装结构，其特征在于：所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
6.根据权利要求1所述的EMI防护的芯片封装结构，其特征在于：所述电磁屏蔽框包括框体结构及位于所述框体结构底部的底部结构，所述底部结构的宽度大于所述框体结构的宽度，所述底部结构与所述重新布线层接触。
7.根据权利要求1所述的EMI防护的芯片封装结构，其特征在于：所述电磁屏蔽框的形状为圆形、椭圆形、多边形及圆角多边形中的一种。
8.根据权利要求1所述的EMI防护的芯片封装结构，其特征在于：所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
CN201720856663.2U 2017-07-14 2017-07-14 Emi防护的芯片封装结构 Active CN207165562U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720856663.2U CN207165562U (zh) 2017-07-14 2017-07-14 Emi防护的芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720856663.2U CN207165562U (zh) 2017-07-14 2017-07-14 Emi防护的芯片封装结构

Publications (1)

Publication Number Publication Date
CN207165562U true CN207165562U (zh) 2018-03-30

Family

ID=61712791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720856663.2U Active CN207165562U (zh) 2017-07-14 2017-07-14 Emi防护的芯片封装结构

Country Status (1)

Country Link
CN (1) CN207165562U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248509A (zh) * 2017-07-14 2017-10-13 中芯长电半导体（江阴）有限公司 Emi防护的芯片封装结构及封装方法
CN109473765A (zh) * 2018-12-21 2019-03-15 中芯长电半导体（江阴）有限公司 三维封装天线及其封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248509A (zh) * 2017-07-14 2017-10-13 中芯长电半导体（江阴）有限公司 Emi防护的芯片封装结构及封装方法
CN109473765A (zh) * 2018-12-21 2019-03-15 中芯长电半导体（江阴）有限公司 三维封装天线及其封装方法
CN109473765B (zh) * 2018-12-21 2024-08-13 盛合晶微半导体(江阴)有限公司 三维封装天线及其封装方法

Similar Documents

Publication Publication Date Title
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN105514071B (zh) 一种扇出型芯片的封装方法及封装结构
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107369664A (zh) 半导体芯片的封装结构及封装方法
CN206179848U (zh) 一种PoP堆叠封装结构
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN109768031A (zh) 天线的封装结构及封装方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN207165562U (zh) Emi防护的芯片封装结构
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN208738235U (zh) 扇出型天线封装结构
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN107146778A (zh) 指纹识别芯片的封装结构及封装方法
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN110085973A (zh) 天线封装结构及封装方法
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN209328893U (zh) 天线的封装结构
CN208637416U (zh) 扇出型天线封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207250493U (zh) 一种三维芯片封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address