CN112289743A - 一种晶圆系统级扇出型封装结构及其制作方法 - Google Patents

一种晶圆系统级扇出型封装结构及其制作方法 Download PDF

Info

Publication number
CN112289743A
CN112289743A CN202011310599.0A CN202011310599A CN112289743A CN 112289743 A CN112289743 A CN 112289743A CN 202011310599 A CN202011310599 A CN 202011310599A CN 112289743 A CN112289743 A CN 112289743A
Authority
CN
China
Prior art keywords
layer
package structure
out package
system level
level fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011310599.0A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN202011310599.0A priority Critical patent/CN112289743A/zh
Publication of CN112289743A publication Critical patent/CN112289743A/zh
Priority to US17/531,609 priority patent/US11894243B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种晶圆系统级扇出型封装结构及其制作方法，该方法包括以下步骤：形成重新布线层，所述重新布线层包括相对设置的第一面与第二面；提供至少一贴片元件，将所述贴片元件接合于所述重新布线层的第二面上；提供至少一正面设有凸块的裸片，将所述裸片正面接合于所述重新布线层的第二面上；形成塑封层于所述重新布线层的第二面上，所述塑封层覆盖所述贴片元件及所述裸片。本发明的晶圆系统级扇出型封装结构及其制作方法将裸片与贴片元件一同封装在塑封层中，并通过重新布线层实现裸片与贴片元件的互连及引出，可以增加扇出功能整合性，提升单一芯片功能及效率，并优化体积。

Description

一种晶圆系统级扇出型封装结构及其制作方法
技术领域
本发明属于半导体封装领域，涉及一种晶圆系统级扇出型封装结构及其制作方法。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，该类芯片通常具有数量巨大的pad引脚(几百甚至上千个)、超精细的管脚大小和间距(几个微米甚至更小)。另一方面，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
目前针对此类高密度芯片的多芯片集成封装，业界通常都是采用硅穿孔(TSV)、硅转接板(Si interposer)等方式进行，从而把芯片的超精细引脚进行引出和有效互联从而形成一个功能模块或者系统，但该技术的成本比较高，从而大大局限了它的应用范围。
随着人们对更高功能、更好的性能和更高的能源效率、更低的制造成本和更小的尺寸的不断需求，扇出晶圆级封装(FOWLP)技术已经成为满足电子设备对移动和网络应用需求的最有前途的技术之一。扇出型封装技术采用重构晶圆和重新布线RDL的方式为实现多芯片的集成封装提供了很好的平台，但是现有的扇出型封装技术中由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。
为适应微电子封装技术的多功能、小型化、便携式、高速度、低功耗和高可靠性发展趋势，系统级封装SIP(System In Package)技术作为新兴异质集成技术，成为越来越多芯片的封装形式，系统级封装是将多种功能芯片和元器件集成在一个封装内，从而实现一个完整的功能。系统级封装是一种新型封装技术，具有开发周期短，功能更多，功耗更低，性能更优良、成本价格更低，体积更小，质量轻等优点。
然而，随着对封装组件及功能越来越高的需求，现有的系统级封装会占用越来越大的面积及厚度，不利于集成度的提高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆系统级扇出型封装结构及其制作方法，用于解决现有技术中系统级封装体积难以缩小的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆系统级扇出型封装结构的制作方法，包括以下步骤：
形成重新布线层，所述重新布线层包括相对设置的第一面与第二面；
提供至少一贴片元件，将所述贴片元件接合于所述重新布线层的第二面上；
提供至少一正面设有凸块的裸片，将所述裸片正面接合于所述重新布线层的第二面上；
形成塑封层于所述重新布线层的第二面上，所述塑封层覆盖所述贴片元件及所述裸片。
可选地，还包括以下步骤：提供第一载体，形成释放层于所述第一载体上，其中，所述重新布线层形成于释放层上，所述重新布线层的第一面与所述释放层连接。
可选地，还包括以下步骤：
提供第二载体，将所述第二载体接合于所述塑封层上；
去除所述第一载体及所述释放层以暴露出所述重新布线层的第一面。
可选地，还包括以下步骤：
形成凸点下金属层于所述重新布线层的第一面上；
形成焊料凸点于所述凸点下金属层上；
去除所述第二载体。
可选地，还包括以下步骤：切割所述重新布线层及所述塑封层，得到多个芯片。
可选地，还包括以下步骤：形成底部填充层于所述裸片与所述重新布线层之间的间隙中。
可选地，所述重新布线层包括在垂直方向上堆叠的至少一层介质层及至少一层金属布线层。
可选地，所述贴片元件包括被动元件。
本发明还提供一种晶圆系统级扇出型封装结构，包括：
重新布线层，所述重新布线层包括相对设置的第一面与第二面；
至少一贴片元件，所述贴片元件接合于所述重新布线层的第二面上；
至少一正面设有凸块的裸片，所述裸片正面接合于所述重新布线层的第二面上；
塑封层，位于所述重新布线层的第二面上，所述塑封层覆盖所述贴片元件及所述裸片。
可选地，还包括凸点下金属层及焊料凸点，所述凸点下金属层位于所述重新布线层的第一面上，所述焊料凸点接合于所述凸点下金属层上。
可选地，还包括底部填充层，所述底部填充层位于所述裸片与所述重新布线层之间的间隙中。
可选地，所述重新布线层包括在垂直方向上堆叠的至少一层介质层及至少一层金属布线层。
可选地，所述贴片元件包括被动元件。
如上所述，本发明的晶圆系统级扇出型封装结构及其制作方法将裸片与贴片元件一同封装在塑封层中，并通过重新布线层实现裸片与贴片元件的互连及引出，可以增加扇出功能整合性，提升单一芯片功能及效率，并优化体积。
附图说明
图1显示为本发明的晶圆系统级扇出型封装结构的制作方法的工艺流程图。
图2显示为本发明的晶圆系统级扇出型封装结构的制作方法提供第一载体的示意图。
图3显示为本发明的晶圆系统级扇出型封装结构的制作方法形成释放层于所述第一载体上的示意图。
图4显示为本发明的晶圆系统级扇出型封装结构的制作方法形成重新布线层形成于所述释放层上的示意图。
图5显示为本发明的晶圆系统级扇出型封装结构的制作方法提供至少一贴片元件，将所述贴片元件接合于所述重新布线层的第二面上的示意图。
图6显示为本发明的晶圆系统级扇出型封装结构的制作方法提供至少一正面设有凸块的裸片，将所述裸片正面接合于所述重新布线层3的第二面上的示意图。
图7显示为本发明的晶圆系统级扇出型封装结构的制作方法形成底部填充层于所述裸片与所述重新布线层之间的间隙中的示意图。
图8显示为本发明的晶圆系统级扇出型封装结构的制作方法形成塑封层于所述重新布线层的第二面上的示意图。
图9显示为本发明的晶圆系统级扇出型封装结构的制作方法提供第二载体，将所述第二载体接合于所述塑封层上的示意图。
图10显示为本发明的晶圆系统级扇出型封装结构的制作方法去除所述第一载体及所述释放层以暴露出所述重新布线层的第一面的示意图。
图11显示为本发明的晶圆系统级扇出型封装结构的制作方法形成凸点下金属层于所述重新布线层的第一面上的示意图。
图12显示为本发明的晶圆系统级扇出型封装结构的制作方法形成焊料凸点于所述凸点下金属层上的示意图。
图13显示为本发明的晶圆系统级扇出型封装结构的制作方法去除所述第一载体及所述释放层基本相同的方法去除所述第二载体及所述粘附层的示意图。
图14显示为本发明的晶圆系统级扇出型封装结构的制作方法切割所述重新布线层及所述塑封层，得到多个芯片的示意图。
元件标号说明
S1～S4 步骤
1 第一载体
2 释放层
3 重新布线层
301 介质层
302 金属布线层
4 贴片元件
5 裸片
6 底部填充层
7 塑封层
8 第二载体
9 粘附层
10 凸点下金属层
11 焊料凸点
12 蓝膜
13 金属框架
14 刀片
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种晶圆系统级扇出型封装结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：形成重新布线层，所述重新布线层包括相对设置的第一面与第二面；
S2：提供至少一贴片元件，将所述贴片元件接合于所述重新布线层的第二面上；
S3：提供至少一正面设有凸块的裸片，将所述裸片正面接合于所述重新布线层的第二面上；
S4：形成塑封层于所述重新布线层的第二面上，所述塑封层覆盖所述贴片元件及所述裸片。
首先请参阅图2至图4，执行步骤S1：形成重新布线层，所述重新布线层包括相对设置的第一面与第二面。
具体的，如图2所示，先提供第一载体1。所述第一载体1用于防止封装过程中层结构开裂、翘曲、断裂等，所述第一载体1的形状可以是晶圆状、面板状和其他任何需要的形状，其包括但不限于玻璃、金属、半导体、聚合物、陶瓷中的任意一种。本实施例中，所述第一载体1的材质选用玻璃，其成本较低，容易在其表面形成释放层，且能降低后续的剥离工艺的难度。
如图3所示，形成释放层2于所述第一载体上。所述释放层可由胶带或聚合物等材料构成，可以采用紫外光固化或热固化方式。
如图4所示，形成重新布线层3形成于所述释放层上，所述重新布线层3的第一面与所述释放层2连接。
作为示例，所述重新布线层3包括在垂直方向上堆叠的至少一层介质层301及至少一层金属布线层302。
作为示例，制作所述重新布线层3包括以下步骤：
(1)采用化学气相沉积工艺、物理气相沉积或其它合适的工艺于所述释放层表面形成第一介质层，所述第一介质层的材质包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。本实施例中，所述第一介质层的辞职选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
(2)采用溅射、电镀、化学镀或其它合适的工艺于所述第一介质层表面形成第一金属层，并对所述第一金属层进行刻蚀形成图形化的第一金属布线层。所述第一金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
(3)采用化学气相沉积工艺、物理气相沉积或其它合适的工艺于所述图形化的所述第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层。所述第二介质层的材料包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。本实施例中，所述第二介质层的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
(4)采用溅射、电镀、化学镀或其它合适的工艺于所述图形化通孔内填充导电栓塞，然后采用采用溅射、电镀、化学镀或其它合适的工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。所述第二金属布线层的材质包括但不铜、铝、镍、金、银、钛中的一种或两种以上组合。
接着，可以根据需要重复进行上述步骤(3)～(4)一次或多次，以形成具有多层堆叠结构的重新布线层，以实现不同的布线功能，例如，在本实施例中，所述重新布线层3还包括图形化的第三介质层及图形化的第三金属布线层。
再请参阅图5，执行步骤S2：提供至少一贴片元件4，将所述贴片元件4接合于所述重新布线层3的第二面上。
作为示例，所述贴片元件4包括被动元件，例如电阻、电感、电容等，可通过表面贴装工艺将所述贴片元件接合于所述重新布线层3的第二面上，以实现与所述重新布线层3的电性连接。
再请参阅图6，执行步骤S3：提供至少一正面设有凸块的裸片5，将所述裸片5正面接合于所述重新布线层3的第二面上。
作为示例，带凸块裸片(Bumped die)可通过迹线键合(bond-on-trace)法接合于所述重新布线层3的第二面上，所述裸片5可能有一个基板或更多的电路在里面，裸片的类型、数量可根据需要进行调整，裸片的凸块的材质包括但不限于铜、镍、锡银等。
作为示例，如图7所示，可进一步采用点胶工艺或其它合适的工艺形成底部填充层6于所述裸片5与所述重新布线层3之间的间隙中，所述底部填充层6一方面可以对所述裸片5与所述重新布线层3的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述裸片5与所述重新布线层3的粘结性能，提高机械强度。
再请参阅图8，执行步骤S4：形成塑封层7于所述重新布线层的第二面上，所述塑封层7覆盖所述贴片元件4及所述裸片5。
作为示例，形成所述塑封层7的方法包括但不限于压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的任意一种，所述塑封层7的材质可以是可固化材料，如聚合物基材料、树脂基材料、聚酰胺、环氧树脂及其任何组合。
作为示例，如图9所示，进一步提供第二载体8，将所述第二载体8接合于所述塑封层7上。
作为示例，所述第二载体8可通过胶粘层或其它合适的粘附层9与所述塑封层7接合。所述第二载体8的材质包括但不限于玻璃、金属、半导体、聚合物及陶瓷中的任意一种。
作为示例，如图10所示，进一步去除所述第一载体1及所述释放层2以暴露出所述重新布线层3的第一面。
具体的，根据所述释放层2的类型采用相应的方法使得所述释放层2粘性下降，进而剥离所述第一载体1及所述释放层2。例如，当所述释放层2采用光热转换材料时，可采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层3及所述第一载体1分离。
作为示例，如图11所示，进一步形成凸点下金属层10于所述重新布线层3的第一面上。
本实施例中，可先采用激光在所述第一介质层中形成窗口，所述窗口显露所述第一金属布线层，然后在所述窗口中及其附近制作所述凸点下金属层10，所述凸点下金属层10的材质包括但不限于铜、镍、锡银等。
作为示例，如图12所示，进一步形成焊料凸点11于所述凸点下金属层10上。所述焊料凸点11可由金属柱、焊点组成，也可以只是锡球。
作为示例，如图13所示，采用与去除所述第一载体1及所述释放层2基本相同的方法去除所述第二载体8及所述粘附层9。
作为示例，如图14所示，进一步切割所述重新布线层3及所述塑封层7，得到多个芯片。例如，可在所述塑封层7背面贴附一层蓝膜12，并固定在金属框架13上，然后通过刀片14进行切割。
至此，制作得到一种晶圆系统级扇出型封装结构，如图14所示，该晶圆系统级扇出型封装结构包括重新布线层3、至少一贴片元件4、至少一正面设有凸块的裸片5及塑封层7，所述重新布线层3包括相对设置的第一面与第二面，所述贴片元件4接合于所述重新布线层3的第二面上，所述裸片5正面接合于所述重新布线层3的第二面上，所述塑封层7位于所述重新布线层3的第二面上并覆盖所述贴片元件4及所述裸片5。本实施例中，所述封装结构还包括凸点下金属层10及焊料凸点11，所述凸点下金属层10位于所述重新布线层3的第一面上，所述焊料凸点11接合于所述凸点下金属层10上。所述封装结构还包括底部填充层6，所述底部填充层6位于所述裸片5与所述重新布线层3之间的间隙中。所述重新布线层3包括在垂直方向上堆叠的至少一层介质层301及至少一层金属布线层302。所述封装结构所述贴片元件4包括被动元件，例如电阻、电感、电容等。
综上所述，本发明的晶圆系统级扇出型封装结构及其制作方法将裸片与贴片元件一同封装在塑封层中，并通过重新布线层实现裸片与贴片元件的互连及引出，可以增加扇出功能整合性，提升单一芯片功能及效率，并优化体积。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种晶圆系统级扇出型封装结构的制作方法，其特征在于，包括以下步骤：
形成重新布线层，所述重新布线层包括相对设置的第一面与第二面；
提供至少一贴片元件，将所述贴片元件接合于所述重新布线层的第二面上；
提供至少一正面设有凸块的裸片，将所述裸片正面接合于所述重新布线层的第二面上；
形成塑封层于所述重新布线层的第二面上，所述塑封层覆盖所述贴片元件及所述裸片。
2.根据权利要求1所述的晶圆系统级扇出型封装结构的制作方法，其特征在于，还包括以下步骤：提供第一载体，形成释放层于所述第一载体上，其中，所述重新布线层形成于释放层上，所述重新布线层的第一面与所述释放层连接。
3.根据权利要求2所述的晶圆系统级扇出型封装结构的制作方法，其特征在于，还包括以下步骤：
提供第二载体，将所述第二载体接合于所述塑封层上；
去除所述第一载体及所述释放层以暴露出所述重新布线层的第一面。
4.根据权利要求3所述的晶圆系统级扇出型封装结构的制作方法，其特征在于，还包括以下步骤：
形成凸点下金属层于所述重新布线层的第一面上；
形成焊料凸点于所述凸点下金属层上；
去除所述第二载体。
5.根据权利要求1或4所述的晶圆系统级扇出型封装结构的制作方法，其特征在于，还包括以下步骤：切割所述重新布线层及所述塑封层，得到多个芯片。
6.根据权利要求1所述的晶圆系统级扇出型封装结构的制作方法，其特征在于，还包括以下步骤：形成底部填充层于所述裸片与所述重新布线层之间的间隙中。
7.根据权利要求1所述的晶圆系统级扇出型封装结构的制作方法，其特征在于：所述重新布线层包括在垂直方向上堆叠的至少一层介质层及至少一层金属布线层。
8.根据权利要求1所述的晶圆系统级扇出型封装结构的制作方法，其特征在于：所述贴片元件包括被动元件。
9.一种晶圆系统级扇出型封装结构，其特征在于，包括：
重新布线层，所述重新布线层包括相对设置的第一面与第二面；
至少一贴片元件，所述贴片元件接合于所述重新布线层的第二面上；
至少一正面设有凸块的裸片，所述裸片正面接合于所述重新布线层的第二面上；
塑封层，位于所述重新布线层的第二面上，所述塑封层覆盖所述贴片元件及所述裸片。
10.根据权利要求9所述的晶圆系统级扇出型封装结构，其特征在于：还包括凸点下金属层及焊料凸点，所述凸点下金属层位于所述重新布线层的第一面上，所述焊料凸点接合于所述凸点下金属层上。
11.根据权利要求9所述的晶圆系统级扇出型封装结构，其特征在于：还包括底部填充层，所述底部填充层位于所述裸片与所述重新布线层之间的间隙中。
12.根据权利要求9所述的晶圆系统级扇出型封装结构，其特征在于：所述重新布线层包括在垂直方向上堆叠的至少一层介质层及至少一层金属布线层。
13.根据权利要求9所述的晶圆系统级扇出型封装结构，其特征在于：所述贴片元件包括被动元件。
CN202011310599.0A 2020-11-20 2020-11-20 一种晶圆系统级扇出型封装结构及其制作方法 Pending CN112289743A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011310599.0A CN112289743A (zh) 2020-11-20 2020-11-20 一种晶圆系统级扇出型封装结构及其制作方法
US17/531,609 US11894243B2 (en) 2020-11-20 2021-11-19 Wafer system-level fan-out packaging structure and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011310599.0A CN112289743A (zh) 2020-11-20 2020-11-20 一种晶圆系统级扇出型封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN112289743A true CN112289743A (zh) 2021-01-29

Family

ID=74399373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011310599.0A Pending CN112289743A (zh) 2020-11-20 2020-11-20 一种晶圆系统级扇出型封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112289743A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968012A (zh) * 2021-02-01 2021-06-15 长江存储科技有限责任公司 扇出型芯片堆叠封装结构及其制造方法
CN113707630A (zh) * 2021-08-26 2021-11-26 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法
CN114937611A (zh) * 2022-05-27 2022-08-23 盛合晶微半导体(江阴)有限公司 一种扇出型晶圆级封装结构及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968012A (zh) * 2021-02-01 2021-06-15 长江存储科技有限责任公司 扇出型芯片堆叠封装结构及其制造方法
CN112968012B (zh) * 2021-02-01 2022-09-09 长江存储科技有限责任公司 扇出型芯片堆叠封装结构及其制造方法
CN113707630A (zh) * 2021-08-26 2021-11-26 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法
CN114937611A (zh) * 2022-05-27 2022-08-23 盛合晶微半导体(江阴)有限公司 一种扇出型晶圆级封装结构及其制备方法
CN114937611B (zh) * 2022-05-27 2024-01-30 盛合晶微半导体(江阴)有限公司 一种扇出型晶圆级封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN111883481B (zh) 3d封装件结构及其形成方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
CN110148587B (zh) 扇出型天线封装结构及封装方法
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN113497008A (zh) 半导体封装结构及其制备方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN212084995U (zh) 晶圆级封装结构
CN107425031B (zh) 背照式cmos传感器的封装结构及封装方法
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN114188226A (zh) 扇出型封装结构及封装方法
CN115132593B (zh) 一种三维封装结构及其制备方法
CN114937608B (zh) 一种高密度互连的封装结构及其制备方法
CN115458417A (zh) 扇出型系统级封装结构及封装方法
CN212303700U (zh) Led芯片系统级封装结构
CN213242550U (zh) 一种晶圆系统级扇出型封装结构
CN211480019U (zh) 扇出型系统级封装结构
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN115101424A (zh) 一种有机中介层封装结构及制作方法
CN115206948A (zh) 一种超高密度连接系统三维扇出型封装结构及其制备方法
CN213242537U (zh) 一种晶圆系统级三维扇出型封装结构
CN209804638U (zh) 扇出型天线封装结构
US11894243B2 (en) Wafer system-level fan-out packaging structure and manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information