CN115132593B - 一种三维封装结构及其制备方法 - Google Patents

一种三维封装结构及其制备方法 Download PDF

Info

Publication number
CN115132593B
CN115132593B CN202211068311.2A CN202211068311A CN115132593B CN 115132593 B CN115132593 B CN 115132593B CN 202211068311 A CN202211068311 A CN 202211068311A CN 115132593 B CN115132593 B CN 115132593B
Authority
CN
China
Prior art keywords
layer
tsv
bridge
chips
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211068311.2A
Other languages
English (en)
Other versions
CN115132593A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202211068311.2A priority Critical patent/CN115132593B/zh
Publication of CN115132593A publication Critical patent/CN115132593A/zh
Application granted granted Critical
Publication of CN115132593B publication Critical patent/CN115132593B/zh
Priority to PCT/CN2023/097801 priority patent/WO2024045731A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种三维封装结构及其制备方法，所述三维封装结构包括：封装基板、重布线层、若干个TSV桥接基板、若干个芯片及塑封材料层；其中，所述重布线层位于所述封装基板的上表面，其与所述封装基板键合连接；若干个所述TSV桥接基板位于所述重布线层的上表面，其与所述重布线层键合连接；若干个所述芯片位于若干个所述TSV桥接基板的上表面，其与若干个所述TSV桥接基板键合连接；所述塑封材料层形成于所述重布线层的上表面。本发明提供的三维封装结构及其制备方法能够解决现有封装技术中采用整片的TSV中介层基板实现异构芯片互联、将TSV中介层基板直接与封装基板电连接，造成的成本增加并且良率较低的问题。

Description

一种三维封装结构及其制备方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种三维封装结构及其制备方法。
背景技术
由于终端使用者希望他们使用的设备更小、更快、更节能、性能更高，因此在单一晶元中封装更多的功能，必然成为半导体封装未来的一个的重要趋势。SiP（System In aPackage，系统级封装）是一种系统级别的封装，它将两个或多个异构半导体芯片和无源器件组装到一起，形成一个实现特定功能的标准封装体。从架构上来讲，SiP是将多种功能芯片，包括处理器、内存等功能晶元集成在一个封装体内，从而实现一个基本完整的功能。
其通常具有多个呈阵列排布的异构芯片，这些异构芯片依靠位于其下侧的TSVinterposer（带硅通孔的中介层基板）实现高密度互联，完成很多运算和数据交流，这样做比较省电，增加带宽。
由于TSV interposer的焊接凸点密度高，精度高，通常情况下，其通孔直径介于1μm -50μm，制作难度高，良率较低，而且TSV interposer的面积愈大，其良率就愈低，因此SIP采用的整片的中介层基板成本较高。
另外，这些异构芯片与外部电路的电信号传输则依靠位于TSV中介层基板下侧的封装基板实现，相较于TSV中介层基板实现的高密度互联，封装基板实现的是低密度互联，其内部的连接线路及焊点（譬如C4焊点）都不如TSV中介层基板内部的连接线路及焊点（譬如C2焊点）密集，由于低密度的封装基板与高密度的TSV中介层基板直接键合连接，封装基板必须具有很多互联层，才能满足连接需求，而封装基板的层数愈多，其制作良率就愈低，成本就愈高；并且，为了使封装基板的焊点与TSV中介层基板的焊点键合，必然要使封装基板的焊点设计的非常密集，这又进一步增加了封装基板的制作成本。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维封装结构及其制备方法，用于解决现有封装技术采用整片的TSV中介层基板实现异构芯片互联、将TSV中介层基板直接与封装基板电连接，造成的成本增加并且良率较低的问题。
为实现上述目的，本发明提供一种三维封装结构的制备方法，所述制备方法包括：
S1，提供一临时载板，于所述临时载板上表面形成重布线层；
S2，提供若干个TSV桥接基板，将若干个所述TSV桥接基板与所述重布线层键合连接；
S3，于所述重布线层的上表面形成第一塑封层，所述第一塑封层暴露出所述TSV桥接基板的焊点；
S4，提供若干个芯片，将若干个所述芯片与若干个所述TSV桥接基板键合连接；
S5，于所述第一塑封层的上表面形成第二塑封层；
S6，去除所述临时载板，于所述重布线层远离所述TSV桥接基板的一表面形成重布线层焊点；
S7，提供一带有封装焊盘的封装基板，并通过所述封装焊盘和所述重布线层焊点将所述重布线层键合至所述封装基板上。
可选地，S1中所述重布线层的制备方法包括：
S11，于所述临时载板上表面形成具有第一开口图形的第一掩膜层；
S12，基于所述第一开口图形形成第一金属图形层；
S13，去除所述第一掩膜层，于所述第一金属图形层上形成具有第二开口图形的第二掩膜层，所述第二开口图形至少暴露出所述第一金属图形层的部分上表面；
S14，基于所述第二开口图形形成第一金属柱层；
S15，去除所述第二掩膜层，并于所述临时载板的上表面形成第一介质层，所述第一介质层包覆所述第一金属图形层及所述第一金属柱层；
S16，研磨所述第一介质层直至暴露出所述第一金属柱层的上表面。
可选地，所述重布线层的制备方法还包括：S17，至少重复一次步骤S11~S16，制备得到多层所述重布线层。
可选地，在S11之前，所述重布线层的制备方法还包括：S10，于所述临时载板上表面形成金属种子层的步骤；此时，S15中去除所述第二掩膜层之后，形成所述第一介质层之前，还包括去除未被所述第一金属图形层覆盖的金属种子层的步骤。
可选地，S1中于所述临时载板上表面形成重布线层之前，还包括于所述临时载板上表面形成离型层的步骤；此时，S6中去除所述临时载板时，还包括去除所述离型层的步骤。
可选地，S2中将若干个所述TSV桥接基板与所述重布线层键合连接之后，还包括于若干个所述TSV桥接基板与所述重布线层键合连接的缝隙内填充入填充材料层的步骤；
S4中将若干个所述芯片与若干个所述TSV桥接基板键合连接之后，还包括于若干个所述芯片与若干个所述TSV桥接基板键合连接的缝隙内填充入填充材料层的步骤；
S7中将所述重布线层键合至所述封装基板上之后，还包括于所述重布线层与所述封装基板键合连接的缝隙内填充入填充材料层的步骤。
可选地，所述制备方法还包括：S8，于所述封装基板连接所述重布线层的一表面设置散热板的步骤，其中，所述散热板将若干个所述芯片包覆于其内。
可选地，所述三维封装结构包括：
封装基板、重布线层、若干个TSV桥接基板、若干个芯片及塑封材料层；其中，
所述重布线层位于所述封装基板的上表面，其与所述封装基板键合连接；
若干个所述TSV桥接基板位于所述重布线层的上表面，其与所述重布线层键合连接；
若干个所述芯片位于若干个所述TSV桥接基板的上表面，其与若干个所述TSV桥接基板键合连接；
所述塑封材料层形成于所述重布线层的上表面，其包覆若干个所述TSV桥接基板及若干个所述芯片。
可选地，所述三维封装结构还包括散热板，其设置在所述封装基板的上表面，将若干个所述芯片包覆于其内。
可选地，所述三维封装结构还包括填充材料层，形成于若干个所述TSV桥接基板与所述重布线层键合连接的缝隙内、若干个所述芯片与若干个所述TSV桥接基板键合连接的缝隙内、及所述重布线层与所述封装基板键合连接的缝隙内。
如上所述，本发明的三维封装结构及其制备方法，
1、采用若干个的较小的TSV桥接基板代替整片的TSV中介层基板实现不同芯片间的高密度互联，在不影响互联功能的基础上能够增加TSV桥接基板的制作良率，减少成本；
2、高连接密度的TSV桥接基板先与中等连接密度的重布线层连接，再由重布线层与更低密度的封装基板连接，使得封装基板内部的互联层层数减少，规避了多层基板制作良率低的风险；
3、新的工艺制作的重布线层，制作形成的重布线层平坦度良好，信号传递可靠性高。
附图说明
图1显示为本发明所述三维封装结构的制备方法的流程图。
图2显示为本发明所述重布线层的制备方法的流程图。
图3显示为本发明所述形成离型层后的结构示意图。
图4显示为本发明实施例所述形成金属种子层后的结构示意图。
图5显示为本发明所述形成第一掩膜层后的结构示意图。
图6显示为本发明所述形成第一金属图形层后的结构示意图。
图7显示为本发明所述去除第一掩膜层后的结构示意图。
图8显示为本发明所述形成第二掩膜层后的结构示意图。
图9显示为本发明所述形成第一金属柱层后的结构示意图。
图10显示为本发明实施例所述去除第二掩膜层及所述金属种子层后的结构示意图。
图11显示为本发明所述形成第一介质层后的结构示意图。
图12显示为本发明所述减薄第一介质层后的结构示意图。
图13显示为本发明所述形成多层重布线层后的结构示意图。
图14显示为本发明所述将TSV桥接基板与重布线层键合后的结构示意图。
图15显示为本发明实施例所述形成第一塑封层后的结构示意图。
图16显示为本发明实施例所述减薄第一塑封层后的结构示意图。
图17显示为本发明所述将芯片与TSV桥接基板键合后的结构示意图。
图18显示为本发明实施例所述形成第二塑封层后的结构示意图。
图19显示为本发明实施例所述减薄第二塑封层后的结构示意图。
图20显示为本发明所述去除临时载板后的结构示意图。
图21显示为本发明实施例所述形成保护层后的结构示意图。
图22显示为本发明实施例所述形成保护层掩膜层后的结构示意图。
图23显示为本发明所述形成重布线层焊点后的结构示意图。
图24显示为本发明所述重布线层与封装基板键合后的结构示意图。
图25显示为本发明所述填充了填充材料层后的结构示意图。
图26显示为本发明所述设置散热板后的结构示意图。
组件标号说明
10：三维封装结构，100：重布线层，101：重布线层焊点，110：临时载板，111：离型层，112：保护层，113：窗，114：焊点掩模层，115：开口，121：第一掩膜层，122：第二掩膜层，130：金属种子层，140：第一金属图形层，150：第一金属柱层，160：第一介质层，200 ：TSV桥接基板，300：塑封层，310：第一塑封层，320：第二塑封层，400：芯片，410：第一类型芯片，420：第二类型芯片，500：封装基板，600：散热板，700：填充材料层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图26。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种三维封装结构10的制备方法，如图1所示，所述三维封装结构10的制备方法包括：步骤S1）~步骤S7）。具体的，还包括步骤S8）。
步骤S1）：提供一临时载板110，于所述临时载板110上表面形成重布线层100。
本实施例中，临时载板110可以是玻璃载板、陶瓷载板等。
具体的，如图3所示，于所述临时载板110上表面形成重布线层100前，于所述临时载板110上表面形成离型层111。
在本实施例中，离型层111的上表面就相当于临时载板110的上表面，也即，重布线层100形成于离型层111的上表面；可以通过例如旋涂法在临时载板110上形成离型层111；离型层111可以由粘合剂形成，例如紫外线胶、光热转换胶等类型的粘合剂；离型层111可在光热作用下分解，从而可将临时载板110在后续步骤中形成的上覆结构中脱离。
具体的，如图2所示，所述重布线层100的制备方法包括：步骤S11）~步骤S16）。更具体的，还包括步骤S10）及步骤S17）。
步骤S10）：如图4所示，于所述临时载板110上表面形成金属种子层130。
本实施例中，金属种子层130覆盖在离型层111上表面；可以采用溅镀或合适的技术形成金属种子层130；需要说明的是，金属种子层130可以包括第一金属层和位于第一金属层上的第二金属层，第一金属层例如是钛层，第二金属层例如是铜层。
步骤S11）：如图5所示，于所述临时载板110的上表面形成具有第一开口图形的第一掩膜层121。
本实施例中，第一掩膜层121例如是图案化的光刻胶，其具有的第一开口图形暴露出临时载板110的上表面，也即暴露出金属种子层130的上表面。
步骤S12）：如图6所示，基于所述第一开口图形形成第一金属图形层140。
本实施例中，采用电镀或化学镀的方式生长形成第一金属图形层140；在一些实施例中，也可以采用溅射、沉积等方式形成第一金属图形层140，相应的，临时载板110上表面就不需要形成金属种子层130，也即不需要步骤S10）；其中，第一金属图形层140可以是铜或其他合适的金属。
步骤S13）：如图7所示，去除所述第一掩膜层121，如图8所示，于所述第一金属图形层140上形成具有第二开口图形的第二掩膜层122，所述第二开口图形至少暴露出所述第一金属图形层140的部分上表面。
本实施例中，可以通过灰化等工艺移除第一掩膜层121，第二掩膜层122的开口形状可以是圆形、椭圆形或类似形状。
步骤S14）：如图9所示，基于所述第二开口图形形成第一金属柱层150。
本实施例中，与形成第一金属图形层140的方式类似，采用电镀或化学镀的方式生长形成第一金属柱层150；采用此方式也需要在形成第一掩膜层121前，于临时载板110的上表面采用溅镀或合适的技术形成金属种子层，然后以被第二掩膜层122暴露出第一金属图形层为基础，采用电镀或化学镀的方式生长形成第一金属柱层150；在一些实施例中，也可以采用溅射、沉积等方式形成第一金属柱层150，相应的，采用这样的方式时，临时载板110上表面就不需要形成金属种子层130，也即不需要步骤S10）。
步骤S15）：如图10所示，去除所述第二掩膜层122，如图11所示，于所述临时载板110的上表面形成第一介质层160，所述第一介质层160包覆所述金属图形层140及所述金属柱层150。
本实施例中，通过例如灰化工艺移除第二掩膜层122；可以采用例如旋涂、层压(lamination)、沉积等方式形成第一介质层160；其中，本实施例采用电镀或化学镀的方式生长形成第一金属图形层140及第一金属柱层150，因此，在形成第一介质层160前，如图10所示，还需要采用闪蚀等类似工艺去除未被第一金属图形层140覆盖的金属种子层130。
步骤S16）：如图12所示，研磨所述第一介质层160直至暴露出所述第一金属柱层150的上表面。
本实施例中，可以采用化学机械抛光（CMP）工艺研磨减薄第一介质层160。研磨抛光后的第一介质层160平坦，后续制程形成的金属图形层及金属柱层不会有凹凸的状况，能够使得金属图形层线条平坦，均匀，形成的重布线层即使运用在超高频组件中也不会造成讯号衰减、丢失。
步骤S17）：如图13所示，至少重复一次步骤S11~S16，制备得到多层所述重布线层100。
本实施例中，可以多次重复步骤S11~S16完成多层重布线层100的制备，每层的重布线层在制作时，首先形成金属图形层，再基于金属图形层形成金属柱层，最后再形成覆盖在金属图形层及金属柱层上的介质层，介质层被抛光打磨坦化，不影响后续重布线层的平坦性，最终确保了多层重布线层的连接线路平坦。作为示例，如图13所示，显示的是具有3层结构的多层重布线层。
步骤S2）：如图14所示，提供若干个TSV桥接基板200，将若干个所述TSV桥接基板200与所述重布线层100键合连接。
本实施例中，TSV桥接基板200有若干片，分别与重布线层100键合连接，每个TSV桥接基板200内的硅通孔TSV的大小及密度可以灵活调整，形成于其表面的焊点的密度也可以灵活调整，对于逻辑芯片处使用硅通孔密度高的TSV桥接基板200互联，对于存储芯片处使用硅通孔密度较低的TSV桥接基板200互联，相对于将不同种类的异构芯片通过一整片TSV中介层基板互联，多个TSV桥接基板制造时良率更高，制造成本更低。需要说明的是，在一些实施例中，将若干个TSV桥接基板200与重布线层100键合后，还需于它们键合连接的缝隙内填充材料层（未示出）。
步骤S3）：如图15及图16所示，于所述重布线层100的上表面形成第一塑封层310，所述第一塑封层310暴露出所述TSV桥接基板200的焊点。
本实施例中，首先，如图15所示，于所述重布线层100上侧形成第一塑封层310，所述第一塑封层310包覆TSV桥接基板200；接着，如图16所示，减薄第一塑封层310，直至显露出TSV桥接基板200的上表面。其中，形成第一塑封层310的方法包括但不限于压缩成型、模塑成型、液封成型、真空层压及旋涂，其材料包括但不限于聚酰亚胺、硅胶以及环氧树脂；减薄第一塑封层310的方法包括但不限于磨削工艺（即backside grinding）。
步骤S4）：如图17所示，提供若干个芯片400，将若干个所述芯片400与若干个所述TSV桥接基板200键合连接。
本实施例中，提供的芯片400既可以是裸芯片，也可以是初步封装的芯片；所述芯片400的数量应至少有两个，通常情况下，大于等于3个；并且，芯片400可以是专用的集成电路 (ASIC)芯片、模拟芯片、传感器芯片、无线和射频芯片、电压稳压器芯片或存储器芯片，不同类型的芯片通常具有不同的制程精度，表面焊盘的密度及直径大小也不同。本实施例以两种类型芯片作为示例，如图1所示，第一类型芯片410相较于第二类型芯片420，其有源面焊点密度更高，焊点直径更小；因此，与第一类型芯片410键合连接的TSV桥接基板200的硅通孔密度更高，表面焊点直径也更小，制作难度更高，成本较高；与第二类型芯片420键合连接的TSV桥接基板200的硅通孔密度相对较低，表面焊点直径相对较大，制作难度较低，成本较低。相较于通过一整片的TSV桥接基板200互联，多个较小的TSV桥接基板200，可以灵活调整制程精度，提高良率，降低成本。需要说明的是，在一些实施例中，将若干个芯片400与若干个TSV桥接基板200键合后，还需于它们键合连接的缝隙内填充材料层（未示出）。
步骤S5）：如图18所示，于所述第一塑封层上表面形成第二塑封层320。
本实施例中，形成第二塑封层320的方法与形成第一塑封层310的方法相同，需要说明的是，可以选择减薄第二塑封层320至一定厚度，以满足三维封装结构的厚度需求，也可以选择不减薄第二塑封层320；如图19所示，本实施例中，减薄所述第二塑封层320使其暴露出所述第二类型芯片的上表面。
步骤S6）：如图20至图23所示，去除所述临时载板110，于所述重布线层100远离所述TSV桥接基板200的一表面形成重布线层焊点101。
本实施例中，首先，如图20所示，可以采用加热和/或光照手段将离型层111的粘性下降，去除所述临时载板110，接着，可以采用如撕裂、光照等处理方式，剥离所述离型层111；当然，也可以直接采用激光剥离工艺将激光剥离与重布线层100相互剥离，激光剥离工艺直接将离型层111气化，实现将所述临时载板110与所述重布线层100剥离的效果，其加工的精度高，且存留的杂质少。
在形成重布线层焊点101时，如图21所示，可以首先在重布线层100的下表面（远离所述TSV桥接基板200的一面）形成保护层112，保护层112可以采用氧化硅、氮化硅、氧氮化硅或其组合，接着，在保护层内可以采用激光钻孔工艺、曝光和显影工艺、光刻及刻蚀工艺或其组合形成窗113，之后，如图22所示，在保护层形成具有开口115的焊点掩模层114，开口115与窗113交叠，暴露出重布线层100内的第一金属图形层140，最后，如图23所示，在开口115及窗113内形成重布线层焊点101，重布线层焊点101的材料包括铜、铝、无铅合金(例如，金、锡、银、铝或铜的合金)或铅合金 (例如、铅-锡合金)。重布线层焊点101可以是导电凸块、C4(controlled collapse chip connection，C4)凸块，焊料球等结构。
步骤S7）：如图24所示，提供一带有封装焊盘的封装基板500，并通过所述封装焊盘和所述重布线层焊点将所述重布线层100键合至所述封装基板500上。
本实施例中，可以采用超声波键合、热压键合或热超声键合等方式实现重布线层100与封装基板500的键合连接，键合后的结构即为所述三维封装结构10。
在一些实施例中，将重布线层100与封装基板500键合后，如图25所示，还需于所述重布线层100与所述封装基板500键合连接的缝隙内填充材料层700。需要说明的是，由于倒置，三维封装结构10内部各层间结构的上下位置关系也相应的改变，由此导致的关于位置关系的限定，会有前后文描述不统一的情况，应当被理解。
步骤S8）：如图26所示，于所述封装基板500的上方设置散热板600，其中，所述散热板600将若干个所述芯片400包覆于其内。
本实施例中，散热板600将芯片产生的热量传导散发。
相应的，本实施例还提供一种三维封装结构10，如图24所示，所述三维封装结构10包括：封装基板500、重布线层100、若干个TSV桥接基板200、若干个芯片400及塑封材料层300，其中，所述重布线层100位于所述封装基板500的上表面，其与所述封装基板500键合连接；所述若干个TSV桥接基板200位于所述重布线层100的上表面，其与所述重布线层100键合连接；所述若干个芯片400位于所述TSV桥接基板200的上表面，其与所述TSV桥接基板200键合连接；所述塑封材料层300形成于所述重布线层100的上表面，其包覆若干个所述TSV桥接基板200及若干个所述芯片400。
本实施例中，从下至上依次叠层设置了封装基板500、重布线层100、TSV桥接基板200、芯片400，每层之间以键合的方式连接；封装基板500的布线密度低于重布线层100的布线密度，重布线层100的布线密度低于TSV桥接基板200的布线密度，若干个异构的芯片400通过多个布线密度不同的TSV桥接基板200互相通讯，线路短，通讯质量优，能够增加良率，减少制作成本；TSV桥接基板200通过重布线层100与封装基板500电连接，重布线层100作为两者间的缓冲结构，代替了部分封装基板500的电连接功能，使得封装基板500无须制备更多的层数即可完成电信号传输，降低了多层封装基板的制备成本。
具体的，所述三维封装结构还包括填充材料层700及散热板600，如图25所示，填充材料层700形成于若干个所述TSV桥接基板200与所述重布线层100键合连接的缝隙内、若干个所述芯片400与若干个所述TSV桥接基板200键合连接的缝隙内、及所述重布线层100与所述封装基板500键合连接的缝隙内；如图26所示，散热板600设置在所述封装基板500的上表面。
本实施例中，填充材料层700的材料包括但不限于环氧树脂。填充材料层700可以保护重布线层100免受环境的影响、减小重布线层100与封装基板500间热膨胀不适配的影响，使得组件的可靠性可以得到极大的提高。散热板600为芯片400导热、散热。
综上所述，本发明的三维封装结构及其制备方法，采用若干个的较小的TSV桥接基板代替整片的TSV中介层基板实现不同芯片间的高密度互联，在不影响互联功能的基础上能够增加中介层基板的制作良率，减少成本；高连接密度的中介层基板先与中等连接密度的重布线层连接，再由重布线层与更低密度的封装基板连接，使得封装基板内部的互联层层数减少，规避了多层基板制作良率低的风险；新的工艺制作的重布线层，制作形成的重布线层平坦度良好，信号传递可靠性高。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种三维封装结构的制备方法，其特征在于，所述制备方法包括：
S1，提供一临时载板，于所述临时载板上表面形成重布线层；
S2，提供若干个TSV桥接基板，将若干个所述TSV桥接基板与所述重布线层键合连接；
S3，于所述重布线层的上表面形成第一塑封层，所述第一塑封层暴露出所述TSV桥接基板的焊点；
S4，提供若干个芯片，将若干个所述芯片与若干个所述TSV桥接基板键合连接，其中，若干个所述芯片至少具有两种不同的焊点密度，若干个所述TSV桥接基板也至少具有两种不同的焊点密度，焊点密度高的芯片与焊点密度高的TSV桥接基板键合连接，焊点密度低的芯片与焊点密度低的TSV桥接基板键合连接；
S5，于所述第一塑封层的上表面形成第二塑封层；
S6，去除所述临时载板，于所述重布线层远离所述TSV桥接基板的一表面形成重布线层焊点；
S7，提供一带有封装焊盘的封装基板，并通过所述封装焊盘和所述重布线层焊点将所述重布线层键合至所述封装基板上。
2.根据权利要求1所述的三维封装结构的制备方法，其特征在于，S1中所述重布线层的制备方法包括：
S11，于所述临时载板上表面形成具有第一开口图形的第一掩膜层；
S12，基于所述第一开口图形形成第一金属图形层；
S13，去除所述第一掩膜层，于所述第一金属图形层上形成具有第二开口图形的第二掩膜层，所述第二开口图形至少暴露出所述第一金属图形层的部分上表面；
S14，基于所述第二开口图形形成第一金属柱层；
S15，去除所述第二掩膜层，并于所述临时载板的上表面形成第一介质层，所述第一介质层包覆所述第一金属图形层及所述第一金属柱层；
S16，研磨所述第一介质层直至暴露出所述第一金属柱层的上表面。
3.根据权利要求2所述的三维封装结构的制备方法，其特征在于，所述重布线层的制备方法还包括：S17，至少重复一次步骤S11~S16，制备得到多层所述重布线层。
4.根据权利要求2或3所述的三维封装结构的制备方法，其特征在于，在S11之前，所述重布线层的制备方法还包括：S10，于所述临时载板上表面形成金属种子层的步骤；此时，S15中去除所述第二掩膜层之后，形成所述第一介质层之前，还包括去除未被所述第一金属图形层覆盖的金属种子层的步骤。
5.根据权利要求1所述的三维封装结构的制备方法，其特征在于，S1中于所述临时载板上表面形成重布线层之前，还包括于所述临时载板上表面形成离型层的步骤；此时，S6中去除所述临时载板时，还包括去除所述离型层的步骤。
6.根据权利要求1所述的三维封装结构的制备方法，其特征在于，
S2中将若干个所述TSV桥接基板与所述重布线层键合连接之后，还包括于若干个所述TSV桥接基板与所述重布线层键合连接的缝隙内填充入填充材料层的步骤；
S4中将若干个所述芯片与若干个所述TSV桥接基板键合连接之后，还包括于若干个所述芯片与若干个所述TSV桥接基板键合连接的缝隙内填充入填充材料层的步骤；
S7中将所述重布线层键合至所述封装基板上之后，还包括于所述重布线层与所述封装基板键合连接的缝隙内填充入填充材料层的步骤。
7.根据权利要求1所述的三维封装结构的制备方法，其特征在于，所述制备方法还包括：S8，于所述封装基板连接所述重布线层的一表面设置散热板的步骤，其中，所述散热板将若干个所述芯片包覆于其内。
8.一种三维封装结构，其特征在于，所述三维封装结构包括：
封装基板、重布线层、若干个TSV桥接基板、若干个芯片及塑封材料层；其中，
所述重布线层位于所述封装基板的上表面，其与所述封装基板键合连接；
若干个所述TSV桥接基板位于所述重布线层的上表面，其与所述重布线层键合连接；
若干个所述芯片位于若干个所述TSV桥接基板的上表面，其与若干个所述TSV桥接基板键合连接，并且，若干个所述芯片至少具有两种不同的焊点密度，若干个所述TSV桥接基板也至少具有两种不同的焊点密度，焊点密度高的芯片与焊点密度高的TSV桥接基板键合连接，焊点密度低的芯片与焊点密度低的TSV桥接基板键合连接；
所述塑封材料层形成于所述重布线层的上表面，其包覆若干个所述TSV桥接基板及若干个所述芯片。
9.根据权利要求8所述的三维封装结构，其特征在于，所述三维封装结构还包括散热板，其设置在所述封装基板的上表面，将若干个所述芯片包覆于其内。
10.根据权利要求8所述的三维封装结构，其特征在于，所述三维封装结构还包括填充材料层，形成于若干个所述TSV桥接基板与所述重布线层键合连接的缝隙内、若干个所述芯片与若干个所述TSV桥接基板键合连接的缝隙内、及所述重布线层与所述封装基板键合连接的缝隙内。
CN202211068311.2A 2022-09-02 2022-09-02 一种三维封装结构及其制备方法 Active CN115132593B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211068311.2A CN115132593B (zh) 2022-09-02 2022-09-02 一种三维封装结构及其制备方法
PCT/CN2023/097801 WO2024045731A1 (zh) 2022-09-02 2023-06-01 一种三维封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211068311.2A CN115132593B (zh) 2022-09-02 2022-09-02 一种三维封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN115132593A CN115132593A (zh) 2022-09-30
CN115132593B true CN115132593B (zh) 2022-11-15

Family

ID=83387509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211068311.2A Active CN115132593B (zh) 2022-09-02 2022-09-02 一种三维封装结构及其制备方法

Country Status (2)

Country Link
CN (1) CN115132593B (zh)
WO (1) WO2024045731A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132593B (zh) * 2022-09-02 2022-11-15 盛合晶微半导体(江阴)有限公司 一种三维封装结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579145B (zh) * 2012-08-10 2017-12-08 欣兴电子股份有限公司 穿孔中介板及其制法与封装基板及其制法
US11239199B2 (en) * 2015-12-26 2022-02-01 Intel Corporation Package stacking using chip to wafer bonding
CN107611045A (zh) * 2017-09-29 2018-01-19 中芯长电半导体（江阴）有限公司 一种三维芯片封装结构及其封装方法
US11164818B2 (en) * 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
US20200343184A1 (en) * 2019-04-23 2020-10-29 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11569156B2 (en) * 2019-10-27 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, electronic device including the same, and manufacturing method thereof
CN110854093A (zh) * 2019-11-21 2020-02-28 上海先方半导体有限公司 一种三维叠层封装结构及其制造方法
US11574872B2 (en) * 2019-12-18 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
TWI758167B (zh) * 2021-04-21 2022-03-11 欣興電子股份有限公司 封裝結構及其製作方法
CN114284242A (zh) * 2021-11-30 2022-04-05 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN115132593B (zh) * 2022-09-02 2022-11-15 盛合晶微半导体(江阴)有限公司 一种三维封装结构及其制备方法

Also Published As

Publication number Publication date
CN115132593A (zh) 2022-09-30
WO2024045731A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
US10971483B2 (en) Semiconductor structure and manufacturing method thereof
US6746898B2 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
US8889484B2 (en) Apparatus and method for a component package
US6326697B1 (en) Hermetically sealed chip scale packages formed by wafer level fabrication and assembly
US7087992B2 (en) Multichip wafer level packages and computing systems incorporating same
US10141276B2 (en) Semiconductor package structure and manufacturing method thereof
US11088100B2 (en) Semiconductor package and manufacturing method thereof
TW201923984A (zh) 半導體封裝及其形成方法
TWI697085B (zh) 半導體元件及其形成方法
KR20000005670A (ko) 칩-온-칩패키지및그제조방법
US20200243449A1 (en) Package structure and manufacturing method thereof
TWI622153B (zh) 系統級封裝及用於製造系統級封裝的方法
JP3651346B2 (ja) 半導体装置およびその製造方法
CN113140516A (zh) 封装件及其形成方法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
US7704792B2 (en) Semiconductor device and method of manufacturing the same
CN115132593B (zh) 一种三维封装结构及其制备方法
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN115101424A (zh) 一种有机中介层封装结构及制作方法
CN115566014A (zh) 集成电路封装结构及制备方法
TW202412120A (zh) 三維封裝結構及其製備方法
US20220293524A1 (en) Structure with interconnection die and method of making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant