CN111370387A - 扇出型系统级封装结构及其制作方法 - Google Patents

扇出型系统级封装结构及其制作方法 Download PDF

Info

Publication number
CN111370387A
CN111370387A CN202010285812.0A CN202010285812A CN111370387A CN 111370387 A CN111370387 A CN 111370387A CN 202010285812 A CN202010285812 A CN 202010285812A CN 111370387 A CN111370387 A CN 111370387A
Authority
CN
China
Prior art keywords
layer
metal
fan
package structure
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010285812.0A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN202010285812.0A priority Critical patent/CN111370387A/zh
Publication of CN111370387A publication Critical patent/CN111370387A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出型系统级封装结构及其制作方法，封装结构包括：重新布线层；金属连接柱，金属连接柱与重新布线层电性相连；系统级芯片以及电源管理芯片，与重新布线层电性连接；封装层，覆盖系统级芯片以及电源管理芯片，且显露金属连接柱；连接布线层，形成于封装层上，与金属连接柱电性连接；金属凸块，形成于重新布线层表面；存储芯片及被动组件，与连接布线层电性连接。本发明可实现多种不同的系统功能需求，提高封装结构的性能。本发明通过三维垂直堆叠封装，有效降低封装结构的面积，提高封装结构的集成度，效短芯片之间的传导路径，降低封装结构的功耗，大大降低了封装结构的整体厚度。

Description

扇出型系统级封装结构及其制作方法
技术领域
本发明属于半导体集成电路封装领域，特别是涉及一种扇出型系统级封装结构及其制作方法。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，该类芯片通常具有数量巨大的pad引脚(几百甚至上千个)、超精细的管脚大小和间距(几个微米甚至更小)。另一方面，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
目前针对此类高密度芯片的多芯片集成封装，业界通常都是采用硅穿孔(TSV)、硅转接板(Si interposer)等方式进行，从而把芯片的超精细引脚进行引出和有效互联从而形成一个功能模块或者系统，但该技术的成本比较高，从而大大局限了它的应用范围。扇出型封装技术采用重构晶圆和重新布线RDL的方式为实现多芯片的集成封装提供了很好的平台，但是现有的扇出型封装技术中由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。
为适应微电子封装技术的多功能、小型化、便携式、高速度、低功耗和高可靠性发展趋势，系统级封装SIP(System In Package)技术作为新兴异质集成技术，成为越来越多芯片的封装形式，系统级封装是将多种功能芯片和元器件集成在一个封装内，从而实现一个完整的功能。系统级封装是一种新型封装技术，具有开发周期短，功能更多，功耗更低，性能更优良、成本价格更低，体积更小，质量轻等优点。
然而，随着对封装组件及功能越来越高的需求，现有的系统级封装会占用越来越大的面积及厚度，不利于集成度的提高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型系统级封装结构及其制作方法，用于解决现有技术中系统级封装体积难以缩小的问题。
为实现上述目的及其他相关目的，本发明提供一种扇出型系统级封装结构，所述封装结构包括：重新布线层，所述重新布线层包括第一面以及相对的第二面；金属连接柱，形成于所述重新布线层的第二面上，所述金属连接柱与所述重新布线层电性相连；系统级芯片以及电源管理芯片，所述系统级芯片以及电源管理芯片接合于所述重新布线层的第二面上，以实现与所述重新布线层的电性连接；封装层，覆盖于所述金属连接柱、系统级芯片以及电源管理芯片，且所述金属连接柱显露于所述封装层；连接布线层，形成于所述封装层上，所述连接布线层与所述金属连接柱电性连接；金属凸块，形成于所述重新布线层的第一面，以实现所述重新布线层的电性引出；存储芯片及被动组件，接合于所述连接布线层，以实现与所述连接布线层的电性连接。
可选地，所述重新布线层包括：第一介质层；图形化的第一金属布线层，位于所述第一介质层上；具有图形化通孔的第二介质层，位于所述第一金属布线层上；图形化的第二金属布线层，位于所述第二介质层上。
可选地，所述第一介质层中具有窗口，所述窗口显露所述第一布线金属层，所述金属凸块制作于所述窗口中。
可选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合
可选地，所述金属连接柱的材料包括Au、Ag、Cu、Al中的一种。
可选地，所述存储芯片包括ePoP存储器。
可选地，所述被动组件包括多个被动元件，所述被动元件包括电阻、电容及电感中的一种。
可选地，所述金属凸块包括锡焊料、银焊料及金锡合金焊料中的一种。
可选地，所述封装层的顶面超出所述系统级芯片以及电源管理芯片的顶面的厚度介于0微米～10微米
可选地，所述扇出型系统级封装结构的厚度不大于1毫米。
本发明还提供一种扇出型系统级封装结构的制作方法，包括步骤：1)提供一支撑基底，于所述支撑基底上形成分离层；2)于所述分离层上形成重新布线层，所述重新布线层包括与所述分离层连接的第一面以及相对的第二面；3)于所述重新布线层的第二面上制作金属连接柱，所述金属连接柱与所述重新布线层电性相连；4)提供系统级芯片以及电源管理芯片，将所述系统级芯片以及电源管理芯片接合于所述重新布线层的第二面上，以实现与所述重新布线层的电性连接；5)采用封装层封装所述金属连接柱、系统级芯片以及电源管理芯片，减薄所述封装层，使得所述金属连接柱显露于所述封装层；6)于所述封装层上形成连接布线层，所述连接布线层与所述金属连接柱电性连接；7)提供一临时基底，将所述连接布线层粘附于所述临时衬底；8)基于所述分离层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的第一面；9)于所述重新布线层的第一面形成金属凸块，以实现所述重新布线层的电性引出；10)剥离所述临时基底，以显露所述连接布线层；11)提供存储芯片及被动组件，将所述存储芯片及所述被动组件接合于所述连接布线层，以实现与所述连接布线层的电性连接。
可选地，所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种，所述临时基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
可选地，所述分离层包括光热转换层，步骤8)采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底分离，进而剥离所述重新布线层及所述支撑基底。
可选地，步骤2)制作所述重新布线层包括步骤：2-1)于所述分离层表面形成第一介质层；2-2)采用溅射工艺于所述第一介质层表面形成第一金属层，并对所述金属层进行刻蚀形成图形化的第一金属布线层；2-3)于所述图形化的第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层；2-4)于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。
可选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
可选地，步骤9)先采用激光在所述第一介质层中形成窗口，所述窗口显露所述第一布线金属层，然后在所述窗口中制作所述金属凸块。
可选地，所述封装层的形成方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
可选地，所述被动组件包括多个被动元件，所述被动元件包括电阻、电容及电感中的一种。
可选地，步骤3)采用打线工艺于所述重新布线层的第二面上制作所述金属连接柱。
可选地，步骤4)采用金属焊料将所述系统级芯片以及电源管理芯片接合于所述重新布线层的第二面上，然后在所述系统级芯片与所述重新布线层之间以及所述电源管理芯片与所述重新布线层之间填充底部填充层。
可选地，步骤5)减薄所述封装层后，所述封装层的顶面超出所述系统级芯片以及电源管理芯片的顶面的厚度介于0微米～10微米。
可选地，步骤10)先将所述重新布线层的第一面粘附于一贴膜，然后剥离所述临时基底，以显露所述连接布线层。
可选地，步骤11)采用固晶工艺将所述存储芯片接合于所述连接布线层，采用表面贴装工艺将所述被动组件接合于所述连接布线层，然后采用点胶工艺于所述存储芯片与所述连接布线层形成隔离保护层。
如上所述，本发明的扇出型系统级封装结构及其制作方法，具有以下有益效果：
本发明采用扇出型系统级封装将多种功能的芯片，包括系统级芯片、电源管理芯片、存储芯片及被动组件等整合在一个封装结构中，可实现多种不同的系统功能需求，提高封装系统的性能。
本发明通过重新布线层及金属连接柱，实现了系统级芯片、电源管理芯片、存储芯片及被动组件的三维垂直堆叠封装，有效降低封装系统的面积，提高封装系统的集成度。
本发明通过金属连接柱实现布线层之间的紧密连接，可有效短芯片之间的传导路径，降低封装系统的功耗。
本发明的扇出型系统级封装结构，可以实现1毫米以下的封装厚度，相比于传统的SiP封装结构来说，大大降低了封装系统的整体厚度。
附图说明
图1～图20显示为本发明的扇出型系统级封装结构的制作方法各步骤所呈现的结构示意图，其中，图19显示为本实施例的扇出型系统级封装结构的截面结构示意图，图20显示为本实施例的扇出型系统级封装结构的平面布局示意图。
元件标号说明
101 支撑基底
102 分离层
103 临时基底
104 窗口
105 金属凸块
106 贴膜
20 重新布线层
201 第一介质层
202 第一金属布线层
203 第二介质层
204 第二金属布线层
205 第三介质层
206 第三金属布线层
207 第四介质层
208 第四金属布线层
301 金属连接柱
401 系统级芯片
402 电源管理芯片
403 底部填充层
404 存储芯片
405 被动组件
406 隔离保护层
501 封装层
60 连接布线层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种扇出型系统级封装结构的制作方法，所述制作方法包括步骤：
如图1所示，首先进行步骤1)，提供一支撑基底101，于所述支撑基底101上形成分离层102。
作为示例，所述支撑基底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑基底101选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层102，且能降低后续的剥离工艺的难度。
作为示例，所述分离层102包括光热转换层(LTHC)，通过旋涂工艺形成于所述支撑基底101上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续的重新布线层的制作，并且，在后续的剥离工艺中，剥离的难度较低。
如图2～图3所示，然后进行步骤2)，于所述分离层102上形成重新布线层，所述重新布线层包括与所述分离层102连接的第一面以及相对的第二面。
步骤2)制作所述重新布线层20包括步骤：
如图2所示，进行步骤2-1)，采用化学气相沉积工艺或物理气相沉积工艺于所述分离层102表面形成第一介质层201，所述第一介质层201的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
优选地，所述第一介质层201的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
如图3所示，进行步骤2-2)，采用溅射工艺于所述第一介质层201表面形成第一金属层，并对所述金属层进行刻蚀形成图形化的第一金属布线层202。所述第一金属布线层202的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
如图3所示，进行步骤2-3)，采用化学气相沉积工艺或物理气相沉积工艺于所述图形化的第一金属布线层202表面形成第二介质层203，并对所述第二介质层203进行刻蚀形成具有图形化通孔的第二介质层203。所述第二介质层203的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
优选地，所述第二介质层203的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
如图3所示，进行步骤2-4)，于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层203表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层204。所述第二金属布线层204的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
接着，如图3所示，可以重复进行上述步骤2-3)～步骤2-4)，以形成具有多层堆叠结构的重新布线层，以实现不同的布线功能，例如，在本实施例中，所述重新布线层20还包括图形化的第三介质层205、图形化的第三金属布线层206、图形化的第四介质层207及图形化的第四金属布线层208。
如图4所示，接着进行步骤3)，于所述重新布线层20的第二面上制作金属连接柱301，所述金属连接柱301与所述重新布线层20电性相连。
例如，在本实施例中，可以采用打线工艺于所述重新布线层20的第二面上制作所述金属连接柱301，所述金属连接柱301可以垂直于所述重新布线层20设置，以缩短传导路径，所述金属连接柱301为Au、Ag、Cu、Al中的一种，在本实施例中，所述金属连接柱301可以为铜，以提高其稳定性和降低阻抗。
如图5～图6所示，接着进行步骤4)，提供系统级芯片401以及电源管理芯片402，将所述系统级芯片401以及电源管理芯片402接合于所述重新布线层20的第二面上，以实现与所述重新布线层20的电性连接，所述系统级芯片401以及电源管理芯片402通过所述重新布线层20实现互连。
例如，所述系统级芯片401可以为用于手机、平板或其他智能设备的GPU芯片等。
在本实施例中，采用金属焊料将所述系统级芯片401以及电源管理芯片402接合于所述重新布线层20的第二面上，如图5所示，然后在所述系统级芯片401与所述重新布线层20之间以及所述电源管理芯片402与所述重新布线层20之间填充底部填充层403，如可以采用点胶工艺形成所述底部填充层403，如图6所示，所述底部填充层403一方面可以对所述系统级芯片401以及电源管理芯片402与所述重新布线层20的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述系统级芯片401以及电源管理芯片402与所述重新布线层20的粘结性能，提高机械强度。
如图7～图8所示，接着进行步骤5)，采用封装层501封装所述金属连接柱301、系统级芯片401以及电源管理芯片402，减薄所述封装层501，使得所述金属连接柱301显露于所述封装层501。
例如，所述封装层501的形成方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装层501的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
为了减小封装结构的厚度，在减薄所述封装层501后，所述封装层501的顶面超出所述系统级芯片401以及电源管理芯片402的顶面的厚度介于0微米～10微米，例如，该厚度可以为3微米或5微米等，当然，为了进一步减小封装结构的厚度，该厚度也可以设置为0微米，即所述封装层501顶面与所述系统级芯片401以及电源管理芯片402的顶面齐平。
如图9所示，接着进行步骤6)，于所述封装层501上形成连接布线层60，所述连接布线层60与所述金属连接柱301电性连接。
具体地，包括步骤：于所述封装层501表面形成介质层，并对所述介质层进行图形化，形成显露所述金属连接柱301的通孔，然后在所述通孔及所述介质层表面形成金属层，对所述金属层进行图形化处理形成金属互连结构，以形成所述连接布线层60。当然，根据不同的需求，也可以形成多层介质层及多层金属层的多层布线结构，并不限于上述所列举的示例。
如图10所述，接着进行步骤7)，提供一临时基底103，将所述连接布线层60粘附于所述临时衬底。例如，所述临时基底103包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
如图11所示，接着进行步骤8)，基于所述分离层102剥离所述重新布线层20及所述支撑基底101，露出所述重新布线层20的第一面。
在本实施例中，采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层20及所述支撑基底101分离，进而剥离所述重新布线层20及所述支撑基底101。
如图12～图13所示，然后进行步骤9)，于所述重新布线层的第一面形成金属凸块105，以实现所述重新布线层的电性引出。
在本实施例中，先采用激光在所述第一介质层201中形成窗口104，所述窗口104显露所述第一布线金属层，如图12所示，然后在所述窗口104中制作所述金属凸块105，如图13所示。例如，所述金属凸块105可以为锡焊料、银焊料及金锡合金焊料中的一种。
如图14及图15所示，然后进行步骤10)，剥离所述临时基底103，以显露所述连接布线层60。
具体第，可以先将所述重新布线层的第一面粘附于一贴膜106，然后剥离所述临时基底103，以显露所述连接布线层60。
如图16～图20所示，最后进行步骤11)，提供存储芯片404及被动组件405，将所述存储芯片404及所述被动组件405接合于所述连接布线层60，以实现与所述连接布线层60的电性连接。
例如，可以先采用固晶工艺将所述存储芯片404接合于所述连接布线层60，如图16所示，然后采用表面贴装工艺将所述被动组件405接合于所述连接布线层60，如图17所示，然后采用点胶工艺于所述存储芯片404与所述连接布线层60形成隔离保护层406，如图18所示。
在本实施例中，所述被动组件405包括多个被动元件，所述多个被动元件可以呈平行阵列排布，如图20所示，所述被动元件可以为电阻、电容及电感中的一种。
最后，对上述形成的封装结构进行切割，然后剥除所述贴膜106，以形成所述扇出型系统级封装结构，如图19所示，所述系统级芯片401、电源管理芯片402、存储芯片404及被动组件405通过所述重新布线层20、连接布线层60及金属连接柱301实现互连，并通过所述金属凸块105实现扇出型封装。
图19显示为本实施例的扇出型系统级封装结构的截面结构示意图，图20显示为本实施例的扇出型系统级封装结构的平面布局示意图，如图19～图20所示，在一具体的实施过程中，所述扇出型系统级封装结构的整体尺寸(长×宽)可以为13mm×16mm，总高度为1mm，所述系统级芯片401SOC的尺寸(长×宽)可以为8.2×8.3mm，所述电源管理芯片402PMU的尺寸可以为5.1mm×4.8mm，所述系统级芯片401与所述电源管理芯片402的间距为0.5mm，所述存储芯片404的厚度为0.68mm。
本发明采用扇出型系统级封装将多种功能的芯片，包括系统级芯片401、电源管理芯片402、存储芯片404及被动组件405等整合在一个封装结构中，可实现多种不同的系统功能需求，提高封装系统的性能。本发明通过重新布线层及金属连接柱301，实现了系统级芯片401、电源管理芯片402、存储芯片404及被动组件405的三维垂直堆叠封装，有效降低封装系统的面积，提高封装系统的集成度。本发明通过金属连接柱301实现重新布线层之间的紧密连接，可有效短芯片之间的传导路径，降低封装系统的功耗。本发明的扇出型系统级封装结构，可以实现1毫米以下的封装厚度，相比于传统的SiP封装结构来说，大大降低了封装系统的整体厚度。
如图19及图20所示，本实施例还提供一种扇出型系统级封装结构，所述封装结构包括：重新布线层20，所述重新布线层20包括第一面以及相对的第二面；金属连接柱301，形成于所述重新布线层20的第二面上，所述金属连接柱301与所述重新布线层20电性相连；系统级芯片401以及电源管理芯片402，所述系统级芯片401以及电源管理芯片402接合于所述重新布线层20的第二面上，以实现与所述重新布线层20的电性连接；封装层501，覆盖于所述金属连接柱301、系统级芯片401以及电源管理芯片402，且所述金属连接柱301显露于所述封装层501；连接布线层60，形成于所述封装层501上，所述连接布线层60与所述金属连接柱301电性连接；金属凸块105，形成于所述重新布线层的第一面，以实现所述重新布线层的电性引出；存储芯片404及被动组件405，接合于所述连接布线层60，以实现与所述连接布线层60的电性连接。
所述重新布线层20包括：第一介质层201；图形化的第一金属布线层202，位于所述第一介质层201上；具有图形化通孔的第二介质层203，位于所述第一金属布线层202上；图形化的第二金属布线层204，位于所述第二介质层203上。所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述第一介质层201及第二介质层203的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述重新布线层20还可以包括更多的介质层以及金属层，以实现不同的布线功能。例如，在本实施例中，所述重新布线层20还包括图形化的第三介质层205、图形化的第三金属布线层206、图形化的第四介质层207及图形化的第四金属布线层208。
所述第一介质层201中具有窗口104，所述窗口104显露所述第一布线金属层，所述金属凸块105制作于所述窗口104中。
所述金属连接柱301可以垂直于所述重新布线层20设置，以缩短传导路径，所述金属连接柱301为Au、Ag、Cu、Al中的一种，在本实施例中，所述金属连接柱301可以为铜，以提高其稳定性和降低阻抗。
所述系统级芯片401可以为用于手机、平板或其他智能设备的GPU芯片等。所述存储芯片404包括ePoP存储器。所述存储芯片404与所述连接布线层60之间还具有隔离保护层406。
所述系统级芯片401与所述重新布线层20之间以及所述电源管理芯片402与所述重新布线层20之间还具有底部填充层403，所述底部填充层403一方面可以对所述系统级芯片401以及电源管理芯片402与所述重新布线层20的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述系统级芯片401以及电源管理芯片402与所述重新布线层20的粘结性能，提高机械强度。
如图20所示，所述被动组件405包括多个被动元件，所述被动元件包括电阻、电容及电感中的一种。
所述封装层501的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。所述封装层501的顶面超出所述系统级芯片401以及电源管理芯片402的顶面的厚度介于0微米～10微米。例如，该厚度可以为3微米或5微米等，当然，为了进一步减小封装结构的厚度，该厚度也可以设置为0微米，即所述封装层501顶面与所述系统级芯片401以及电源管理芯片402的顶面齐平。
所述金属凸块105包括锡焊料、银焊料及金锡合金焊料中的一种。
所述扇出型系统级封装结构的厚度不大于1毫米。
图19显示为本实施例的扇出型系统级封装结构的截面结构示意图，图20显示为本实施例的扇出型系统级封装结构的平面布局示意图，如图19～图20所示，在一具体的实施过程中，所述扇出型系统级封装结构的整体尺寸(长×宽)可以为13mm×16mm，总高度为1mm，所述系统级芯片401的尺寸(长×宽)可以为8.2×8.3mm，所述电源管理芯片402的尺寸可以为5.1mm×4.8mm，所述系统级芯片401与所述电源管理芯片402的间距为0.5mm，所述存储芯片404的厚度为0.68mm。
如上所述，本发明的扇出型系统级封装结构及其制作方法，具有以下有益效果：
本发明采用扇出型系统级封装将多种功能的芯片，包括系统级芯片、电源管理芯片、存储芯片及被动组件等整合在一个封装结构中，可实现多种不同的系统功能需求，提高封装系统的性能。
本发明通过重新布线层及金属连接柱，实现了系统级芯片、电源管理芯片、存储芯片及被动组件的三维垂直堆叠封装，有效降低封装系统的面积，提高封装系统的集成度。
本发明通过金属连接柱实现布线层之间的紧密连接，可有效短芯片之间的传导路径，降低封装系统的功耗。
本发明的扇出型系统级封装结构，可以实现1毫米以下的封装厚度，相比于传统的SiP封装结构来说，大大降低了封装系统的整体厚度。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (22)

1.一种扇出型系统级封装结构，其特征在于，所述封装结构包括：
重新布线层，所述重新布线层包括第一面以及相对的第二面；
金属连接柱，形成于所述重新布线层的第二面上，所述金属连接柱与所述重新布线层电性相连；
系统级芯片以及电源管理芯片，所述系统级芯片以及电源管理芯片接合于所述重新布线层的第二面上，以实现与所述重新布线层的电性连接；
封装层，覆盖于所述金属连接柱、系统级芯片以及电源管理芯片，且所述金属连接柱显露于所述封装层；
连接布线层，形成于所述封装层上，所述连接布线层与所述金属连接柱电性连接；
金属凸块，形成于所述重新布线层的第一面，以实现所述重新布线层的电性引出；
存储芯片及被动组件，接合于所述连接布线层，以实现与所述连接布线层的电性连接。
2.根据权利要求1所述的扇出型系统级封装结构，其特征在于：所述重新布线层包括：
第一介质层；
图形化的第一金属布线层，位于所述第一介质层上；
具有图形化通孔的第二介质层，位于所述第一金属布线层上；
图形化的第二金属布线层，位于所述第二介质层上。
3.根据权利要求2所述的扇出型系统级封装结构，其特征在于：所述第一介质层中具有窗口，所述窗口显露所述第一布线金属层，所述金属凸块制作于所述窗口中。
4.根据权利要求2所述的扇出型系统级封装结构，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
5.根据权利要求1所述的扇出型系统级封装结构，其特征在于：所述金属连接柱的材料包括Au、Ag、Cu、Al中的一种。
6.根据权利要求1所述的扇出型系统级封装结构，其特征在于：所述存储芯片包括ePoP存储器。
7.根据权利要求1所述的扇出型系统级封装结构，其特征在于：所述被动组件包括多个被动元件，所述被动元件包括电阻、电容及电感中的一种。
8.根据权利要求1所述的扇出型系统级封装结构，其特征在于：所述封装层的顶面超出所述系统级芯片以及电源管理芯片的顶面的厚度介于0微米～10微米。
9.根据权利要求1所述的扇出型系统级封装结构，其特征在于：所述扇出型系统级封装结构的厚度不大于1毫米。
10.一种扇出型系统级封装结构的制作方法，其特征在于，包括步骤：
1)提供一支撑基底，于所述支撑基底上形成分离层；
2)于所述分离层上形成重新布线层，所述重新布线层包括与所述分离层连接的第一面以及相对的第二面；
3)于所述重新布线层的第二面上制作金属连接柱，所述金属连接柱与所述重新布线层电性相连；
4)提供系统级芯片以及电源管理芯片，将所述系统级芯片以及电源管理芯片接合于所述重新布线层的第二面上，以实现与所述重新布线层的电性连接；
5)采用封装层封装所述金属连接柱、系统级芯片以及电源管理芯片，减薄所述封装层，使得所述金属连接柱显露于所述封装层；
6)于所述封装层上形成连接布线层，所述连接布线层与所述金属连接柱电性连接；
7)提供一临时基底，将所述连接布线层粘附于所述临时衬底；
8)基于所述分离层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的第一面；
9)于所述重新布线层的第一面形成金属凸块，以实现所述重新布线层的电性引出；
10)剥离所述临时基底，以显露所述连接布线层；
11)提供存储芯片及被动组件，将所述存储芯片及所述被动组件接合于所述连接布线层，以实现与所述连接布线层的电性连接。
11.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种，所述临时基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
12.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：所述分离层包括光热转换层，步骤8)采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底分离，进而剥离所述重新布线层及所述支撑基底。
13.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：步骤2)制作所述重新布线层包括步骤：
2-1)于所述分离层表面形成第一介质层；
2-2)采用溅射工艺于所述第一介质层表面形成第一金属层，并对所述金属层进行刻蚀形成图形化的第一金属布线层；
2-3)于所述图形化的第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层；
2-4)于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。
14.根据权利要求13所述的扇出型系统级封装结构的制作方法，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
15.根据权利要求13所述的扇出型系统级封装结构的制作方法，其特征在于：步骤9)先采用激光在所述第一介质层中形成窗口，所述窗口显露所述第一布线金属层，然后在所述窗口中制作所述金属凸块。
16.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：所述封装层的形成方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
17.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：所述被动组件包括多个被动元件，所述被动元件包括电阻、电容及电感中的一种。
18.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：步骤3)采用打线工艺于所述重新布线层的第二面上制作所述金属连接柱。
19.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：步骤4)采用金属焊料将所述系统级芯片以及电源管理芯片接合于所述重新布线层的第二面上，然后在所述系统级芯片与所述重新布线层之间以及所述电源管理芯片与所述重新布线层之间填充底部填充层。
20.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：步骤5)减薄所述封装层后，所述封装层的顶面超出所述系统级芯片以及电源管理芯片的顶面的厚度介于0微米～10微米。
21.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：步骤10)先将所述重新布线层的第一面粘附于一贴膜，然后剥离所述临时基底，以显露所述连接布线层。
22.根据权利要求10所述的扇出型系统级封装结构的制作方法，其特征在于：步骤11)采用固晶工艺将所述存储芯片接合于所述连接布线层，采用表面贴装工艺将所述被动组件接合于所述连接布线层，然后采用点胶工艺于所述存储芯片与所述连接布线层形成隔离保护层。
CN202010285812.0A 2020-04-13 2020-04-13 扇出型系统级封装结构及其制作方法 Pending CN111370387A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010285812.0A CN111370387A (zh) 2020-04-13 2020-04-13 扇出型系统级封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010285812.0A CN111370387A (zh) 2020-04-13 2020-04-13 扇出型系统级封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN111370387A true CN111370387A (zh) 2020-07-03

Family

ID=71207128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010285812.0A Pending CN111370387A (zh) 2020-04-13 2020-04-13 扇出型系统级封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111370387A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093861A (zh) * 2021-11-19 2022-02-25 盛合晶微半导体(江阴)有限公司 三维扇出型集成封装结构及其封装方法和无线耳机
CN114975136A (zh) * 2021-10-22 2022-08-30 盛合晶微半导体(江阴)有限公司 系统晶圆级芯片封装方法及结构
CN114975414A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 堆叠型内存pop封装结构及其封装方法
CN114975139A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种被动组件基板封装结构及其芯片封装方法
CN115148612A (zh) * 2022-09-05 2022-10-04 盛合晶微半导体(江阴)有限公司 一种扇出型系统级封装结构及制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975136A (zh) * 2021-10-22 2022-08-30 盛合晶微半导体(江阴)有限公司 系统晶圆级芯片封装方法及结构
CN114093861A (zh) * 2021-11-19 2022-02-25 盛合晶微半导体(江阴)有限公司 三维扇出型集成封装结构及其封装方法和无线耳机
CN114093861B (zh) * 2021-11-19 2023-12-22 盛合晶微半导体(江阴)有限公司 三维扇出型集成封装结构及其封装方法和无线耳机
CN114975139A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种被动组件基板封装结构及其芯片封装方法
CN114975414A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 堆叠型内存pop封装结构及其封装方法
CN115148612A (zh) * 2022-09-05 2022-10-04 盛合晶微半导体(江阴)有限公司 一种扇出型系统级封装结构及制作方法
WO2024051225A1 (zh) * 2022-09-05 2024-03-14 盛合晶微半导体(江阴)有限公司 一种扇出型系统级封装结构及制作方法

Similar Documents

Publication Publication Date Title
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
US20200273803A1 (en) Semiconductor package and manufacturing method thereof
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
CN212084995U (zh) 晶圆级封装结构
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
US11742296B2 (en) Electronic package and manufacturing method thereof
CN212392240U (zh) 扇出型封装结构
CN114188226A (zh) 扇出型封装结构及封装方法
CN211480019U (zh) 扇出型系统级封装结构
CN212303700U (zh) Led芯片系统级封装结构
CN115132593B (zh) 一种三维封装结构及其制备方法
CN211480020U (zh) 扇出型系统级封装结构
CN115274553A (zh) 晶圆级芯片封装方法及芯片封装结构
CN211980611U (zh) 扇出型系统级封装结构
CN209843707U (zh) 扇出型指纹识别芯片的封装结构
CN114188227A (zh) 扇出型封装结构及封装方法
CN210692485U (zh) 天线封装结构
CN114188225A (zh) 扇出型封装结构及封装方法
CN112151394A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN112151395A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN213242537U (zh) 一种晶圆系统级三维扇出型封装结构
CN213242550U (zh) 一种晶圆系统级扇出型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information