CN110634838A - 一种超薄扇出型封装结构及其制作方法 - Google Patents
一种超薄扇出型封装结构及其制作方法 Download PDFInfo
- Publication number
- CN110634838A CN110634838A CN201910807724.XA CN201910807724A CN110634838A CN 110634838 A CN110634838 A CN 110634838A CN 201910807724 A CN201910807724 A CN 201910807724A CN 110634838 A CN110634838 A CN 110634838A
- Authority
- CN
- China
- Prior art keywords
- chip
- conductive
- package body
- plastic package
- interconnection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 title abstract description 59
- 239000004033 plastic Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000012546 transfer Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 23
- 238000003466 welding Methods 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000000945 filler Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 6
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 230000002349 favourable effect Effects 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000012790 adhesive layer Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ICXAPFWGVRTEKV-UHFFFAOYSA-N 2-[4-(1,3-benzoxazol-2-yl)phenyl]-1,3-benzoxazole Chemical compound C1=CC=C2OC(C3=CC=C(C=C3)C=3OC4=CC=CC=C4N=3)=NC2=C1 ICXAPFWGVRTEKV-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229940126214 compound 3 Drugs 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000011031 large-scale manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
Abstract
本申请提供一种超薄扇出型封装结构及其制作方法。上述超薄扇出型封装结构包括：背面相互贴合的第一芯片和第二芯片，所述第一芯片背面的衬底经过减薄处理；塑封体，所述塑封体包封所述第一芯片和所述第二芯片；重布线结构，设置在所述塑封体靠近所述第一芯片的一侧，所述重布线结构分别与所述第一芯片和第二芯片电连接。本申请提供的超薄扇出型封装结构，通过将第一芯片、第二芯片背面相互贴合，并至少对第一芯片背面的衬底进行减薄处理，通过塑封体包封第一芯片和第二芯片，且与重布线结构连接，大大减小了封装结构整体的厚度，实现了高密度的超薄扇出型封装，有利于尺寸更小的电子产品的加工与生产。
Description
技术领域
本发明涉及半导体封装技术领域，具体涉及一种超薄扇出型封装结构及其制作方法。
背景技术
随着集成电路技术的快速发展，单位面积晶圆的芯片数量不断增大，芯片的特征尺寸逐渐小型化以满足摩尔定律的要求。虽然芯片特征尺寸减小，但是芯片内的电子元件数量却不断增加(包含电阻、电容、二极管、晶体管等)。为了实现芯片功能在产品终端的应用，在封装领域需要封装尺寸紧凑、有更多的输出终端I/O数量的封装技术。为满足这一要求，出现了一种扇出型晶圆级封装技术(Fanout WaferLevel Package，FOWLP)，这种封装形式是通过线转移实现在芯片特征尺寸面积外的多个终端的连接，具有封装结构更薄、成本更低的优点。此外，随着对于芯片封装密度更高、占用面积更小的需求越来越突出，通过多芯片堆叠并利用互联结构实现多层芯片的电信号互联，即三维封装结构也得到了广泛应用和发展。
中国专利文献(CN107910310A)公开了一种多芯片扇出封装结构及其封装方法，其包括带有A芯片金属凸块的A芯片、布线层、A芯片包覆膜和带有B芯片金属凸块的B芯片、再布线层、B芯片包覆膜，B芯片设置于A芯片垂直上方区域，B芯片外侧区域设置穿孔，填充金属料，A芯片与B芯片通过包覆穿孔填充金属料、布线层、再布线层完成信号互联。上述多芯片扇出封装结构主要是由上下堆叠的两个封装体形成的，封装结构的厚度至少为两层芯片和两层金属凸块以及两层布线层的总和，无法实现超薄扇出型封装的要求，此外，在制作上述封装结构时需要分别对A芯片和B芯片进行塑封，步骤繁琐，不利于工业大规模生产。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中扇出型封装结构厚度大，无法实现超薄扇出型封装要求的缺陷，从而提供一种超薄扇出型封装结构。
本发明要解决的另一个技术问题在于克服现有技术中的封装方法需要进行多次塑封，步骤繁琐，不利于工业大规模生产的缺陷，从而提供一种只需进行一次塑封的超薄扇出型封装结构的封装方法。
本发明第一方面提供一种超薄扇出型封装结构，包括：
背面相互贴合的第一芯片和第二芯片，所述第一芯片背面的衬底经过减薄处理；
塑封体，所述塑封体包封所述第一芯片和所述第二芯片；
重布线结构，设置在所述塑封体靠近所述第一芯片的一侧，所述重布线结构分别与所述第一芯片和第二芯片电连接。
进一步地，所述塑封体具有第一表面和与所述第一表面相对的第二表面，
所述第一芯片的正面与所述塑封体的第一表面齐平，所述第二芯片的正面与所述塑封体的第二表面齐平。
进一步地，所述的超薄扇出型封装结构还包括：
第一导电互联结构，沿所述第一芯片和第二芯片的排布方向上贯穿所述塑封体，所述第一导电互联结构为导电柱或导电通孔；
第二导电互联结构，设置在所述塑封体靠近所述第二表面的一侧，所述第二导电互联结构分别与所述第二芯片的正面以及所述第一导电互联结构连接，
所述第二芯片依次通过所述第二导电互联结构、所述第一导电互联结构与所述重布线结构连接。
进一步地，所述重布线结构包括：
焊接结构，一端与第一芯片或第二芯片电连接，另一端与第一导电垫电连接；
外接焊球，与第二导电垫连接；
导电转移结构，连接所述第一导电垫和所述第二导电垫。
进一步地，所述第二芯片背面的衬底经过减薄处理。
本发明第二方面提供一种超薄扇出型封装结构的制作方法，包括：
提供第一载片并在所述第一载片上倒装第一芯片，制作塑封体包封所述第一芯片；
减薄所述第一芯片背面的衬底，以在所述塑封体上靠近所述第一芯片背面的一侧形成空腔；
在所述塑封体内沿所述第一芯片和第二芯片的排布方向上制作贯穿所述塑封体的第一导电互联结构；
在所述空腔内放置第二芯片，使所述第二芯片的背面和所述第一芯片的背面相贴合；
在所述塑封体靠近所述第二芯片的一侧制作第二导电互联结构，通过所述第二导电互联结构连接所述第二芯片与所述第一导电互联结构；
拆除所述第一载片，并在所述塑封体靠近所述第一芯片的一侧制作重布线结构，使所述重布线结构分别与所述第一芯片和第一导电互联结构连接。
进一步地，通过干法刻蚀或湿法腐蚀的方法减薄所述第一芯片背面的衬底。
进一步地，在所述第二芯片与所述空腔之间的空隙中制作填充体。
进一步地，制作所述第二导电互联结构的方法包括：
在所述第二芯片和所述第一导电互联结构上分别制作第一转移线；
在所述第一转移线上分别连接导电件；
将与所述第二芯片连接的导电件和与所述第一导电互联结构连接的导电件之间通过第二转移线连接。
进一步地，制作所述重布线结构的方法包括：
在所述第一芯片和所述第一导电互联结构上分别制作焊接结构；
提供第二载片，依次在所述第二载片上制备第二导电垫、导电转移结构、第一导电垫，所述第二导电垫与所述第一导电垫通过所述导电转移结构连接；
将所述第二导电垫与所述焊接结构焊接；
拆除所述第二载片，并在所述第一导电垫上制作外接焊球。
本发明技术方案，具有如下优点：
1.本发明提供的超薄扇出型封装结构，通过将第一芯片、第二芯片背面相互贴合，并至少对第一芯片背面的衬底进行减薄处理，通过塑封体包封第一芯片和第二芯片，且与重布线结构连接，大大减小了封装结构整体的厚度，实现了高密度的超薄扇出型封装，有利于尺寸更小的电子产品的加工与生产。
2.本发明提供的超薄扇出型封装结构，通过控制第一芯片的正面与塑封体的第一表面齐平，第二芯片与塑封体的第二表面齐平，使塑封体的厚度等于第一芯片和第二芯片的厚度之和，整体封装结构厚度更薄。
3.本发明提供的超薄扇出型封装结构，设置第一导电互联结构和第二导电互联结构，实现第二芯片与重布线结构连接，相较于空间要求较高的打线连接方式，可靠性更强，密度更大，结构更加紧凑。
4.本发明提供的超薄扇出型封装结构，在封装前对第二芯片背面的衬底进行减薄处理，能够进一步减小封装结构整体的厚度。
5.本发明提供的超薄扇出型封装结构的制作方法，通过对第一芯片封装后整面减薄其背面的衬底，在塑封体上形成容置第二芯片的空腔，巧妙地实现了第一芯片和第二芯片背面的相对贴合，省去了两者之间的连接介质厚度，使塑封体的厚度基本等于第一芯片和第二芯片的厚度之和；通过塑封体靠近第二芯片的一侧制作第二导电互联结构并与贯穿塑封体的第一导电互联结构连接，实现了第二芯片与重布线结构的互联，连接可靠、稳定。
6.本发明提供的超薄扇出型封装结构的制作方法，在将第二芯片置于空腔内后，通过填充体填充第二芯片与空腔之间的空隙，使第二芯片更加牢固，并且不会增加封装结构的厚度，封装稳定、可靠。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例中超薄扇出型封装结构的结构示意图；
图2为本申请实施例中超薄扇出型封装结构的制作方法的流程示意图；
图3为本申请实施例中步骤S1得到的结构示意图；
图4为本申请实施例中步骤S2得到的结构示意图；
图5为本申请实施例中步骤S3得到的结构示意图；
图6为本申请实施例中步骤S4得到的结构示意图；
图7为本申请实施例中步骤S5得到的结构示意图；
图8为本申请实施例中步骤S6中制作焊接结构得到的结构示意图；
图9为本申请实施例中步骤S6中制作第二导电垫、导电转移结构、第一导电垫得到的结构示意图；
图10为本申请实施例中步骤S6中将第二导电垫与焊接结构焊接得到的结构示意图。
附图标记说明：
1-第一芯片；2-第二芯片；3-塑封体；4-焊接结构；5-第一导电垫；6-外接焊球；7-第二导电垫；8-第一绝缘介质体；9-第一导电互联结构；10-第二导电互联结构；11-第二绝缘介质体；12-第一转移线；13-导电件；14-第二转移线；15-第三转移线；16-第一载片；17-第一粘附层；18-空腔；19-填充体；20-第二载片；21-第二粘附层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
第一方面，本发明实施例提供一种超薄扇出型封装结构。
如图1所示，上述超薄扇出型封装结构包括：背面相互贴合的第一芯片1和第二芯片2，第一芯片1背面的衬底经过减薄处理；塑封体3，塑封体3包封第一芯片1和第二芯片2；重布线结构，设置在塑封体3靠近第一芯片1的一侧，重布线结构分别与第一芯片1和第二芯片2电连接。
本实施例提供的超薄扇出型封装结构，通过将第一芯片1、第二芯片2背面相互贴合，并至少对第一芯片1背面的衬底进行减薄处理，通过塑封体3包封第一芯片1和第二芯片2，且与重布线结构连接，大大减小了封装结构整体的厚度，真正实现了高密度的超薄扇出型封装，有利于尺寸更小的电子产品的加工与生产。
上述第一芯片1和第二芯片2包括但不限于：中央处理器、图形处理器、内存数组、图像传感器等有源器件或是电感、电阻等无源器件。
可以通过干法蚀刻或者湿法腐蚀的方法整面减薄第一芯片1背面的衬底，可以将第一芯片1厚度由200um以上的厚度减薄至剩余硅厚在3um左右，对于具有SOI结构的芯片也可以将硅衬底完全去除，停留在SOI氧化层位置处，通过对第一芯片1的减薄处理使封装结构整体厚度显著减小。
作为本实施例的进一步改进，第二芯片2背面的衬底经过减薄处理。
在封装前对第二芯片2背面的衬底也进行减薄处理，能够进一步减小封装结构整体的厚度，从而提供一种超薄扇出型封装结构。
上述塑封体3用于包封第一芯片1和第二芯片2，可以为环氧树脂或者其他材料制成，塑封体3的材料可以包含有或没有颗粒填充物。
作为本实施例的优选，塑封体3具有第一表面和与第一表面相对的第二表面，第一芯片1的正面与塑封体3的第一表面齐平，第二芯片2的正面与塑封体3的第二表面齐平。
具体地，塑封体3可以通过研磨、化学腐蚀、UV光照等工艺方式实现平坦化并降低高度，实现其第一表面与第一芯片1的正面齐平且暴露出第一芯片1的正面，其第二表面与第二芯片2的正面齐平且暴露出第二芯片2的正面。
通过控制第一芯片1的正面与塑封体3的第一表面齐平，第二芯片2与塑封体3的第二表面齐平，使塑封体3的厚度等于第一芯片1和第二芯片2的厚度之和，整体封装结构厚度更薄。
上述重布线结构，也即用于将第一芯片1和第二芯片2与其他器件(如PCB板)信号导通的结构，实现第一芯片1和第二芯片2的扇出封装。作为本实施例的优选，重布线结构包括：焊接结构4，一端与第一芯片1或第二芯片2电连接，另一端与第一导电垫5电连接；外接焊球6，与第二导电垫7连接；导电转移结构，连接第一导电垫5和第二导电垫7。
具体地，焊接结构4可以为导电柱、导电凸块、导电凸点等结构形式，材质可以为铜、镍、锡、银、金等金属，可以采用电镀、化镀或其他方式制作；第一导电垫5、第二导电垫7、导电转移结构包封在第一绝缘介质体8中，第一绝缘介质体8由多层绝缘介质层构成(图中未示出)，分别用于包封第一导电垫5、第二导电垫7、导电转移结构等，材质可以为氧化硅、氮氧硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料或聚酰亚胺(PI)、聚对苯撑苯并二恶唑(PBO)等有机材料，各绝缘介质层的材料相同或不同；第一导电垫5和第二导电垫7的形状、大小、厚度本申请均不作出限制，例如可以为片状、块状、柱状等，导电转移结构用于将外接焊球6进行重新分布，可以为转移线结构或者转移线加导电通孔/导电柱结构等，上述第一导电垫5、第二导电垫7、转移线、导电通孔/导电柱是由导电金属构成的，其材质可以为铜、铝、钨、镍、金等；外接焊球6可以为铜、镍、锡、银等材质。
上述焊接结构4通过导电互联结构与第一芯片1或第二芯片2电连接，例如可以为打线连接或其他导电结构连接。作为本实施例的优选，超薄扇出型封装结构还包括：第一导电互联结构9，沿第一芯片1和第二芯片2的排布方向上贯穿塑封体3，第一导电互联结构9为导电柱或导电通孔；第二导电互联结构10，设置在塑封体3靠近第二表面的一侧，第二导电互联结构10分别与第二芯片2的正面以及第一导电互联结构9连接，第二芯片2依次通过第二导电互联结构10、第一导电互联结构9与焊接结构4连接。
具体地，第一导电互联结构9为贯通塑封体3第一表面和第二表面的导电柱或导电通孔，其材质可以为铜、铝、钨、钛等金属，镶嵌在塑封体3内；第二导电互联结构10包括第二绝缘介质体11以及包封在第二绝缘介质体11中的第一转移线12、导电件13和第二转移线14，第二绝缘介质体11由多层绝缘介质层构成(图中未示出)，分别用于包封第一转移线12、导电件13和第二转移线14，材质可以为二氧化硅，氮化硅、氮氧化硅等无机材料，也可以为聚对苯撑苯并二恶唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)等有机材料，各绝缘介质层的材料相同或不同，第二芯片2正面以及第一导电互联结构9靠近塑封体3第二表面的一端均各自连接有第一转移线12，第一转移线12不与第二芯片2或第一导电互联结构9连接的一端连接有导电件13，导电件13为导电柱或导电通孔结构，第二转移线14一端连接与第二芯片2相连的导电件13，另一端连接与第一导电互联结构9相连的导电件13，第一转移线12、第二转移线14、导电件13可以为铜、钨、铝等金属材质，如此实现了第二芯片2与第一导电互联结构9的连接，从而使第二芯片2通过第二导电互联结构10、第一导电互联结构9与焊接结构4连接。
上述焊接结构4可以直接与第一芯片1的正面或者与第一导电互联结构9靠近塑封体3第一表面的一端连接，也可以通过第三转移线15连接，第三转移线15的一端与焊接结构4连接，另一端与第一芯片1的正面或者与第一导电互联结构9靠近塑封体3第一表面的一端连接，可以根据实际封装需求选择是否设置第三转移线15。
通过设置第一导电互联结构9和第二导电互联结构10，实现第二芯片2与重布线结构连接，相较于空间要求较高的打线连接方式，可靠性更强，密度更大，结构更加紧凑。
第二方面，本发明实施例提供一种超薄扇出型封装结构的制作方法。
如图2所示，上述制作方法包括步骤S1-S6，具体说明如下：
步骤S1，提供第一载片16并在第一载片16上倒装第一芯片1，制作塑封体3包封第一芯片1。步骤S1得到的结构如图3所示。
上述第一载片16可以是硅、砷化镓、碳化硅、玻璃等材料，第一芯片1的正面通过第一粘附层17与第一载片16连接，第一粘附层17的材质可以为聚合物材料、UV胶或者其他材料。
可以通过涂覆环氧树脂并固化的方式制作塑封体3，优选地，通过研磨、化学腐蚀、UV光照等工艺方式实现平坦化并降低高度，使第一芯片1的背面与塑封体3的上表面齐平并露出第一芯片1的背面。
步骤S2，减薄第一芯片1背面的衬底，以在塑封体3上靠近第一芯片1背面的一侧形成空腔18。步骤S2得到的结构如图4所示。
作为本实施例的优选，通过干法刻蚀或湿法腐蚀的方法整面减薄第一芯片1背面的衬底，空腔18的底面面积大小与第一芯片1面积相当，空腔18高度可以控制等于第二芯片2的厚度。
步骤S3，在塑封体3内沿第一芯片1和第二芯片2的排布方向上制作贯穿塑封体3的第一导电互联结构9。步骤S3得到的结构如图5所示。
第一导电互联结构9位于第一芯片1周围，可以通过干法刻蚀或湿法腐蚀的方法形成贯通塑封体3上表面和下表面的通孔，然后再通孔中形成实心的导电柱结构或者空心的导电通孔结构。
步骤S4，在空腔18内放置第二芯片2，使第二芯片2的背面和第一芯片1的背面相贴合。步骤S4得到的结构如图6所示。
采用拾取方式把第二芯片2放置在空腔18内，第二芯片2的正面朝上，背面与第二芯片2的背面相对，且高度与空腔18的高度相一致。优选地，为了便于放置，第二芯片2的面积小于第一芯片1的面积，在第二芯片2与空腔18之间的空隙中制作填充体19，填充体19的材质可以为具有或不具有填料颗粒的环氧树脂、其他聚合物或无机材料。
在将第二芯片2置于空腔18内后，通过填充体19填充第二芯片2与空腔18之间的空隙，使第二芯片2更加牢固，并且不会增加封装结构的厚度，封装稳定、可靠。
上述第二芯片2优选在置于空腔18内之前预先进行衬底减薄处理。
作为本实施例的另一种可选方式，第二芯片2的高度低于空腔18的高度，则在制作填充体19后通过研磨、化学腐蚀、UV光照等工艺方式减薄塑封体3，实现第二芯片2的正面与塑封体3上表面齐平。
步骤S5，在塑封体3靠近第二芯片2的一侧制作第二导电互联结构10，通过第二导电互联结构10连接第二芯片2与第一导电互联结构9。步骤S5得到的结构如图7所示。
作为本实施例的优选，制作第二导电互联结构10的方法包括：在第二芯片2和第一导电互联结构9上分别制作第一转移线12；在第一转移线12上分别连接导电件13；将与第二芯片2连接的导电件13和与第一导电互联结构9连接的导电件13之间通过第二转移线14连接。
步骤S6，拆除第一载片16，并在塑封体3靠近第一芯片1的一侧制作重布线结构，使重布线结构分别与第一芯片1和第一导电互联结构9连接。
通过解键合工艺剥离第一载片16和第一粘附层17，解键合工艺可采用UV光照、热解键合、机械解键合等方式实现。
作为本实施例的优选，制作重布线结构的方法包括：
在第一芯片1和第一导电互联结构9上分别制作焊接结构4，如图8所示，焊接结构4与第一芯片1或第一导电互联结构9之间通过第三转移线15连接，其中，第三转移线15可以为多层结构，不限于图中示出的单层结构，焊接结构4采用电镀、化镀或其他方式制造加工；
提供第二载片20，依次在第二载片20上制备第二导电垫7、导电转移结构、第一导电垫5，第二导电垫7与第一导电垫5通过导电转移结构连接，如图9所示，第一导电垫5、第二导电垫7、导电转移结构均通过在绝缘介质层中制作并固定连接，第二导电垫7通过第二粘附层21与第二载片20连接；
将第二导电垫7与焊接结构4焊接，如图10所示，可以通过铜铜键合、铜锡键合、回流焊等实方式实现焊接结构4与第二导电垫7的电连接；
拆除第二载片20，并在第一导电垫5上制作外接焊球6，得到超薄扇出封装结构，其中，经过解键合工艺，除去第二载片20和第二粘附层21，在第一导电垫5上制作外接焊球6，以实现与PBC板的电连接，外接焊球6可以通过电镀或植球方式制作。
需要强调的是，本申请第一芯片1的数量不限于图中示出的两个，第二芯片2也不限于图中示出的两个，此外，还可以在第二芯片上方堆叠设置其他芯片等，以上可以根据实际情况进行合理选择和搭配，本申请并不对其作出限制。
以上提供的超薄扇出型封装结构的制作方法，通过对第一芯片1封装后整面减薄其背面的衬底，在塑封体3上形成容置第二芯片2的空腔18，巧妙地实现了第一芯片1和第二芯片2背面的相对贴合，省去了两者之间的连接介质厚度，使塑封体3的厚度基本等于第一芯片1和第二芯片2的厚度之和；通过在塑封体3靠近第二芯片2的一侧制作第二导电互联结构10并与贯穿塑封体3的第一导电互联结构9连接，实现了第二芯片2与重布线结构的互联，连接可靠、稳定。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种超薄扇出型封装结构，其特征在于，包括：
背面相互贴合的第一芯片(1)和第二芯片(2)，所述第一芯片(1)背面的衬底经过减薄处理；
塑封体(3)，所述塑封体(3)包封所述第一芯片(1)和所述第二芯片(2)；
重布线结构，设置在所述塑封体(3)靠近所述第一芯片(1)的一侧，所述重布线结构分别与所述第一芯片(1)和第二芯片(2)电连接。
2.根据权利要求1所述的超薄扇出型封装结构，其特征在于，所述塑封体(3)具有第一表面和与所述第一表面相对的第二表面，
所述第一芯片(1)的正面与所述塑封体(3)的第一表面齐平，所述第二芯片(2)的正面与所述塑封体(3)的第二表面齐平。
3.根据权利要求2所述的超薄扇出型封装结构，其特征在于，还包括：
第一导电互联结构(9)，沿所述第一芯片(1)和第二芯片(2)的排布方向上贯穿所述塑封体(3)，所述第一导电互联结构(9)为导电柱或导电通孔；
第二导电互联结构(10)，设置在所述塑封体(3)靠近所述第二表面的一侧，所述第二导电互联结构(10)分别与所述第二芯片(2)的正面以及所述第一导电互联结构(9)连接，
所述第二芯片(2)依次通过所述第二导电互联结构(10)、所述第一导电互联结构(9)与所述重布线结构连接。
4.根据权利要求1-3任一所述的超薄扇出型封装结构，其特征在于，所述重布线结构包括：
焊接结构(4)，一端与所述第一芯片(1)或所述第二芯片(2)电连接，另一端与第一导电垫(5)电连接；
外接焊球(6)，与第二导电垫(7)连接；
导电转移结构，连接所述第一导电垫(5)和所述第二导电垫(7)。
5.根据权利要求1-4任一所述的超薄扇出型封装结构，其特征在于，所述第二芯片(2)背面的衬底经过减薄处理。
6.一种权利要求1-5任一所述的超薄扇出型封装结构的制作方法，其特征在于，包括：
提供第一载片(16)并在所述第一载片(16)上倒装第一芯片(1)，制作塑封体(3)包封所述第一芯片(1)；
减薄所述第一芯片(1)背面的衬底，以在所述塑封体(3)上靠近所述第一芯片(1)背面的一侧形成空腔(18)；
在所述塑封体(3)内沿所述第一芯片(1)和第二芯片(2)的排布方向上制作贯穿所述塑封体(3)的第一导电互联结构(9)；
在所述空腔(18)内放置第二芯片(2)，使所述第二芯片(2)的背面和所述第一芯片(1)的背面相贴合；
在所述塑封体(3)靠近所述第二芯片(2)的一侧制作第二导电互联结构(10)，通过所述第二导电互联结构(10)连接所述第二芯片(2)与所述第一导电互联结构(9)；
拆除所述第一载片(16)，并在所述塑封体(3)靠近所述第一芯片(1)的一侧制作重布线结构，使所述重布线结构分别与所述第一芯片(1)和第一导电互联结构(9)连接。
7.根据权利要求6所述的超薄扇出型封装结构的制作方法，其特征在于，通过干法刻蚀或湿法腐蚀的方法减薄所述第一芯片(1)背面的衬底。
8.根据权利要求6或7所述的超薄扇出型封装结构的制作方法，其特征在于，在所述第二芯片(2)与所述空腔(18)之间的空隙中制作填充体(19)。
9.根据权利要求6-8任一所述的超薄扇出型封装结构的制作方法，其特征在于，制作所述第二导电互联结构(10)的方法包括：
在所述第二芯片(2)和所述第一导电互联结构(9)上分别制作第一转移线(12)；
在所述第一转移线(12)上分别连接导电件(13)；
将与所述第二芯片(2)连接的导电件(13)和与所述第一导电互联结构(9)连接的导电件(13)之间通过第二转移线(14)连接。
10.根据权利要求6-9任一所述的超薄扇出型封装结构的制作方法，其特征在于，制作所述重布线结构的方法包括：
在所述第一芯片(1)和所述第一导电互联结构(9)上分别制作焊接结构(4)；
提供第二载片(20)，依次在所述第二载片(20)上制备第二导电垫(7)、导电转移结构、第一导电垫(5)，所述第二导电垫(7)与所述第一导电垫(5)通过所述导电转移结构连接；
将所述第二导电垫(7)与所述焊接结构(4)焊接；
拆除所述第二载片(20)，并在所述第一导电垫(5)上制作外接焊球(6)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910807724.XA CN110634838A (zh) | 2019-08-29 | 2019-08-29 | 一种超薄扇出型封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910807724.XA CN110634838A (zh) | 2019-08-29 | 2019-08-29 | 一种超薄扇出型封装结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110634838A true CN110634838A (zh) | 2019-12-31 |
Family
ID=68969411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910807724.XA Pending CN110634838A (zh) | 2019-08-29 | 2019-08-29 | 一种超薄扇出型封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110634838A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111341796A (zh) * | 2020-02-26 | 2020-06-26 | 南通智通达微电子物联网有限公司 | 一种图像传感器的扇出型封装方法 |
| CN112151457A (zh) * | 2020-09-22 | 2020-12-29 | 维沃移动通信有限公司 | 封装结构及其制作方法和电子设备 |
| CN113725094A (zh) * | 2021-11-01 | 2021-11-30 | 深圳中科四合科技有限公司 | 一种多芯片混合封装方法和封装结构 |
| WO2022042354A1 (zh) * | 2020-08-27 | 2022-03-03 | 青岛歌尔微电子研究院有限公司 | 芯片封装工艺及封装芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090239336A1 (en) * | 2008-03-21 | 2009-09-24 | Samsung Electronics Co., Ltd. | Semiconductor packages and methods of fabricating the same |
| US20100244208A1 (en) * | 2009-03-25 | 2010-09-30 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming a Shielding Layer Between Stacked Semiconductor Die |
| US8518746B2 (en) * | 2010-09-02 | 2013-08-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die |
| US20150303174A1 (en) * | 2014-04-17 | 2015-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same |
| CN106558573A (zh) * | 2015-09-23 | 2017-04-05 | 联发科技股份有限公司 | 半导体封装结构及形成该半导体封装结构的方法 |
-
2019
- 2019-08-29 CN CN201910807724.XA patent/CN110634838A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090239336A1 (en) * | 2008-03-21 | 2009-09-24 | Samsung Electronics Co., Ltd. | Semiconductor packages and methods of fabricating the same |
| US20100244208A1 (en) * | 2009-03-25 | 2010-09-30 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming a Shielding Layer Between Stacked Semiconductor Die |
| US20130087897A1 (en) * | 2009-03-25 | 2013-04-11 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming a Shielding Layer Between Stacked Semiconductor Die |
| US8518746B2 (en) * | 2010-09-02 | 2013-08-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die |
| US20150303174A1 (en) * | 2014-04-17 | 2015-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same |
| CN106558573A (zh) * | 2015-09-23 | 2017-04-05 | 联发科技股份有限公司 | 半导体封装结构及形成该半导体封装结构的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 《中国集成电路大全》编委会: "《中国集成电路大全（集成电路封装）》", 31 May 1993, 国防工业出版社 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111341796A (zh) * | 2020-02-26 | 2020-06-26 | 南通智通达微电子物联网有限公司 | 一种图像传感器的扇出型封装方法 |
| WO2022042354A1 (zh) * | 2020-08-27 | 2022-03-03 | 青岛歌尔微电子研究院有限公司 | 芯片封装工艺及封装芯片 |
| CN112151457A (zh) * | 2020-09-22 | 2020-12-29 | 维沃移动通信有限公司 | 封装结构及其制作方法和电子设备 |
| CN113725094A (zh) * | 2021-11-01 | 2021-11-30 | 深圳中科四合科技有限公司 | 一种多芯片混合封装方法和封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11469208B2 (en) | Method of manufacturing semiconductor package structure | |
| TWI469309B (zh) | 積體電路封裝系統 | |
| US7242081B1 (en) | Stacked package structure | |
| US8922005B2 (en) | Methods and apparatus for package on package devices with reversed stud bump through via interconnections | |
| US20180114781A1 (en) | Package structure and manufacturing method thereof | |
| US11088100B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN110634838A (zh) | 一种超薄扇出型封装结构及其制作方法 | |
| US11404335B2 (en) | Manufacturing method of carrier for semiconductor chip mounting thereon | |
| CN111370385A (zh) | 扇出型系统级封装结构及其制作方法 | |
| CN107622996B (zh) | 三维高密度扇出型封装结构及其制造方法 | |
| US10811341B2 (en) | Semiconductor device with through-mold via | |
| CN111370387A (zh) | 扇出型系统级封装结构及其制作方法 | |
| CN107301981B (zh) | 集成的扇出型封装件以及制造方法 | |
| CN111370386A (zh) | 扇出型系统级封装结构及其制作方法 | |
| KR101573281B1 (ko) | 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN110634848A (zh) | 一种多芯片堆叠封装结构及其制作方法 | |
| US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
| US20080237831A1 (en) | Multi-chip semiconductor package structure | |
| CN114334851A (zh) | 一种扇出型封装结构及其制备方法 | |
| CN115527951A (zh) | 电子封装件及其制法 | |
| CN114725037A (zh) | 半导体封装及制造半导体封装的方法 | |
| KR102029804B1 (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조 방법 | |
| CN217468336U (zh) | 一种电子封装结构 | |
| CN113823612B (zh) | 一种基于2.5d结构多层互联的pop封装结构及其制作方法 | |
| KR102026227B1 (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191231 |