CN107622996B - 三维高密度扇出型封装结构及其制造方法 - Google Patents

三维高密度扇出型封装结构及其制造方法 Download PDF

Info

Publication number
CN107622996B
CN107622996B CN201710872171.7A CN201710872171A CN107622996B CN 107622996 B CN107622996 B CN 107622996B CN 201710872171 A CN201710872171 A CN 201710872171A CN 107622996 B CN107622996 B CN 107622996B
Authority
CN
China
Prior art keywords
chip
insulating resin
metal pillar
metal
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710872171.7A
Other languages
English (en)
Other versions
CN107622996A (zh
Inventor
陈�峰
张文奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710872171.7A priority Critical patent/CN107622996B/zh
Publication of CN107622996A publication Critical patent/CN107622996A/zh
Application granted granted Critical
Publication of CN107622996B publication Critical patent/CN107622996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的实施例公开了一种三维扇出型封装结构，包括：第一芯片；一个或多个第二金属柱，所述一个或多个第二金属柱设置在所述第一芯片的周边；一个或多个芯片构成的第二芯片，所述第二芯片层叠在所述第一芯片的背面，其表面焊盘通过金属线电连接到第二金属柱；第二绝缘树脂，所述第二绝缘树脂包封所述第一芯片、第二芯片和第二金属柱，并且第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面齐平；以及重布线结构。本发明公开的封装结构具有尺寸小、成本低的优点。

Description

三维高密度扇出型封装结构及其制造方法
技术领域
本发明涉及封装领域，尤其涉及一种超薄三维高密度扇出型封装结构和及其制造方法。
背景技术
三维集成电路封装具有很多优点，例如，封装密度高，占用面积小。现有技术中存在多种三维集成电路封装结构及三维集成电路封装方法。
图6示出了一种现有技术的PoP(封装上的封装)封装结构的横截面示意图。PoP封装采用两个封装体叠加的方式制作，包括顶部封装体101和底部封装体102，总厚度接近1.4mm。顶部封装体101包含层叠芯片103。顶部封装体101和底部封装体102各包含一个电路板(电路板厚度0.3mm)和一组焊球104(焊球高度0.25mm)。这种PoP封装采用两个封装体叠加的方式制作，上下封装体可能产自不同厂家。每个封装体中电路板产自不同厂家。供应链冗长，供应商管理复杂。
图7示出了一种现有技术的扇出型PoP封装结构的横截面示意图。扇出型PoP封装采用两个封装体叠加的方式制作，包括上封装体201和扇出封装体202。上封装体201中包含一个电路板(电路板厚度0.25mm)和一组焊球(焊球高度0.15mm)。上封装体201的高度B1一般为0.55mm，最低为0.5mm；扇出封装体202的高度A2一般为0.25mm；焊球203的高度A1一般为0.15mm最低为0.1mm，扇出型PoP封装的总厚度接近0.95mm，最低为0.85mm。这种扇出型PoP封装采用两个封装体叠加的方式制作，上下封装体可能产自不同厂家，封装体中电路板也产自其他厂家。供应链同样冗长，供应商管理也很复杂。
另一种现有的三维集成电路封装技术是3D高密度封装技术，这种技术采用TSV结构，成本大幅度增加，虽然技术产生很多年，但一直没有形成大批量生产。这种3D高密度封装还需考虑上下多层芯片的协同设计与制作，为芯片设计和生产造成了极大难度，需要不同厂家统一设计规格和技术要求，难度极高。
中国专利申请CN103681606A公开了一种3D封装结构，如图8所示，封装结构中包含半导体管芯120，半导体管芯120上面还包另一个封装结构110。封装结构110含有另一个半导体管芯112/111以及相应的互联结构118等。通过焊料层形成的各个连接件119，使封装结构110同半导体管芯120可以通过金属线136等结构互联。最终形成三维结构的封装体。专利申请公开的3D封装结构中封装体内部包含一个小的封装结构110。半导体管芯112/111通过引线113/114同互联结构117相连。互联结构117包含金属线和通孔。封装结构110通过焊料层形成的各个连接件119，同半导体管芯120进行互联。芯片与芯片之间的互联结构复杂。
美国专利申请US2014319668A1公开了一种PoP封装结构，如图9所示。顶部的封装结构包含基板300和芯片102。芯片102贴装在基板300上形成电性连接。芯片102通过焊球或引线键合的方式同基板300连接。底部封装结构包含第二个基板200和第二个芯片202。第二个芯片202分装在第二个基板内。第二个芯片202周围有散热材料，散热材料内部有通孔302。顶部封装结构通过通孔302同底部封装结构互联。该专利结构为2个封装体叠加的结构为典型的PoP封装结构。顶部和底部封装结构中都带有电路板。
PCT国际专利申请WO2013097582A1公开了另一种芯片上倒装芯片封装，如图10所示该封装结构为引线框架封装结构，需要先制作引线框架，然后再贴装芯片。在结构中没有多层导电线路和多层绝缘树脂，无法做到高密封装。
中国专利申请CN105428260A公开了一种基于载体的扇出封装结构，如图11所示，该专利结构中存在TSV转接板1，芯片2通过倒装的方式黏贴在TSV转接板1上，形成互联。
美国专利US20080192967公开了一种在PCB板(PCB Substrate)表面集成多个芯片的封装结构，如图12所示，在PCB板或LTCC基板10表面，芯片11、12、13通过倒装或打线的方式同PCB板连接。该专利结构是典型的以PCB电路板为载体的三维堆叠封装。
这些基于现有技术的三维集成电路封装结构和方法大部分需要利用PCB电路板、转接板及TSV通孔，制造成本高，工艺复杂，封装厚度高。因此本领域需要一种新型的三维集成电路封装结构及其制造方法，通过这种新型的三维集成电路封装结构及其制造方法能够至少部分地解决现有三维集成电路封装技术中存在的问题。
发明内容
针对现有技术中存在的问题，本发明的一个实施例中提供一种三维扇出型封装结构，包括：第一芯片，所述第一芯片具有正面和与正面相对的背面，所述第一芯片的正面具有芯片焊盘，所述芯片焊盘的表面设置有第一金属柱，所述第一芯片的正面被第一绝缘树脂覆盖，所述第一金属柱的表面与第一绝缘树脂表面齐平；一个或多个第二金属柱，所述一个或多个第二金属柱设置在所述第一芯片的周边；一个或多个芯片构成的第二芯片，所述第二芯片具有正面和与正面相对的背面，所述第二芯片的正面具有表面焊盘，所述第二芯片层叠在所述第一芯片的背面，表面焊盘通过金属线电连接到第二金属柱；第二绝缘树脂，所述第二绝缘树脂包封所述第一芯片、第二芯片和第二金属柱，并且第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面齐平；以及重布线结构，所述重布线结构形成在第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面上，重布线结构具有导电线路、设置在导电线路上的外接焊盘以及绝缘材料，所述绝缘材料设置在第一绝缘树脂的表面和第二绝缘树脂的底部表面以及金属柱表面同导电线路之间并且设置在导电线路和外接焊盘之间，其中所述导电线路将所述第一金属柱和第二金属柱连接到对应的外接焊盘。
在本发明的一个实施例中，第一金属柱的成分为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd或以上金属的合金。
在本发明的一个实施例中，第二金属柱的高度不超过第一芯片与第一金属柱的高度之和。
在本发明的一个实施例中，第二金属柱的成分为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd或以上金属的合金。
在本发明的一个实施例中，第二金属柱的顶部材料为Cu、Al、Ni、Pd、Au或Pt。
在本发明的一个实施例中，第二芯片包括纵向重叠的两个或更多的芯片，其中最下部芯片的背面通过粘结胶附连到第一芯片的背面，上部芯片的背面通过粘结胶附连到下部芯片的正面。
在本发明的一个实施例中，第二芯片包括非重叠的两个或更多芯片。
在本发明的一个实施例中，非重叠的芯片上方重叠有一个或多个芯片。
在本发明的一个实施例中，三维扇出型封装结构还包括设置在外接焊盘上的焊球。
本发明的另一个实施例提供一种形成三维扇出型封装结构的方法，包括：在第一芯片正面的芯片焊盘上形成第一金属柱；在第一芯片的正面涂覆第一绝缘树脂，所述第一绝缘树脂的高度大于或接近第一金属柱的厚度；在承载板的表面上形成临时键合层，并在所述临时键合层上形成第二金属柱；将所述第一芯片的正面贴装在所述承载板上的临时键合层上，并且在所述第一芯片的背面层叠一个或多个第二芯片；在所述第二芯片的焊盘与所述第二金属柱之间形成电互联；对所述承载板的表面结构包封第二绝缘树脂；通过解键合工艺，分离所述承载板；对分离面进行减薄和平坦化，露出所述第一金属柱和第二金属柱，使得第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面齐平；在第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面上形成重布线结构。
在本发明的另一个实施例中，该方法还包括通过电镀、化学镀或溅射在第二金属柱的顶部形成Cu、Al、Ni、Pd、Au或Pt层。
在本发明的另一个实施例中，所述第二芯片通过粘结胶层叠在所述第一芯片上。
在本发明的另一个实施例中，形成重布线结构包括：在第一绝缘树脂、第二绝缘树脂、第一金属柱、第二金属柱表面涂覆第三绝缘树脂；采用光刻、显影或干法刻蚀的方法，露出第一金属柱、第二金属柱的全部或部分区域；在第三绝缘树脂表面上形成导电线路，所述导电线路与第一金属柱和第二金属柱形成电连接；在第三绝缘树脂和导电线路表面覆盖第四绝缘树脂；采用光刻、显影或干法刻蚀的方法，露出导电线路的部分区域；在导电线路露出的区域形成外接焊盘。
在本发明的另一个实施例中，该方法还包括在外接焊盘上形成焊球。
由于在该封装结构中不需要电路板，产品三维尺寸大幅度缩小，并可以由一家供应商完成全部封装工艺，降低供应商管理风险。由于没有使用TSV(硅通孔)结构，而是借助金属柱加打线的三维互联技术，制作成本大幅度降低。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的三维高密度扇出型封装结构100的横截面示意图。
图2示出根据本发明的一个实施例的设置在第一芯片101周边的第二金属柱302的布局图的几个示例。
图3示出根据本发明的一个实施例的第二芯片横截面示意图。
图4A至图4G示出根据本发明的一个实施例形成三维高密度扇出型封装结构的过程的横截面示意图。
图5示出根据本发明的一个实施例形成三维高密度扇出型封装结构的流程图。
图6示出了一种现有技术的PoP(封装上的封装)封装结构的横截面示意图。
图7示出了一种现有技术的扇出型PoP封装结构的横截面示意图。
图8示出了一种现有技术的3D封装结构。
图9示出了一种现有技术的PoP封装结构。
图10示出了一种现有技术的芯片上倒装芯片封装结构。
图11示出了一种现有技术的基于载体的扇出封装结构。
图12示出了一种现有技术的在PCB板表面集成多个芯片的封装结构。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明的实施例提供一种三维高密度扇出型封装结构及其制造方法，在本发明的实施例公开的封装结构中不需要电路板，产品三维尺寸大幅度缩小，可以由一家供应商完成全部封装工艺，降低供应商管理风险，借助金属柱加引线键合的三维互联技术，制作成本大幅度降低。
图1示出根据本发明的一个实施例的三维高密度扇出型封装结构100的横截面示意图。如图1所示，三维高密度扇出型封装结构100可包括第一芯片101。第一芯片101的正面带有芯片焊盘103。芯片焊盘103表面设置有第一金属柱301，第一芯片101正面被第一绝缘树脂201覆盖。第一金属柱301表面与第一绝缘树脂201表面齐平。
在本发明的具体实施例中，第一芯片101可以为应用处理器芯片、图像处理器芯片等类型的芯片。第一金属柱301成分可以为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd等金属或以上金属的合金。第一绝缘树脂201成分可以为高分子聚合物、环氧树脂、三嗪树脂等热固性材料。第一金属柱301和第一绝缘树脂201的高度≥6μm。
第一芯片101周边可设置有一个或多个第二金属柱302。在本发明的具体实施例中，本领域的技术人员可根据实际的互联需求，按照特定规律在第一芯片101的周边设置一排或多排的第二金属柱302。图2示出根据本发明的一个实施例的设置在第一芯片101周边的第二金属柱302的布局图的几个示例。本领域的技术人员应该理解，第一芯片101与第二金属柱302的相对布局不限于此。
第二金属柱302成分可以为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd等金属或以上金属的合金。优选地，第二金属柱302的顶部材料为Cu、Al、Ni、Pd、Au、Pt等适合引线键合的金属。第二金属柱302的高度≥5μm，但是不超过第一芯片101加第一金属柱301的高度之和。
返回图1，三维高密度扇出型封装结构100还包括一个或多个第二芯片102，一个或多个第二芯片102层叠在第一芯片101的背面。在图1所示的实施例中，第二芯片102包括两个层叠的芯片1021和1022。芯片1021的背面可通过粘结胶207附连到第一芯片101的背面。芯片1021的正面具有表面焊盘。另一芯片1022的背面可通过粘结胶207附连到芯片1021的正面，芯片1022的正面也具有表面焊盘。第二芯片102正面的表面焊盘，即芯片1021和芯片1022的表面焊盘，通过金属线303电连接到第二金属柱302。第二芯片102可以为数字信号处理器芯片、功放、滤波器、动态存储器芯片、闪存芯片、基带芯片、天线蓝牙芯片、调制解调器芯片等类型的芯片。第二芯片102的表面焊盘为Al、Cu、Au、Sn、Pd等金属。第二芯片102的厚度≥20μm。
在本发明的另一个实施例中，第二芯片102可以仅包括一个芯片，第二芯片102的正面具有表面焊盘。第二芯片102的背面可通过粘结胶207附连到第一芯片101的背面。第二芯片102正面的表面焊盘通过金属线303电连接到第二金属柱302。
在本发明的又一个实施例中，第二芯片102可以包括多个彼此非重叠的芯片1021，其中每个第二芯片1021的正面具有表面焊盘，其背面可通过粘结胶附连到第一芯片的背面。在彼此非重叠的芯片之上还可层叠一个或多个第二芯片1022，第二芯片1022的背面可通过粘结胶附连到第二芯片1021的正面，第二芯片1021的正面具有表面焊盘。第二芯片正面的表面焊盘通过金属线电连接到第二金属柱。
在本发明的再一个实施例中，第二芯片102可以包括通过倒装焊直接互联的两个或更多个芯片。图3示出根据本发明的一个实施例的第二芯片横截面示意图。第二芯片102包括下部芯片1021，下部芯片1021的正面具有表面焊盘104，其背面可通过粘结胶附连到第一芯片的背面。第二芯片102还包括上部芯片1022，上部芯片1022的正面具有焊盘，该焊盘通过金属线105电连接到下部芯片1021的对应的表面焊盘。上部芯片1022和/或下部芯片1021的一些表面焊盘通过金属线电连接到第二金属柱。
再返回到图1，第一芯片101、第二芯片102和第二金属柱302周围被第二绝缘树脂202包裹。第一金属柱301表面、第一绝缘树脂201表面、第二金属柱302的底部表面以及第二绝缘树脂202的底部表面齐平。
在第一金属柱301表面、第一绝缘树脂201表面、第二金属柱302的底部表面以及第二绝缘树脂202的底部表面上形成重布线结构310。
在图1所示的实施例中，重布线结构310包括导电线路303、设置在导电线路303之间的第三绝缘树脂203、覆盖在第三绝缘树脂203表面的第四绝缘树脂204以及外接焊盘304。具体而言，第三绝缘树脂203覆盖在第二绝缘树脂202和第一绝缘树脂201的表面上，并且第三绝缘树脂203在第一金属柱301和第二金属柱302部分有开口。开口处有导电线路303，导电线路303与在第一金属柱301和第二金属柱302电性导通。第四绝缘树脂204在导电线路303部分有开口。开口处有UBM层作为外接焊盘304。
在本发明的具体实施例中，还可在外接焊盘304上设置焊球305。
本领域的技术人员应该理解，重布线结构310不限于图1所示的结构。本领域的技术人员可根据实际需求，设计重布线结构310的具体结构，例如，重布线结构310可包括更多层的导电线路及绝缘树脂层。
下面结合图4A至图4G和图5描述三维高密度扇出型封装结构的制作方法的一个实施例。图4A至图4G示出根据本发明的一个实施例形成三维高密度扇出型封装结构的过程的横截面示意图。图5示出根据本发明的一个实施例形成三维高密度扇出型封装结构的流程图。
首先，在步骤510，在第一芯片101上形成第一金属柱301，如图4A所示。例如，在第一芯片101表面通过光刻、电镀、刻蚀等工艺在芯片焊盘103表面形成第一金属柱301。第一金属柱301的材质可以为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd等金属或以上金属的合金。第一金属柱301的高度可大于等于5μm。
在步骤520，在第一芯片101表面涂覆第一绝缘树脂201，第一绝缘树脂201的高度大于或接近金属柱301的厚度，如图4B所示。
在步骤530，在承载板401上形成临时键合层205，并在临时键合层205上形成第二金属柱302，如图4C所示。在本发明的一个具体实施例中，首先，在承载板401上通过涂覆或覆盖形成临时键合层205。在临时键合层205表面沉积种子层305。在种子层305表面涂覆光刻胶206，通过光刻显影等方法，在光刻胶206表面显露出图形。采用电镀的方法在图形区域生长出第二金属柱302。然后去除光刻胶206。
承载板401的材质可以为金属、玻璃、有机板、硅等材料，厚度为0.4～2mm。
临时键合层205可以通过激光、加热、化学溶解、机械力等方式解键合，临时键合层205可以为单层或多层结构。
第二金属柱302成分为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd等金属或以上金属的合金。优选地，第二金属柱302的顶部为Cu、Al、Ni、Pd、Au、Pt等适合引线键合的金属。第二金属柱302顶部金属可以通过电镀，或者去除光刻胶206后化学镀、溅射等方式制得。
在步骤540，将第一芯片101以倒装的方式贴装在承载板401的表面上，并且在第一芯片的背面层叠一个或多个第二芯片102，如图4D所示。在本发明的一个具体实施例中，在承载板401表面通过倒装的方式贴装第一芯片101，第一芯片101与临时键合层205之间通过粘结胶207结合在一起。在第一芯片101背面贴装第二芯片102，第二芯片102的背面与第一芯片101的背面通过粘结胶207粘结在一起。采用引线键合的方式，将第二芯片102的焊盘与第二金属柱302形成互联。引线键合采用金属线303。
粘结胶207为有机材料，可以通过点胶、涂覆、热压等方式，结合在第一芯片101正面或临时键合层205表面。
第二芯片102可以为单颗芯片，也可以为多颗芯片，可以平面堆叠，也可以立体堆叠。
在步骤550，对承载板401的表面结构进行包封，然后去除承载板401和临时键合层205，如图4E所示。在本发明的一个具体实施例中，首先，在承载板401和临时键合胶205表面覆盖第二绝缘树脂202，第二绝缘树脂202将承载板401表面的结构包封起来。然后，通过解键合工艺，分离承载板401和临时键合层205。采用机械研磨、化学机械平坦化(CMP)等工艺，将第二绝缘树脂202的底部减薄，露出第一金属柱301和第二金属柱302，使得第一金属柱301表面、第一绝缘树脂201表面、第二金属柱302的底部表面以及第二绝缘树脂202的底部表面齐平。
第二绝缘树脂202为有机材料，可以添加填料，如SilO2、Al2O3、陶瓷粉等材质，以改善化学机械性能、材料可靠性、电性能等因素。
在步骤560，第一金属柱301表面、第一绝缘树脂201表面、第二金属柱302的底部表面以及第二绝缘树脂202的底部表面上形成重布线结构310。重布线结构310包括导电线路303、外接焊盘304、设置在导电线路303之间的绝缘树脂203、覆盖在第三绝缘树脂203表面的第四绝缘树脂204。重布线结构310与第一金属柱301、第二金属柱302形成电连接，并且重新布局外接焊盘的位置。
在本发明的一个具体实施例中，首先，将封装体金属柱的一面朝上。在第一绝缘树脂201、第二绝缘树脂202、第一金属柱301、第二金属柱302表面涂覆第三绝缘树脂203。采用光刻、显影或干法刻蚀的方法，漏出第一金属柱301、第二金属柱302的全部或部分区域。在第三绝缘树脂203表面通过溅射、涂胶、光刻电镀的方式，形成导电线路303。导电线路303可以同第一金属柱301和第二金属柱302互联，形成电性连接，如图4F所示。重复以上步骤，可以形成2层或多层导电线路和结构。第三绝缘树脂203为聚合物材料，可以具有光敏特性。通过旋涂、层压、喷涂等方式制得。
接下来，在第三绝缘树脂203和导电线路303表面覆盖第四绝缘树脂204，采用光刻、显影或干法刻蚀等方法，露出导电线路303的部分区域。在导电线路303露出的区域表面通过溅射、涂胶、光刻电镀或化学镀等方法，形成外接焊盘304。
在步骤570，在外接焊盘304表面通过植球、刷球、印刷、回流等工艺，形成焊球305。通过打标、电测、切割等工艺形成单个封装芯片，如图4G所示。
第四绝缘树脂204为聚合物材料或环氧树脂材料，可以具有光敏特性。通过旋涂、层压、喷涂等方式制得。
结合具体实施例描述了根据本发明的三维高密度扇出型封装结构。由于在该封装结构中不需要电路板，产品三维尺寸大幅度缩小，并可以由一家供应商完成全部封装工艺，降低供应商管理风险。由于没有使用TSV(硅通孔)结构，而是借助金属柱加引线键合的三维互联技术，制作成本大幅度降低。
与传统的PoP封装结构相比，在本发明的封装结构中，没有电路板，同时省略了1组焊球，厚度可降低0.85mm，即厚度可降低61％。而且封装供应商链管理难度大幅度降低，传统PoP封装采用两个封装体叠加的方式制作，上下封装体可能产自不同厂家。每个封装体中电路板产自不同厂家。供应链冗长，供应商管理复杂。本发明的封装结构可以由一家生产厂商完成所有封装工艺的制作。传统PoP封装由于PCB(印刷电路板)工艺技术的瓶颈，导致电路板尺寸和厚度普遍较大。本发明中采用扇出型封装技术，大幅缩减封装产品的尺寸。
与现有技术的扇出型封装PoP相比，本发明的封装结构中，不存在上封装体结构，省略了上封装体的电路板和焊球，厚度可降低0.4mm，厚度可降低42％。而且封装供应商链管理难度大幅度降低。扇出型封装PoP技术采用两个封装体叠加的方式制作，上下封装体可能产自不同厂家，封装体中电路板也产自其他厂家。供应链冗长，供应商管理复杂。本发明的封装结构可以由1家生产厂商完成所有封装工艺的制作。现有技术的扇出型封装PoP技术由于上层封装PCB(印刷电路板)工艺技术的瓶颈，导致电路板尺寸和厚度普遍较大。本发明中采用扇出型封装技术，大幅缩减封装产品的尺寸。
与传统3D高密度封装技术相比，本发明由于没有TSV结构，采用引线键合和金属柱结合的方案，制作成本远远低于TSV技术。此外其他3D高密度封装需考虑上下多层芯片的协同设计与制作，为芯片设计和生产造成了极大难度，需要不同厂家统一设计规格和技术要求，难度极高。而本发明的三维封装结构，无需考虑协同设计的需求。降低了成本、制作难度和技术门槛。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对各个实施例做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (11)

1.一种三维扇出型封装结构，包括：
第一芯片，所述第一芯片具有正面和与正面相对的背面，所述第一芯片的正面具有芯片焊盘，所述芯片焊盘的表面设置有第一金属柱，所述第一芯片的正面被第一绝缘树脂覆盖，所述第一金属柱的表面与第一绝缘树脂表面齐平；
一个或多个第二金属柱，所述一个或多个第二金属柱设置在所述第一芯片的周边；
多个芯片构成的第二芯片，所述第二芯片具有正面和与正面相对的背面，所述第二芯片的正面具有表面焊盘，所述第二芯片的背面层叠在所述第一芯片的背面，表面焊盘通过金属线电连接到第二金属柱的顶部表面，其中所述第二芯片包括纵向重叠的两个或更多的芯片，其中最下部芯片的背面通过粘结胶附连到第一芯片的背面，上部芯片的背面通过粘结胶附连到下部芯片的正面；
第二绝缘树脂，所述第二绝缘树脂包封所述第一芯片、第二芯片和第二金属柱，并且第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面齐平；以及
重布线结构，所述重布线结构形成在第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面上，重布线结构具有导电线路、设置在导电线路上的外接焊盘以及绝缘材料，所述绝缘材料设置在第一绝缘树脂的表面和第二绝缘树脂的底部表面以及金属柱表面同导电线路之间并且设置在导电线路和外接焊盘之间，其中所述导电线路将所述第一金属柱和第二金属柱连接到对应的外接焊盘。
2.如权利要求1所述的三维扇出型封装结构，其特征在于，所述第一金属柱的成分为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd或以上金属的合金。
3.如权利要求1所述的三维扇出型封装结构，其特征在于，所述第二金属柱的高度不超过第一芯片与第一金属柱的高度之和。
4.如权利要求1所述的三维扇出型封装结构，其特征在于，第二金属柱的成分为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd或以上金属的合金。
5.如权利要求1所述的三维扇出型封装结构，其特征在于，第二金属柱的顶部材料为Cu、Al、Ni、Pd、Au或Pt。
6.如权利要求1所述的三维扇出型封装结构，还包括设置在外接焊盘上的焊球。
7.一种形成三维扇出型封装结构的方法，包括：
在第一芯片正面的芯片焊盘上形成第一金属柱；
在第一芯片的正面涂覆第一绝缘树脂，所述第一绝缘树脂的高度大于或接近第一金属柱的厚度；
在承载板的表面上形成临时键合层，并在所述临时键合层上形成第二金属柱；
将所述第一芯片的正面贴装在所述承载板上的临时键合层上，并且在所述第一芯片的背面层叠多个第二芯片，其中所述第二芯片具有正面和与正面相对的背面，所述第二芯片的正面具有表面焊盘，第二芯片的背面附连到第一芯片的背面，其中所述第二芯片包括纵向重叠的两个或更多的芯片，其中最下部芯片的背面通过粘结胶附连到第一芯片的背面，上部芯片的背面通过粘结胶附连到下部芯片的正面；
在所述第二芯片的焊盘与所述第二金属柱之间形成电互联；
对所述承载板的表面结构包封第二绝缘树脂；
通过解键合工艺，分离所述承载板；
对分离面进行减薄和平坦化，露出所述第一金属柱和第二金属柱，使得第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面齐平；
在第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面上形成重布线结构。
8.如权利要求7所述的方法，还包括通过电镀、化学镀或溅射在第二金属柱的顶部形成Cu、Al、Ni、Pd、Au或Pt层。
9.如权利要求7所述的方法，其特征在于，所述第二芯片通过粘结胶层叠在所述第一芯片上。
10.如权利要求7所述的方法，其特征在于，形成重布线结构包括：
在第一绝缘树脂、第二绝缘树脂、第一金属柱、第二金属柱表面涂覆第三绝缘树脂；
采用光刻、显影或干法刻蚀的方法，漏出第一金属柱、第二金属柱的全部或部分区域；
在第三绝缘树脂表面上形成导电线路，所述导电线路与第一金属柱和第二金属柱形成电连接；
在第三绝缘树脂和导电线路表面覆盖第四绝缘树脂；
采用光刻、显影或干法刻蚀的方法，露出导电线路的部分区域；
在导电线路露出的区域形成外接焊盘。
11.如权利要求10所述的方法，还包括在外接焊盘上形成焊球。
CN201710872171.7A 2017-09-25 2017-09-25 三维高密度扇出型封装结构及其制造方法 Active CN107622996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710872171.7A CN107622996B (zh) 2017-09-25 2017-09-25 三维高密度扇出型封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710872171.7A CN107622996B (zh) 2017-09-25 2017-09-25 三维高密度扇出型封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN107622996A CN107622996A (zh) 2018-01-23
CN107622996B true CN107622996B (zh) 2020-10-02

Family

ID=61090309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710872171.7A Active CN107622996B (zh) 2017-09-25 2017-09-25 三维高密度扇出型封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107622996B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946282B (zh) * 2017-11-27 2020-09-01 上海先方半导体有限公司 三维扇出型封装结构及其制造方法
CN112652596B (zh) * 2020-12-17 2023-12-22 武汉新芯集成电路制造有限公司 半导体结构及其制造方法
CN113192854A (zh) * 2021-06-07 2021-07-30 季华实验室 一种低封装厚度的板级扇出型mosfet器件及其制作方法
CN113523597B (zh) * 2021-07-08 2022-07-19 湖北三维半导体集成制造创新中心有限责任公司 晶圆切割方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087852A1 (en) * 2003-04-22 2005-04-28 Kai-Chi Chen Chip package structure and process for fabricating the same
US20070235864A1 (en) * 2006-03-31 2007-10-11 Megahed Mohamed A Single package wireless communication device
US20130249106A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Robust Fan-Out Package including Vertical Interconnects and Mechanical Support Layer
US8669140B1 (en) * 2013-04-04 2014-03-11 Freescale Semiconductor, Inc. Method of forming stacked die package using redistributed chip packaging
CN105405827A (zh) * 2015-12-22 2016-03-16 华进半导体封装先导技术研发中心有限公司 一种低成本多层堆叠扇出型封装结构及其制备方法
CN105514099A (zh) * 2015-12-22 2016-04-20 华进半导体封装先导技术研发中心有限公司 多层堆叠扇出型封装结构及其制备方法
CN105551988A (zh) * 2015-12-22 2016-05-04 华进半导体封装先导技术研发中心有限公司 多层扇出型封装结构及其制备方法
CN105552065A (zh) * 2016-02-01 2016-05-04 中国电子科技集团公司第三十八研究所 一种t/r组件控制模块的系统级封装结构及其封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263511B2 (en) * 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087852A1 (en) * 2003-04-22 2005-04-28 Kai-Chi Chen Chip package structure and process for fabricating the same
US20070235864A1 (en) * 2006-03-31 2007-10-11 Megahed Mohamed A Single package wireless communication device
US20130249106A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Robust Fan-Out Package including Vertical Interconnects and Mechanical Support Layer
US8669140B1 (en) * 2013-04-04 2014-03-11 Freescale Semiconductor, Inc. Method of forming stacked die package using redistributed chip packaging
CN105405827A (zh) * 2015-12-22 2016-03-16 华进半导体封装先导技术研发中心有限公司 一种低成本多层堆叠扇出型封装结构及其制备方法
CN105514099A (zh) * 2015-12-22 2016-04-20 华进半导体封装先导技术研发中心有限公司 多层堆叠扇出型封装结构及其制备方法
CN105551988A (zh) * 2015-12-22 2016-05-04 华进半导体封装先导技术研发中心有限公司 多层扇出型封装结构及其制备方法
CN105552065A (zh) * 2016-02-01 2016-05-04 中国电子科技集团公司第三十八研究所 一种t/r组件控制模块的系统级封装结构及其封装方法

Also Published As

Publication number Publication date
CN107622996A (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
US11824040B2 (en) Package component, electronic device and manufacturing method thereof
US11239157B2 (en) Package structure and package-on-package structure
US10867897B2 (en) PoP device
US10090253B2 (en) Semiconductor package
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US20200118993A1 (en) Semiconductor package and method of manufacturing the semiconductor package
CN107818974A (zh) 具有伪连接件的半导体封装件及其形成方法
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
US20150069595A1 (en) Apparatus and Method for a Component Package
CN111052371A (zh) 具有横向偏移堆叠的半导体裸片的半导体装置
US20150061130A1 (en) Chip arrangement and a method for manufacturing a chip arrangement
CN113140519A (zh) 采用模制中介层的晶圆级封装
CN107622996B (zh) 三维高密度扇出型封装结构及其制造方法
CN115588651A (zh) 半导体封装件以及其制造方法
US10290610B2 (en) PoP device and method of forming the same
US20160293575A1 (en) System-in-package and fabrication method thereof
US20210358824A1 (en) Integrated fan-out package, package-on-package structure, and manufacturing method thereof
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US20190088506A1 (en) Semiconductor package and method of manufacturing the same
TWI578421B (zh) 可堆疊半導體封裝構造及其製造方法
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
CN107301981B (zh) 集成的扇出型封装件以及制造方法
US20220148975A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20180123

Assignee: Huajin semiconductor (Jiashan) Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2021980017402

Denomination of invention: Three dimensional high density fan out packaging structure and its manufacturing method

Granted publication date: 20201002

License type: Exclusive License

Record date: 20220111

EE01 Entry into force of recordation of patent licensing contract