CN105551988A - 多层扇出型封装结构及其制备方法 - Google Patents

多层扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN105551988A
CN105551988A CN201510976258.XA CN201510976258A CN105551988A CN 105551988 A CN105551988 A CN 105551988A CN 201510976258 A CN201510976258 A CN 201510976258A CN 105551988 A CN105551988 A CN 105551988A
Authority
CN
China
Prior art keywords
chip
insulating resin
metal column
preparation
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510976258.XA
Other languages
English (en)
Inventor
陈�峰
张文奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510976258.XA priority Critical patent/CN105551988A/zh
Publication of CN105551988A publication Critical patent/CN105551988A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

本发明涉及一种多层扇出型封装结构及其制备方法，包括以下步骤：（1）在承载片上制作临时键合薄膜、第一种子层和金属柱；（2）去掉第一种子层，将第一芯片贴在临时键合薄膜上，然后填充第一绝缘树脂；（3）去除承载片和临时键合薄膜，在第一芯片正面制作第二绝缘树脂和第二种子层；（4）在第二种子层上面形成导电线路，在导电线路上面覆盖第三绝缘树脂；（6）在第三绝缘树脂的开口处形成金属球，金属球分别与第一芯片的焊盘和金属柱；（7）在第一芯片背面堆叠第二芯片，第二芯片的导电体与金属柱顶部融合，得到所述的多层扇出型封装结构。本发明降低制作成本，提高芯片的对准精度，获得尺寸更小、厚度更薄的半导体封装器件。

Description

多层扇出型封装结构及其制备方法
技术领域
本发明涉及一种多层扇出型封装结构及其制备方法，属于半导体封装技术领域。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型方片级封装技术（FanoutPanelLevelPackage，FOPLP）的出现，作为扇出型晶圆级封装技术（FanoutWaferLevelPackage，FOWLP）的升级技术，拥有更广阔的发展前景。
智能手机、智能穿戴、物联网、人体芯片等科技的飞速发展，引领芯片封装技术朝小型化、高密度化、三维化等趋势发展。高度度三维封装芯片技术成为芯片封装的热门技术。
如图1所示，台积电的专利申请US2015206866A1公开的结构100a为包含逻辑芯片112a，导电柱子108a，填充材料114a的扇出型封装芯片。结构300a为含有记忆芯片的封装芯片。结构100a和结构300a通过PoP（PackageonPackage）的方式封装在一起。结构100a先在Carrier（承载片）上形成导电柱子108a，然后贴装芯片112a，在导电柱子108a和芯片112a之间填充树脂114a。导电柱子108a、芯片112a、树脂114a三者大致在一个平面上。然后再做导电线路等结构。最后，通过贴装的方式将结构300a贴装到结构100a上。
如图2所示，华天的专利申请CN104538375A公开的结构50b为扇出型封装芯片结构，60b为WireBonding（引线键合）芯片结构。50b部分的制作方法为使用刻蚀、电镀的方法制作导电体2b，然后放置芯片3b，芯片3b的正面与导电体的上表面平齐，在芯片3b上表面制作RDL等结构。芯片下表面使用磨平等方法露出。在芯片下表面制作UBM（UnderBumpMetal）结构，并在下表面贴装芯片60b。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有半导体封装中存在的多层堆叠扇出型封装结构和制备工艺较为复杂，以及加工成本高昂等问题，提出了本发明。
本发明的目的是克服现有技术中存在的不足，提供一种多层扇出型封装结构及其制备方法，降低制作成本，提高芯片的对准精度，获得尺寸更小、厚度更薄的半导体封装器件。
按照本发明提供的技术方案，所述多层扇出型封装结构的制备方法，包括以下步骤：
（1）承载片作为基底材料，在承载片上覆盖临时键合薄膜；
（2）在临时键合薄膜上面形成第一种子层，在第一种子层上面形成金属柱；
（3）去掉露出的第一种子层，将第一芯片的正面贴在临时键合薄膜上，第一芯片的焊盘正对临时键合薄膜；然后在临时键合薄膜和第一芯片周围填充第一绝缘树脂，第一绝缘树脂将临时键合薄膜和第一芯片包裹住，金属柱的顶部露出；
（4）去除承载片和临时键合薄膜，露出第一芯片的正面和金属柱，在第一芯片正面涂覆第二绝缘树脂，在第二绝缘树脂表面开口，露出金属柱和第一芯片的焊盘，在金属柱和焊盘表面形成第二种子层；
（5）在第二种子层上面形成导电线路，导电线路分别与金属柱和第一芯片的焊盘连接；然后在导电线路上面覆盖第三绝缘树脂，第三绝缘树脂将导电线路和第二绝缘树脂覆盖，在第三绝缘树脂表面形成开口，露出导电线路；
（6）在第三绝缘树脂的开口处形成金属球，金属球分别与第一芯片的焊盘和金属柱；
（7）在第一芯片背面堆叠第二芯片，第二芯片的导电体与金属柱顶部融合，得到所述的多层扇出型封装结构。
进一步的，所述承载片是硅、二氧化硅、陶瓷、玻璃、金属、合金或有机材料的片体，或者是能够加热和控温的平板装置。
进一步的，所述临时键合薄膜为热塑或热固型有机材料，或者是含有Cu、Ni、Cr或Co的无机材料。
进一步的，所述金属柱为金、银、铜、锡、钛、镍、镁、铋、钯、镍、铬、铁、铟中的一种或多种金属。
进一步的，所述金属柱为球形、圆柱形或圆锥形。
进一步的，所述金属柱的顶部材料为纯锡或含有锡金属的合金。
进一步的，所述第二绝缘树脂为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB（双苯环丁烯树脂）或PBO（苯基苯并二恶唑树脂）。
进一步的，所述第三绝缘树脂为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB（双苯环丁烯树脂）或者PBO（苯基苯并二恶唑树脂）。
所述多层扇出型封装结构，包括第一封装体和第二封装体，其特征是：所述第一封装体包括第一绝缘树脂和包裹于第一绝缘树脂中的第一芯片和金属柱，金属柱的两端分别位于第一绝缘树脂的两表面，第一芯片正面的焊盘与第一绝缘树脂的一表面平齐；所述第一芯片的正面覆盖第二绝缘树脂，第二绝缘树脂上设有露出金属柱和焊盘的开口，在第二绝缘树脂上设有第二种子层和导电线路，导电线路分别与金属柱和焊盘连接；在所述第二绝缘树脂表面覆盖第三绝缘树脂，第三绝缘树脂上设有露出导电线路的开口，在开口处设置金属球；所述第二封装体位于第一芯片的背面，第二封装体与金属柱相连；所述金属柱与第二封装体相连的端部为纯锡或含有锡金属的合金，该端部与第二封装体的导电体融合成球体。
进一步的，所述第二封装体为带有封装体的芯片或裸芯片。
本发明具有以下优点：
（1）本发明所述金属柱制作方式和露出方式简单，金属柱可以使用电镀、植球等工艺制作，可以一次形成几万到几百万颗金属柱，制作工艺和制作成本均可以大幅度降低。
（2）本发明所述金属柱的露出方式使用FilmAssistedMolding（膜压露头）工艺露出，且露出部位可以直接成球，省略了传统UBM（UnderBumpMetal）的高昂成本。
（3）本发明所述制备工艺中省略了封装基板，有利于工艺步骤的减少和成本的降低。
（4）本发明所述封装结构简单，由于省略了封装基板产品结构复杂程度降低。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中台积电专利申请的结构示意图。
图2为现有技术中华天专利申请的结构示意图。
图3-1～图3-7为本发明制备过程的示意图。其中：
图3-1为在承载片上覆盖临时键合薄膜的示意图。
图3-2为制作第一种子层和金属柱的示意图。
图3-3为贴装第一芯片、制作第一绝缘树脂的示意图。
图3-4为去除承载片和临时键合薄膜以及制作第二绝缘树脂的示意图。
图3-5为制作导电线路和第三绝缘树脂的示意图。
图3-6为制作金属球的示意图。
图3-7为堆叠第二芯片的示意图。
具体实施方式
为了使本发明的上述目的、特征和优点能够更加明显易懂，下面结合具体附图对本发明的具体实施方式作进一步的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施例，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实施制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一：一种多层扇出型封装结构的制备方法，包括以下步骤：
（1）承载片101作为基底材料，使用滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式在承载片101上覆盖临时键合薄膜102，如图3-1所示。
所述承载片101的材料可以是硅、二氧化硅、陶瓷、玻璃、金属、合金、有机材料等成分的方片、圆片或不规则片，也可以是可以进行加热和控温的一种平板装置。
所述临时键合薄膜102为热塑或热固型有机材料，也可以是含有Cu、Ni、Cr、Co等成分的无机材料。
所述临时键合薄膜102可以通过加热、机械、化学、激光、冷冻等方式拆除。
（2）在临时键合薄膜102上面形成第一种子层103，使用图形电镀、化学镀等方法在第一种子层103上面形成金属柱104，如图3-2所示。
所述第一种子层103为金属或合金材料。所述第一种子层103可以通过电镀、化学镀、蒸发、溅射、涂覆、压合等方法沉积在临时键合薄膜102上。
所述金属柱104为金属材质，例如金、银、铜、锡、钛、镍、镁、铋、钯、镍、铬、铁、铟等一种或多种金属或其合金。金属柱104可以是球形，也可以是圆柱形、圆锥形或其他立体形状。所述金属柱104的顶部材料为纯锡或含有锡金属的合金（含锡比例不少于30%）。
（3）通过刻蚀的方法去掉露出的第一种子层103，将第一芯片105的正面贴在临时键合薄膜102上，第一芯片105的焊盘106正对临时键合薄膜102；然后在临时键合薄膜102和第一芯片105周围通过金属柱104露头塑封的方式填充第一绝缘树脂107；所述第一绝缘树脂107将临时键合薄膜102和第一芯片105包裹住，金属柱104的顶部露出，金属柱104的露出高度为1～20μm；如图3-3所示。
所述第一绝缘树脂107为有机材料或含有填料的有机材料。
（4）去除承载片101和临时键合薄膜102，露出第一芯片105的正面和金属柱104，在第一芯片105正面涂覆第二绝缘树脂108，使用光刻的方法在第二绝缘树脂108表面开口，露出金属柱104和第一芯片105的焊盘106，在金属柱104和焊盘106表面形成第二种子层109，如图3-4所示。
所述第二绝缘树脂108为感光树脂或可以通过干法刻蚀等工艺形成图形的树脂，例如聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB（双苯环丁烯树脂）或PBO（苯基苯并二恶唑树脂）。
所述第二绝缘树脂108可以通过滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式制作。
所述第二种子层109为金属材质，可以通过薄膜沉积、电镀、化学镀等工艺制作。
（5）在第二种子层109上面形成导电线路110，导电线路110分别与金属柱104和第一芯片105的焊盘106连接；然后在导电线路110上面覆盖第三绝缘树脂111，第三绝缘树脂111将导电线路110和第二绝缘树脂108覆盖，通过光刻的方法在第三绝缘树脂111表面形成开口，露出导电线路110，如图3-5所示。
所述导电线路110为金属材质，可以通过电镀、化学镀、蒸发、溅射、印刷、打印等工艺制作。
所述第三绝缘树脂111可以与第二绝缘树脂109相同或不同。所述第三绝缘树脂112为感光树脂或者可以通过干法刻蚀等工艺形成图形的树脂，例如聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB（双苯环丁烯树脂）或者PBO（苯基苯并二恶唑树脂）。
所述第三绝缘树脂111可以通过滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式制作。
（6）在第三绝缘树脂111的开口处形成金属球112，金属球112分别与第一芯片105的焊盘106和金属柱104导通，如图3-6所示。
（7）在第一芯片105背面堆叠第二芯片113，第二芯片113的导电体与金属柱104顶部融合，形成三维封装结构，如图3-7所示。
本发明所述多层扇出型封装结构和制作方法，通过多个芯片的堆叠技术可以获得尺寸更小，功能更强，厚度更薄的半导体封装器件。使用金属柱的工艺，降低了制作成本；使用倒装芯片的方法，提高了芯片的对准精度；使用减薄的工艺，降低了封装产品的高度，提高了芯片的使用场景。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种多层扇出型封装结构的制备方法，其特征是，包括以下步骤：
（1）承载片（101）作为基底材料，在承载片（101）上覆盖临时键合薄膜（102）；
（2）在临时键合薄膜（102）上面形成第一种子层（103），在第一种子层（103）上面形成金属柱（104）；
（3）去掉露出的第一种子层（103），将第一芯片（105）的正面贴在临时键合薄膜（102）上，第一芯片（105）的焊盘（106）正对临时键合薄膜（102）；然后在临时键合薄膜（102）和第一芯片（105）周围填充第一绝缘树脂（107），第一绝缘树脂（107）将临时键合薄膜（102）和第一芯片（105）包裹住，金属柱（104）的顶部露出；
（4）去除承载片（101）和临时键合薄膜（102），露出第一芯片（105）的正面和金属柱（104），在第一芯片（105）正面涂覆第二绝缘树脂（108），在第二绝缘树脂（108）表面开口，露出金属柱（104）和第一芯片（105）的焊盘（106），在金属柱（104）和焊盘（106）表面形成第二种子层（109）；
（5）在第二种子层（109）上面形成导电线路（110），导电线路（110）分别与金属柱（104）和第一芯片（105）的焊盘（106）连接；然后在导电线路（110）上面覆盖第三绝缘树脂（111），第三绝缘树脂（111）将导电线路（110）和第二绝缘树脂（108）覆盖，在第三绝缘树脂（111）表面形成开口，露出导电线路（110）；
（6）在第三绝缘树脂（111）的开口处形成金属球（112），金属球（112）分别与第一芯片（105）的焊盘（106）和金属柱（104）；
（7）在第一芯片（105）背面堆叠第二芯片（113），第二芯片（113）的导电体与金属柱（104）顶部融合，得到所述的多层扇出型封装结构。
2.如权利要求1所述的多层扇出型封装结构的制备方法，其特征是：所述承载片（101）是硅、二氧化硅、陶瓷、玻璃、金属、合金或有机材料的片体，或者是能够加热和控温的平板装置。
3.如权利要求1所述的多层扇出型封装结构的制备方法，其特征是：所述临时键合薄膜（102）为热塑或热固型有机材料，或者是含有Cu、Ni、Cr或Co的无机材料。
4.如权利要求1所述的多层扇出型封装结构的制备方法，其特征是：所述金属柱（104）为金、银、铜、锡、钛、镍、镁、铋、钯、镍、铬、铁、铟中的一种或多种金属。
5.如权利要求1所述的多层扇出型封装结构的制备方法，其特征是：所述金属柱（104）为球形、圆柱形或圆锥形。
6.如权利要求1所述的多层扇出型封装结构的制备方法，其特征是：所述金属柱（104）的顶部材料为纯锡或含有锡金属的合金。
7.如权利要求1所述的多层扇出型封装结构的制备方法，其特征是：所述第二绝缘树脂（108）为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB（双苯环丁烯树脂）或PBO（苯基苯并二恶唑树脂）。
8.如权利要求1所述的多层扇出型封装结构的制备方法，其特征是：所述第三绝缘树脂（112）为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB（双苯环丁烯树脂）或者PBO（苯基苯并二恶唑树脂）。
9.一种多层扇出型封装结构，包括第一封装体和第二封装体，其特征是：所述第一封装体包括第一绝缘树脂（107）和包裹于第一绝缘树脂（107）中的第一芯片（105）和金属柱（104），金属柱（104）的两端分别位于第一绝缘树脂（107）的两表面，第一芯片（105）正面的焊盘（106）与第一绝缘树脂（107）的一表面平齐；所述第一芯片（105）的正面覆盖第二绝缘树脂（108），第二绝缘树脂（108）上设有露出金属柱（104）和焊盘（106）的开口，在第二绝缘树脂（108）上设有第二种子层（109）和导电线路（110），导电线路（110）分别与金属柱（104）和焊盘（106）连接；在所述第二绝缘树脂（108）表面覆盖第三绝缘树脂（111），第三绝缘树脂（111）上设有露出导电线路（110）的开口，在开口处设置金属球（112）；所述第二封装体位于第一芯片（105）的背面，第二封装体与金属柱（104）相连；所述金属柱（104）与第二封装体相连的端部为纯锡或含有锡金属的合金，该端部与第二封装体的导电体融合成球体。
10.如权利要求9所述的多层扇出型封装结构，其特征是：所述第二封装体为带有封装体的芯片或裸芯片。
CN201510976258.XA 2015-12-22 2015-12-22 多层扇出型封装结构及其制备方法 Pending CN105551988A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510976258.XA CN105551988A (zh) 2015-12-22 2015-12-22 多层扇出型封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510976258.XA CN105551988A (zh) 2015-12-22 2015-12-22 多层扇出型封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN105551988A true CN105551988A (zh) 2016-05-04

Family

ID=55831097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510976258.XA Pending CN105551988A (zh) 2015-12-22 2015-12-22 多层扇出型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105551988A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479034A (zh) * 2017-08-18 2017-12-15 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN107622996A (zh) * 2017-09-25 2018-01-23 华进半导体封装先导技术研发中心有限公司 三维高密度扇出型封装结构及其制造方法
CN110233113A (zh) * 2019-06-17 2019-09-13 青岛歌尔微电子研究院有限公司 一种芯片的封装方法
CN111725178A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种无基板芯片堆叠封装结构、方法及电子产品
CN111952202A (zh) * 2020-08-25 2020-11-17 山东砚鼎电子科技有限公司 一种指纹识别传感器的封装结构及其形成方法
CN113436979A (zh) * 2021-06-15 2021-09-24 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261466A1 (en) * 2006-11-10 2009-10-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps
CN103400823A (zh) * 2013-07-30 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含铜柱的细间距叠层封装结构和封装方法
CN104332457A (zh) * 2014-09-05 2015-02-04 华进半导体封装先导技术研发中心有限公司 高密度IO互连PoP堆叠封装结构及其制造工艺
CN104658933A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种运用贴膜工艺的pop封装结构及其制备方法
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261466A1 (en) * 2006-11-10 2009-10-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps
CN103400823A (zh) * 2013-07-30 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含铜柱的细间距叠层封装结构和封装方法
CN104332457A (zh) * 2014-09-05 2015-02-04 华进半导体封装先导技术研发中心有限公司 高密度IO互连PoP堆叠封装结构及其制造工艺
CN104658933A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种运用贴膜工艺的pop封装结构及其制备方法
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479034A (zh) * 2017-08-18 2017-12-15 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN107479034B (zh) * 2017-08-18 2019-10-18 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN107622996A (zh) * 2017-09-25 2018-01-23 华进半导体封装先导技术研发中心有限公司 三维高密度扇出型封装结构及其制造方法
CN107622996B (zh) * 2017-09-25 2020-10-02 华进半导体封装先导技术研发中心有限公司 三维高密度扇出型封装结构及其制造方法
CN110233113A (zh) * 2019-06-17 2019-09-13 青岛歌尔微电子研究院有限公司 一种芯片的封装方法
CN111725178A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种无基板芯片堆叠封装结构、方法及电子产品
CN111952202A (zh) * 2020-08-25 2020-11-17 山东砚鼎电子科技有限公司 一种指纹识别传感器的封装结构及其形成方法
CN111952202B (zh) * 2020-08-25 2022-09-09 山东乾元半导体科技有限公司 一种指纹识别传感器的封装结构及其形成方法
CN113436979A (zh) * 2021-06-15 2021-09-24 矽磐微电子(重庆)有限公司 半导体封装方法
WO2022262616A1 (zh) * 2021-06-15 2022-12-22 矽磐微电子(重庆)有限公司 半导体封装方法
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法

Similar Documents

Publication Publication Date Title
CN105575832A (zh) 一种多层堆叠扇出型封装结构及制备方法
CN105551988A (zh) 多层扇出型封装结构及其制备方法
CN105405827A (zh) 一种低成本多层堆叠扇出型封装结构及其制备方法
CN105225965B (zh) 一种扇出型封装结构及其制作方法
CN105244307B (zh) 扇出型封装结构的制作方法
TWI517343B (zh) 覆晶堆疊封裝結構及其製作方法
CN105529276A (zh) 低成本多层堆叠扇出型封装结构及其制备方法
CN105070671B (zh) 一种芯片封装方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN105206592B (zh) 扇出型封装的结构和制作方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN108074882A (zh) 封装结构
CN105575821A (zh) 多层堆叠扇出型封装及其制备方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN105514099A (zh) 多层堆叠扇出型封装结构及其制备方法
CN104241210A (zh) 一种低成本超薄扇出型封装结构及其制作方法
CN106876363A (zh) 3d连接的扇出型封装结构及其工艺方法
CN206040641U (zh) 半导体装置
CN207517662U (zh) 扇出型封装结构
CN108538794A (zh) 表面贴装型封装结构及其制作方法
CN105225977B (zh) 一种铜柱凸块结构的制作方法
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
CN205069594U (zh) 一种扇出型封装结构
CN103887187B (zh) 半导体封装结构的形成方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504