CN113436979B - 半导体封装方法 - Google Patents

半导体封装方法 Download PDF

Info

Publication number
CN113436979B
CN113436979B CN202110661583.2A CN202110661583A CN113436979B CN 113436979 B CN113436979 B CN 113436979B CN 202110661583 A CN202110661583 A CN 202110661583A CN 113436979 B CN113436979 B CN 113436979B
Authority
CN
China
Prior art keywords
layer
chip
carrier plate
bonding layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110661583.2A
Other languages
English (en)
Other versions
CN113436979A (zh
Inventor
杨威源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110661583.2A priority Critical patent/CN113436979B/zh
Publication of CN113436979A publication Critical patent/CN113436979A/zh
Priority to PCT/CN2022/097360 priority patent/WO2022262616A1/zh
Priority to US18/261,802 priority patent/US20240087912A1/en
Application granted granted Critical
Publication of CN113436979B publication Critical patent/CN113436979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

本申请提供一种半导体封装方法。所述半导体封装方法包括：提供载板，所述载板包括用于贴装芯片的贴装区；形成粘结层，所述粘结层的材料为有机感光材料，所述粘结层在所述载板上的正投影至少覆盖所述贴装区，所述粘结层为膜层状，且未固化；将所述芯片贴装在所述粘结层上，所述芯片在所述载板上的正投影位于所述贴装区；所述芯片包括相对的第一面和第二面，所述第一面朝向所述粘结层，所述第一面与所述第二面中的一个设有焊垫；形成包封层，所述包封层至少覆盖所述芯片的侧面；去除至少部分所述粘结层，并形成再布线结构，所述再布线结构将所述焊垫引出。

Description

半导体封装方法
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装方法。
背景技术
常见的半导体封装技术，比如芯片封装技术主要包含下述工艺过程：首先将芯片贴装在载板上，进行热压塑封形成包封层，将载板剥离，然后形成将芯片的焊垫引出的再布线层。
现有的芯片封装技术中，在形成包封层的过程中，可能会使芯片发生移动，有可能导致后续形成的再布线层与芯片的焊垫电连接效果不好，导致最终得到的封装产品失效。
发明内容
本申请实施例提供了一种半导体封装方法。所述半导体封装方法包括：
提供载板，所述载板包括用于贴装芯片的贴装区；
形成粘结层，所述粘结层的材料为有机感光材料，所述粘结层在所述载板上的正投影至少覆盖所述贴装区，所述粘结层为膜层状，且未固化；
将所述芯片贴装在所述粘结层上，所述芯片在所述载板上的正投影位于所述贴装区；所述芯片包括相对的第一面和第二面，所述第一面朝向所述粘结层，所述第一面与所述第二面中的一个设有焊垫；
形成包封层，所述包封层至少覆盖所述芯片的侧面；
去除至少部分所述粘结层，并形成再布线结构，所述再布线结构将所述焊垫引出。
在一个实施例中，所述载板还包括位于所述贴装区之外的非贴装区，所述粘结层在所述载板上的正投影覆盖至少部分所述非贴装区，位于所述非贴装区的所述粘结层环绕所述芯片，且位于所述非贴装区的所述粘结层在所述载板上的正投影与所述芯片在所述载板上的正投影邻接；
所述将所述芯片贴装在所述粘结层上之后，且在所述形成包封层之前，所述半导体封装方法还包括：采用光线照射所述粘结层，使在所述载板上的正投影位于所述贴装区之外的所述粘结层发生固化；
所述去除至少部分所述粘结层，包括：去除所述粘结层与所述芯片相对的部分。
在一个实施例中，所述形成粘结层之前，所述半导体封装方法还包括：
在所述载板上设置种子层，所述种子层在所述载板上的正投影覆盖所述载板；
基于所述种子层形成位于所述种子层背离所述载板一侧的导电柱，所述导电柱位于所述贴装区之外；所述粘结层位于所述种子层背离所述载板的一侧；
所述再布线结构包括第一子布线结构与第二子布线结构；所述形成再布线结构包括：
在所述包封层背离所述第二面的一侧形成第一子布线结构，在所述包封层背离所述第一面的一侧形成第二子布线结构，所述第一子布线结构及所述第二子布线结构中靠近所述芯片正面的子布线结构与所述焊垫电连接，所述第一子布线结构与所述第二子布线结构通过所述导电柱电连接。
在一个实施例中，所述载板还包括位于所述贴装区之外的非贴装区，所述粘结层在所述载板上的正投影覆盖至少部分所述非贴装区；位于所述非贴装区的所述粘结层覆盖所述导电柱背离所述种子层的表面，位于所述非贴装区的所述粘结层环绕所述芯片，且位于所述非贴装区的所述粘结层在所述载板上的正投影与所述芯片在所述载板上的正投影邻接；
所述将所述芯片贴装在所述粘结层上之后，且所述形成包封层之前，所述半导体封装方法还包括：采用光线照射所述粘结层，使在所述载板上的正投影位于所述贴装区之外的所述粘结层发生固化；
所述去除至少部分所述粘结层，包括：在形成第二子布线结构之前，去除位于所述导电柱背离所述种子层一侧的已固化的粘结层。
在一个实施例中，所述去除至少部分所述粘结层，包括：
在形成所述第一子布线结构之前，去除所述载板，暴露所述种子层；
对所述种子层进行刻蚀，使所述粘结层与所述芯片相对的部分露出；
去除所述粘结层与所述芯片相对的部分。
在一个实施例中，所述第一面设有焊垫，所述芯片还设有覆盖所述焊垫的保护层；
所述去除所述粘结层与所述芯片相对的部分之后，所述半导体封装方法还包括：
在所述保护层上形成暴露所述焊垫的开孔。
在一个实施例中，所述导电柱的厚度大于200μm，所述导电柱包括位于所述种子层上的第一导电部及位于所述第一导电部背离所述种子层一侧的第二导电部，所述第二导电部在所述载板上的正投影的边缘位于所述第一导电部在所述载板上的正投影的边缘内侧。
在一个实施例中，所述第二导电部在所述载板上的正投影的边缘与所述一导电部在所述载板上的正投影的边缘之间的距离小于或等于8μm。
在一个实施例中，所述基于所述种子层形成位于所述种子层背离所述载板一侧的导电柱，包括：
在所述种子层背离所述载板的一侧设置图形化的绝缘层，所述绝缘层设有镂空；
将所述种子层连接至电源，进行电镀，以在所述种子层被所述镂空暴露的区域形成导电柱；
去除所述绝缘层。
在一个实施例中，所述粘结层的厚度范围为3μm～15μm；和/或，
所述粘结层的材料包括绿油及聚酰亚胺中的至少一种。
本申请实施例所达到的主要技术效果是：
本申请实施例提供的半导体封装方法，通过形成粘结层，且粘结层的材料为有机感光材料，将芯片贴装在粘结层上，可使得芯片在载板上固定得比较牢固，可避免在形成包封层的过程中因包封层的材料流动而使芯片发生移动的问题，保证芯片的焊垫与再布线结构的电连接效果，可提升产品的良率；粘结层为膜层状，且未发生固化，更易于粘结层的去除；由于芯片通过粘结层贴装后不易发生移动，工艺误差一定的前提下，在保证芯片的焊垫被再布线结构覆盖的前提下，可使得再布线结构覆盖芯片的焊垫的部分的边缘与芯片的焊垫的边缘之间的距离减小，也即是可将再布线结构覆盖芯片的焊垫的部分的尺寸设置得较小，可减小再布线结构的布线难度。
附图说明
图1是本申请一示例性实施例提供的半导体封装方法的流程图；
图2是本申请另一示例性实施例提供的半导体封装方法的流程图；
图3是本申请一示例性实施例提供的半导体封装结构的第一中间结构的结构示意图；
图4是本申请一示例性实施例提供的半导体封装结构的第二中间结构的结构示意图；
图5是本申请一示例性实施例提供的半导体封装结构的第三中间结构的结构示意图；
图6是本申请一示例性实施例提供的半导体封装结构的第四中间结构的结构示意图；
图7是本申请一示例性实施例提供的半导体封装结构的第五中间结构的结构示意图；
图8是本申请一示例性实施例提供的第五中间结构在包封层进行减薄前的结构示意图；
图9是本申请一示例性实施例提供的半导体封装结构的结构示意图；
图10是本申请一示例性实施例提供的半导体封装结构的第六中间结构的结构示意图；
图11是本申请一示例性实施例提供的半导体封装结构的第七中间结构的结构示意图；
图12是本申请一示例性实施例提供的半导体封装结构的第八中间结构的结构示意图；
图13是本申请一示例性实施例提供的半导体封装结构的第九中间结构的结构示意图；
图14是本申请一示例性实施例提供的半导体封装结构的第十中间结构的结构示意图；
图15是本申请一示例性实施例提供的半导体封装结构的第十一中间结构的结构示意图。
具体实施例
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请实施例提供了一种半导体封装方法。参见图1，所述半导体封装方法包括如下步骤110至步骤150。
在步骤110中，提供载板，所述载板包括用于贴装芯片的贴装区。
在步骤120中，形成粘结层，所述粘结层的材料为有机感光材料，所述粘结层在所述载板上的正投影至少覆盖所述贴装区，所述粘结层为膜层状，且未固化。
在步骤130中，将所述芯片贴装在所述粘结层上，所述芯片包括相对的第一面和第二面，所述第一面朝向所述粘结层，所述第一面与所述第二面中的一个设有焊垫。
在步骤140中，形成包封层，所述包封层至少覆盖所述芯片的侧面。
在步骤150中，去除至少部分所述粘结层，并形成再布线结构，所述再布线结构将所述焊垫引出。
本申请实施例提供的半导体封装方法，通过形成粘结层，且粘结层的材料为有机感光材料，将芯片贴装在粘结层上，可使得芯片在载板上固定得比较牢固，可避免在形成包封层的过程中因包封层的材料流动而使芯片发生移动的问题，保证芯片的焊垫与再布线结构的电连接效果，可提升产品的良率；粘结层为膜层状，且未发生固化，更易于粘结层的去除；由于芯片通过粘结层贴装后不易发生移动，工艺误差一定的前提下，在保证芯片的焊垫被再布线结构覆盖的前提下，可使得再布线结构覆盖芯片的焊垫的部分的边缘与芯片的焊垫的边缘之间的距离减小，也即是可将再布线结构覆盖芯片的焊垫的部分的尺寸设置得较小，有助于使再布线结构相邻布线之间的间距增大，可减小再布线结构的布线难度。
下面将对本申请实施例提供的半导体封装方法进行详细介绍。
在步骤110中，提供载板，所述载板包括用于贴装芯片的贴装区。
在一个实施例中，载板的材料可以是不锈钢、玻璃、陶瓷、等级为FR4的耐燃材料等。载板的形状可为圆形、矩形或其他形状。
在一个实施例中，载板的贴装区的形状是根据芯片在载板上的布局进行设计的，贴装区的形状可包括圆形、矩形或其他形状。载板可包括多个贴装区。
所述载板还包括位于所述贴装区之外的非贴装区。载板除贴装区之外的区域可均为非贴装区。
在步骤120中，形成粘结层，所述粘结层的材料为有机感光材料，所述粘结层为膜层状，且未固化，所述粘结层在所述载板上的正投影至少覆盖所述贴装区。
在一个实施例中，感光材料被光线照射后性质发生改变，例如被光线照射后感光材料发生固化。粘结层的材料可为介电材料。光线可以是紫外光线。
感光材料为有机材料，有机材料的粘稠度较大，流动性较小，可防止感光材料流动性太大，使得形成的粘结层易于发生流动，导致形成的粘结层发生流动后其在载板上的正投影无法覆盖贴装区，后续步骤中贴装芯片后芯片无法通过粘结层牢固得固定在载板上。
在一个实施例中，粘结层的材料包括聚酰亚胺(PI)与绿油中的至少一种。如此，粘结层的粘性较好，可使得芯片在载板上固定比较牢固，在形成包封层的过程中芯片更不易相对于载板移动。
在一个实施例中，在所述形成粘结层的步骤120之前，参见图2，所述半导体封装方法还包括如下步骤170和步骤180。
在步骤170中，在所述载板上设置种子层，所述种子层在所述载板上的正投影覆盖所述载板。
通过步骤170可得到如图3所示的第一中间结构。参见图3，种子层20在载板10上的正投影覆盖载板10。
在一个实施例中，载板10上设有胶黏层11，所述种子层20通过所述胶黏层11固定在所述载板10上。胶黏层11可使得种子层20在载板10上固定较牢固，防止种子层20脱离载板10或者相对于载板10移动。
在一些实施例中，胶黏层11可采用易剥离的材料，以便在后续将种子层20与载板10剥离开来，例如胶黏层11可采用热解型材料或光解型材料等。在一些实施例中，胶黏层11两面的黏性可不同。可根据载板10的种类选择胶黏层的材料。
在一个实施例中，种子层可通过溅射工艺形成，种子层的材料可以是铜。在另一实施例中，种子层可以是预制的金属层，例如种子层为铜箔。
在另一实施例中，载板10上可不设胶黏层，在所述载板上设置种子层的步骤170，包括如下过程：
首先，在辅助金属层上通过化学镀工艺形成金属界面层。辅助金属层的厚度范围为10μm～20μm。辅助金属层可以是预先制备的双面铜箔。
随后，通过电镀工艺在金属界面层上形成种子层。
随后，在高温高压条件下，将辅助金属层、金属界面层及种子层贴装在载板上，辅助金属层与载板直接接触。
在一个实施例中，种子层的厚度范围可以是3μm～15μm。在一些实施例中，种子层的厚度例如为3μm、5μm、7μm、9μm、11μm、13μm、15μm等。
在步骤180中，基于所述种子层形成位于所述种子层背离所述载板一侧的导电柱，所述导电柱位于所述贴装区之外。
在步骤120中形成的所述粘结层位于所述种子层20背离所述载板10的一侧。
在一个实施例中，所述基于所述种子层形成位于所述种子层背离所述载板一侧的导电柱的步骤180，包括如下过程：
首先，在所述种子层背离所述载板的一侧设置图形化的绝缘层，所述绝缘层设有镂空。
其中，绝缘层的材料可以是光阻材料。形成绝缘层的过程如下：可首先形成光阻材料层，随后通过曝光显影工艺来形成镂空。绝缘层的镂空的位置即为需要形成导电柱的位置。
随后，将所述种子层连接至电源，进行电镀，以在所述种子层被所述镂空暴露的区域形成导电柱。
随后，去除所述绝缘层。
去除所述绝缘层后可得到如图4所示的第二中间结构。如图4所示，导电柱40的数量为多个，每一贴装区周围可设置多个间隔排布的导电柱40。
在进行电镀时，在种子层被绝缘层的镂空暴露的区域沉积金属，电镀结束后沉积的金属即为导电柱。相对于不设置光阻层，通过进行电镀形成整面的金属层，后续再通过刻蚀金属层形成导电柱的方案来说，光阻层的设置可节省电镀材料成本，并且可简化工艺的复杂度。
一些方案中，在半导体封装过程中采用预制的引线框，引线框包括导电柱时，受限于制作工艺的精度，引线框的导电柱直径较大(导电柱的直径一般大于200μm)，无法适用于芯片的焊垫之间的间距较小的封装产品；且引线框的厚度一般在300μm左右，在形成包封层时引线框易发生变形，可能会导致后续形成的再布线结构与导电柱的电连接效果不好，或者导致再布线结构无法全部覆盖导电柱朝向再布线结构的表面，可能会使得产品失效。
在该实施例中，导电柱是采用电镀工艺形成的，并且绝缘层的镂空的大小与导电柱的横截面的大小相同，则通过绝缘层的镂空的大小控制导电柱的外围尺寸，可将导电柱的外围尺寸设置的较小。因此，本申请实施例提供的半导体封装方法，相对于导电柱为预制的方案来说，可使得导电柱的外围尺寸较小，可应用于芯片的焊垫之间的间距较小的产品中；并且，在形成导电柱的过程中可控制导电柱的厚度，避免在形成包封层的过程中导电柱发生变形，确保导电柱与后续形成的再布线结构电连接的可靠性，有助于提升产品的良率。
在一些实施例中，导电柱40的材质可以是金属铜。
在一个实施例中，所述导电柱40的厚度大于200μm，所述导电柱40包括位于所述种子层20上的第一导电部41及位于所述第一导电部41背离所述种子层20一侧的第二导电部42，所述第二导电部42在所述载板10上的正投影的边缘位于所述第一导电部41在所述载板10上的正投影的边缘内侧。
导电柱40的厚度大于200μm时，导电柱40一般需要通过两次电镀工艺形成。可控制电镀工艺过程中采用的绝缘层的镂空的大小，来实现导电柱40的上述结构。通过设置导电柱40为上述结构，在后续步骤中形成包封层的过程中，包封层的材料更利于将其与导电柱40之间的空气排出，避免形成的包封层与导电柱40之间存在间隙，提升包封层对导电柱40的包封效果。
在一些实施例中，第二导电部42在所述载板10上的正投影的边缘与所述第一导电部41在所述载板10上的正投影的边缘之间的距离可处处相同。在另一些实施例中，第二导电部42在所述载板10上的正投影的边缘与所述第一导电部41在所述载板10上的正投影的边缘之间的距离可不完全相同。
在一个实施例中，所述第二导电部42在所述载板10上的正投影的边缘与所述第一导电部41在所述载板10上的正投影的边缘之间的距离小于或等于8μm。如此设置，既可保证该距离在工艺可实现的精度内，又可避免第二导电部42在载板10上的正投影的边缘与第一导电部41在载板10上的正投影的边缘之间的距离过大，第一导电部41的横截面面积较大，在芯片周围设置的导电柱的数量一定时，导致相邻导电柱40之间的距离太小，进而后续形成的再布线结构的布线空间受限，布线难度较大。
在一个实施例中，所述粘结层在所述载板上的正投影覆盖所述载板。通过步骤120可得到如图5所示的第三中间结构。如图5所示，导电柱40的顶部及侧部均被粘结层30包覆。粘结层在载板上的正投影覆盖载板时，相对于仅有部分区域形成粘结层的方案来说，粘结层的形成过程不需要采用掩膜版，可简化制作粘结层的难度。
在一个实施例中，所述粘结层30的厚度范围为3μm～15μm。如此设置，可避免粘结层30的厚度太小，粘结性较小，导致后续将芯片贴装在所述粘结层30上时，芯片无法牢固得贴装在载板上；也可避免粘结层30的厚度太大，将芯片贴装在粘结层30上时，对芯片施加的压力会使得粘结层的材料从芯片的边缘挤出来，在芯片周围形成凸起结构，而影响后续步骤中包封层的形成。
在一些示例性实施例中，粘结层30的厚度例如为3μm、6μm、9μm、12μm、15μm等。
在一个实施例中，所述形成粘结层的步骤120，包括：采用静电涂布工艺形成粘结层。在静电涂布工艺的过程中，粘结层的材料带电并被雾化，雾化的分子在电场的作用下向种子层20移动并吸附在种子层20上。采用静电涂布工艺可有效控制粘结层的厚度，并且可使得形成的粘结层的厚度比较均匀，有利于提升产品表面的平整性。
在步骤130中，将所述芯片贴装在所述粘结层上，所述芯片在所述载板上的正投影位于所述贴装区；所述芯片包括相对的第一面和第二面，所述第一面朝向所述粘结层，所述第一面与所述第二面中的一个设有焊垫。
在该步骤中，可对芯片施加压力，以使芯片牢固的粘附在粘结层上。
在一些实施例中，粘结层在载板10上的正投影覆盖载板时，芯片贴装在粘结层上后，芯片的第一面可与位于芯片周围的粘结层背离载板的表面齐平，或者芯片的第一面低于位于芯片周围的粘结层背离载板的表面。这是由对芯片施加的压力的大小决定的。
通过步骤130可得到如图6所示的第四中间结构。芯片包括相对的正面和背面，芯片的焊垫设置在芯片的正面。图6所示的实施例中，芯片50设有焊垫51的正面朝向粘结层，也即是芯片50的正面为第一面。在其他实施例中，可以是芯片50的背面朝向粘结层。
在一个实施例中，芯片50的正面设有保护层52。保护层52可覆盖焊垫51的边缘，保护层52的厚度可大于焊垫51的厚度，保护层52覆盖焊垫51。
在一个实施例中，所述粘结层在所述载板上的正投影覆盖至少部分所述非贴装区。在所述将所述芯片贴装在所述粘结层上的步骤130之后，且在所述形成包封层的步骤140之前，所述半导体封装方法还包括如下步骤：
采用光线照射所述粘结层，使所述粘结层在所述载板上的正投影位于所述贴装区之外的部分发生固化所述粘结层与所述芯片相对的部分未被光线照射到，未发生固化。
所述去除至少部分所述粘结层，包括：去除所述粘结层与所述芯片相对的部分。
光线照射粘结层时，由于位于芯片与种子层之间的粘结层被芯片遮挡，光线无法入射至该部分粘结层上，因此该部分粘结层不会发生固化；粘结层的在载板上的正投影位于贴装区之外的部分未被遮挡，光线可直接入射该部分粘结层，使得粘结层在载板上的正投影位于贴装区之外的部分发生固化。
通过采用光线照射粘结层，使在载板上的正投影位于贴装区之外的粘结层发生固化，后续在形成包封层的过程中，包封层与固化的粘结层之间的粘附性更好。在形成再布线结构之前，将粘结层与芯片相对的部分去除，可使得后续形成的再布线结构与芯片之间的粘附性较好。
在一个实施例中，位于所述非贴装区的所述粘结层环绕所述芯片，且位于所述非贴装区的所述粘结层在所述载板上的正投影与所述芯片在所述载板上的正投影邻接。如此设置，非贴装区的粘结层固定后，可将芯片锁固，防止后续形成包封层的过程中芯片发生移动，保证芯片的焊垫与后续形成的再布线结构的电连接效果，可提升产品的良率。
进一步地，所述芯片在所述载板上的正投影的边缘各个位置均与位于所述非贴装区的所述粘结层在所述载板上的正投影邻接。如此设置，非贴装区的粘结层固定后，对芯片锁固效果更好。
在一个实施例中，所述粘结层在所述载板上的正投影可覆盖所述载板。或者，粘结层在所述载板上的正投影覆盖部分所述载板。
在步骤140中，形成包封层，所述包封层至少覆盖所述芯片的侧面。
在一个实施例中，在步骤140之前形成导电柱时，包封层还覆盖导电柱的侧面。
通过步骤140可得到如图7所示的第五中间结构。参见图7，包封层60覆盖导电柱40的侧面，芯片50的第二面及导电柱40背离载板的表面分别露出包封层60背离载板10的表面。在一些实施例中，芯片50的第二面为芯片的背面时，芯片50的第二面可不露出包封层60；芯片50的第二面为芯片的正面时，芯片50的第二面需露出包封层60。
在一个实施例中，包封层60可采用层压环氧树脂膜的方式形成，也可以通过对环氧树脂化合物进行注塑成型或压模成型等方式形成。
在一个实施例中，参见图8，最初形成的包封层60背离载板10的表面到载板10的距离可大于导电柱40背离载板10的表面到载板10的距离，可通过对包封层进行减薄处理，以使导电柱40背离载板10的表面与包封层60背离载板10的表面齐平，从而导电柱40背离载板的表面露出包封层60。在一些实施例中，可通过研磨的方式或通过干法等离子蚀刻工艺对包封层60进行减薄处理。
在步骤150中，去除至少部分所述粘结层，并形成再布线结构，所述再布线结构将所述焊垫引出。
通过步骤150可得到如图9所示的半导体封装结构。
参见图9，所述再布线结构包括第一子布线结构70与第二子布线结构80。所述形成再布线结构，包括：
在所述包封层背离所述第二面的一侧形成第一子布线结构，在所述包封层背离所述第一面的一侧形成第二子布线结构，所述第一子布线结构及所述第二子布线结构中靠近所述芯片正面的子布线结构与所述焊垫电连接，所述第一子布线结构与所述第二子布线结构通过所述导电柱电连接。
在一个实施例中，粘结层覆盖所述导电柱背离所述种子层的表面，所述去除至少部分所述粘结层，包括：在形成第二子布线结构之前，去除位于所述导电柱背离所述种子层一侧的已固化的粘结层。通过去除位于导电柱背离种子层一侧的已固化的粘结层，可使得导电柱背离载板的表面露出，从而可保证导电柱与第二子布线结构的电连接。
在一些实施例中，可在对包封结构进行减薄的过程中同时去除位于导电柱背离种子层一侧的已固化的粘结层。如此设置，有助于简化制备工艺。
在一个实施例中，在所述去除至少部分所述粘结层，还包括如下步骤：
首先，在形成所述第一子布线结构之前，去除所述载板，暴露所述种子层。
在一个实施例中，种子层通过胶黏层固定在载板上时，胶黏层为热解型材料或光解型材料时，对胶黏层进行加热或者光照使其失去黏性，便于载板与种子层的分离。
在另一实施例中，载板上未设胶黏层，辅助金属层、金属界面层及种子层在高温高压条件下贴装在载板上时，将载板机械地从包封层上剥离。辅助金属层与载板之间的结合力较大，且金属界面层与辅助金属层之间的结合力较大，载板从包封上剥离时，辅助金属层与金属界面层随载板一起，与包封层分离。
随后，对所述种子层进行刻蚀，使粘结层与所述芯片相对的部分露出。
随后，去除粘结层与所述芯片相对的部分。
其中，粘结层与芯片相对的部分指的是，在膜层的叠层方向上，粘结层与芯片相对的部分。
如此，可将粘结层与芯片相对的部分去除，保证形成的第一子布线结构与芯片之间的粘附性较好；并且芯片的第一面为设有焊垫的正面时，保证芯片的焊垫与第一子布线结构的电连接。
在一些实施例中，可采用显影工艺将粘结层与芯片相对的部分去除。
在一个实施例中，可先形成第一子布线结构，再形成第二子布线结构。在另一实施例中，可先形成第二子布线结构，再形成第一子布线结构。下面以先形成第二子布线结构，再形成第一子布线结构，并且芯片的第一面设有焊垫为例，介绍再布线结构的形成过程。
首先，在包封层背离所述第一面的一侧形成第二子布线结构。
通过该步骤可得到如图10所示的第六中间结构。参见图10，第二子布线结构80与导电柱40背离芯片50的第一面的表面接触。
芯片50的第一面设有焊垫时，第二子布线结构80包括第二再布线层81及位于第二再布线层81背离芯片50一侧的导电凸起82。半导体封装结构通过导电凸柱82与外部结构相连。
在一些实施例中，可通过如下方式来形成第二布线结构：首先形成种子层，随后形成图形化的光阻层，随后进行电镀，随后去除光阻层。
随后，形成第一介电层，所述第一介电层覆盖第二再布线层，导电凸起背离第二再布线层的表面露出第一介电层。
通过该步骤可得到如图11所示的第七中间结构。
第一介电层91可保护第二再布线层81与导电凸起82，并且可使得形成第二子布线结构后得到的结构表面平整。
随后，去除所述载板，暴露所述种子层。
随后，对所述种子层进行刻蚀，使粘结层与所述芯片相对的部分露出。
在该步骤中，可将种子层全部刻蚀掉。通过该步骤可得到如图12所示的第八中间结构。粘结层30与芯片50相对的部分也即是粘结层未发生固化的部分。
随后，去除所述粘结层与所述芯片相对的部分。
通过该步骤可得到如图13所示的第九中间结构。参见图13，芯片50的保护层52露出。
在一个实施例中，可通过显影工艺将粘结层与所述芯片相对的部分去除。
在一个实施例中，所述第一面设有焊垫，所述去除所述粘结层与所述芯片相对的部分之后，所述半导体封装方法还包括：
在所述保护层上形成暴露所述焊垫的开孔。
通过该步骤可得到如图14所示的第十中间结构，参见图14，保护层52的开孔暴露焊垫51。
随后，在包封层背离所述第二面的一侧形成第一子布线结构，第一子布线结构与芯片的焊垫电连接。
通过该步骤可得到如图15所示的第十一中间结构。参见图15，第一子布线结构与芯片的焊垫电连接。
在一些实施例中，可通过如下方式来形成第一子布线结构：首先形成种子层，随后形成图形化的光阻层，随后进行电镀，随后去除光阻层。
参见图15，第一子布线结构70包括第一再布线层71，第一再布线层71背离芯片的表面未露出第二介电层92。
随后，形成第二介电层，第二介电层覆盖第一子布线结构。
通过该步骤可得到如图9所示的半导体封装结构。参见图9，第一再布线层71背离芯片的表面未露出第二介电层92。第二介电层92可保护第一再布线层71。
在一个实施例中，所述半导体封装方法还包括：在对半导体封装结构进行切割以得到多个子封装结构，每一子封装结构包括一个或多个芯片。
需要说明的是，本申请实施例提供的附图仅是示意，与实际结构可能存在一些差别，例如附图中未示意出芯片正面的焊垫，实际中芯片正面的焊垫与再布线结构电连接。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (7)

1.一种半导体封装方法，其特征在于，包括：
提供载板，所述载板包括用于贴装芯片的贴装区及位于所述贴装区之外的非贴装区；
在所述载板上设置种子层，所述种子层在所述载板上的正投影覆盖所述载板及至少部分所述非贴装区；
基于所述种子层形成位于所述种子层背离所述载板一侧的导电柱，所述导电柱位于所述贴装区之外；
形成粘结层，所述粘结层的材料为有机感光材料，所述粘结层在所述载板上的正投影至少覆盖所述贴装区，所述粘结层为膜层状，且未固化；所述粘结层位于所述种子层背离所述载板的一侧；位于所述非贴装区的所述粘结层覆盖所述导电柱背离所述种子层的表面，位于所述非贴装区的所述粘结层环绕所述芯片，且位于所述非贴装区的所述粘结层在所述载板上的正投影与所述芯片在所述载板上的正投影邻接；
将所述芯片贴装在所述粘结层上，所述芯片在所述载板上的正投影位于所述贴装区；所述芯片包括相对的第一面和第二面，所述第一面朝向所述粘结层，所述第一面与所述第二面中的一个设有焊垫；
采用光线照射所述粘结层，使在所述载板上的正投影位于所述贴装区之外的所述粘结层发生固化；
形成包封层，所述包封层至少覆盖所述芯片的侧面；
去除位于所述导电柱背离所述种子层一侧的已固化的粘结层；
在所述包封层背离所述第二面的一侧形成第一子布线结构，在所述包封层背离所述第一面的一侧形成第二子布线结构，所述第一子布线结构及所述第二子布线结构中靠近所述芯片正面的子布线结构与所述焊垫电连接，所述第一子布线结构与所述第二子布线结构通过所述导电柱电连接。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
在形成所述第一子布线结构之前，去除所述载板，暴露所述种子层；
对所述种子层进行刻蚀，使所述粘结层与所述芯片相对的部分露出；
去除所述粘结层与所述芯片相对的部分。
3.根据权利要求2所述的半导体封装方法，其特征在于，所述第一面设有焊垫，所述芯片还设有覆盖所述焊垫的保护层；
所述去除所述粘结层与所述芯片相对的部分之后，所述半导体封装方法还包括：
在所述保护层上形成暴露所述焊垫的开孔。
4.根据权利要求1所述的半导体封装方法，其特征在于，所述导电柱的厚度大于200μm，所述导电柱包括位于所述种子层上的第一导电部及位于所述第一导电部背离所述种子层一侧的第二导电部，所述第二导电部在所述载板上的正投影的边缘位于所述第一导电部在所述载板上的正投影的边缘内侧。
5.根据权利要求4所述的半导体封装方法，其特征在于，所述第二导电部在所述载板上的正投影的边缘与所述一导电部在所述载板上的正投影的边缘之间的距离小于或等于8μm。
6.根据权利要求1所述的半导体封装方法，其特征在于，所述基于所述种子层形成位于所述种子层背离所述载板一侧的导电柱，包括：
在所述种子层背离所述载板的一侧设置图形化的绝缘层，所述绝缘层设有镂空；
将所述种子层连接至电源，进行电镀，以在所述种子层被所述镂空暴露的区域形成导电柱；
去除所述绝缘层。
7.根据权利要求1所述的半导体封装方法，其特征在于，所述粘结层的厚度范围为3μm～15μm；和/或，
所述粘结层的材料包括绿油及聚酰亚胺中的至少一种。
CN202110661583.2A 2021-06-15 2021-06-15 半导体封装方法 Active CN113436979B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110661583.2A CN113436979B (zh) 2021-06-15 2021-06-15 半导体封装方法
PCT/CN2022/097360 WO2022262616A1 (zh) 2021-06-15 2022-06-07 半导体封装方法
US18/261,802 US20240087912A1 (en) 2021-06-15 2022-06-07 Semiconductor packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110661583.2A CN113436979B (zh) 2021-06-15 2021-06-15 半导体封装方法

Publications (2)

Publication Number Publication Date
CN113436979A CN113436979A (zh) 2021-09-24
CN113436979B true CN113436979B (zh) 2024-02-27

Family

ID=77755901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110661583.2A Active CN113436979B (zh) 2021-06-15 2021-06-15 半导体封装方法

Country Status (3)

Country Link
US (1) US20240087912A1 (zh)
CN (1) CN113436979B (zh)
WO (1) WO2022262616A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770188A (zh) * 2009-01-06 2010-07-07 上海市纳米科技与产业发展促进中心 一种去除冷压印残留胶层的方法
CN102270589A (zh) * 2010-06-01 2011-12-07 罗伯特·博世有限公司 半导体元件的制造方法和相应的半导体元件
CN102709200A (zh) * 2011-01-21 2012-10-03 新科金朋有限公司 半导体器件和形成设置在半导体管芯上的绝缘层的方法
KR20140126137A (ko) * 2013-04-22 2014-10-30 주식회사 네패스 반도체 패키지 제조방법
CN105551988A (zh) * 2015-12-22 2016-05-04 华进半导体封装先导技术研发中心有限公司 多层扇出型封装结构及其制备方法
CN108172551A (zh) * 2016-11-29 2018-06-15 Pep创新私人有限公司 芯片封装方法及封装结构
CN111739804A (zh) * 2020-06-09 2020-10-02 矽磐微电子(重庆)有限公司 半导体封装方法
CN111952190A (zh) * 2019-05-16 2020-11-17 矽磐微电子(重庆)有限公司 半导体封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4429435B2 (ja) * 1999-11-26 2010-03-10 古河電気工業株式会社 バンプ付き二層回路テープキャリアおよびその製造方法
US8258624B2 (en) * 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
JP5144634B2 (ja) * 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
KR102466362B1 (ko) * 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
CN208045473U (zh) * 2016-11-29 2018-11-02 Pep创新私人有限公司 芯片封装结构
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770188A (zh) * 2009-01-06 2010-07-07 上海市纳米科技与产业发展促进中心 一种去除冷压印残留胶层的方法
CN102270589A (zh) * 2010-06-01 2011-12-07 罗伯特·博世有限公司 半导体元件的制造方法和相应的半导体元件
CN102709200A (zh) * 2011-01-21 2012-10-03 新科金朋有限公司 半导体器件和形成设置在半导体管芯上的绝缘层的方法
KR20140126137A (ko) * 2013-04-22 2014-10-30 주식회사 네패스 반도체 패키지 제조방법
CN105551988A (zh) * 2015-12-22 2016-05-04 华进半导体封装先导技术研发中心有限公司 多层扇出型封装结构及其制备方法
CN108172551A (zh) * 2016-11-29 2018-06-15 Pep创新私人有限公司 芯片封装方法及封装结构
CN111952190A (zh) * 2019-05-16 2020-11-17 矽磐微电子(重庆)有限公司 半导体封装方法
CN111739804A (zh) * 2020-06-09 2020-10-02 矽磐微电子(重庆)有限公司 半导体封装方法

Also Published As

Publication number Publication date
WO2022262616A1 (zh) 2022-12-22
CN113436979A (zh) 2021-09-24
US20240087912A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US10615056B2 (en) Method of packaging chip and chip package structure
CN108172551B (zh) 芯片封装方法及封装结构
US7517722B2 (en) Method of producing a universal semiconductor housing with precrosslinked plastic embedding compounds
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
US20100213599A1 (en) Semiconductor device and manufacturing method thereof
TWI694557B (zh) 半導體基板、半導體封裝件及其製造方法
TW201436164A (zh) 用於半導體封裝之基體及其形成方法
EP1906446A2 (en) Semiconductor device and manufacturing method thereof
CN111755348A (zh) 半导体器件封装方法及半导体器件
JP5296636B2 (ja) 半導体パッケージの製造方法
JP2010263080A (ja) 半導体装置
CN113436979B (zh) 半导体封装方法
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
TWI506753B (zh) 無芯層封裝結構及其製造方法
US5923957A (en) Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive
JP2000124354A (ja) チップサイズパッケージ及びその製造方法
CN113594052B (zh) 半导体封装方法
US20110221066A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
CN112349601A (zh) 芯片封装结构的制作方法
KR102124691B1 (ko) 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지
CN113611616B (zh) 半导体封装方法
JP2013093623A (ja) 半導体パッケージ
CN113571435B (zh) 芯片封装结构的形成方法
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JPH10116858A (ja) Ｂｇａ型半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant