CN111755348A - 半导体器件封装方法及半导体器件 - Google Patents

半导体器件封装方法及半导体器件 Download PDF

Info

Publication number
CN111755348A
CN111755348A CN201910917094.1A CN201910917094A CN111755348A CN 111755348 A CN111755348 A CN 111755348A CN 201910917094 A CN201910917094 A CN 201910917094A CN 111755348 A CN111755348 A CN 111755348A
Authority
CN
China
Prior art keywords
wafer
layer
semiconductor device
panel assembly
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910917094.1A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pep Innovation Pte Ltd
Original Assignee
Pep Innovation Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pep Innovation Pte Ltd filed Critical Pep Innovation Pte Ltd
Publication of CN111755348A publication Critical patent/CN111755348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container Filling Or Packaging Operations (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本公开涉及一种半导体器件封装方法，包括：提供至少一个晶片，所述晶片具有活性面和晶片背面；将至少一个所述晶片排布在面板上形成面板组件；在至少一个所述晶片的活性面一侧形成导电层和/或介电层。该封装方法有助于提高封装的生产效率，降低封装价格；提高晶片的封装有效使用区域；提高封装产品的参数稳定性，提高良率。本公开还涉及一种半导体器件，包括：至少一个裸片，所述裸片具有裸片活性面和裸片背面；形成在至少一个所述裸片背面的塑封层；形成在至少一个所述裸片的活性面的复合层。该半导体器件能够避免产生翘曲。

Description

半导体器件封装方法及半导体器件
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体器件的封装方法和半导体器件。
背景技术
近年来，随着电子设备小型轻量化以及信息处理量需求增大，小型量轻、运行速度快的芯片成为市场主流需求。芯片级封装CSP(Chip Scale Package)由于体积小，厚度薄，芯片产生的热可以通过很短的通道传导到外界，芯片长时间运行的可靠性高，线路阻抗小，芯片运行速度快等优势，成为最先进的集成电路封装形式，CSP封装芯片在电子设备中迅速获得应用。
晶圆级芯片尺寸封装(wafer level CSP)是在单个晶片的活性表面通过例如甩光胶、光刻、显影、溅射、电镀、剥膜等工艺形成导电层；在导电层上形成绝缘层，将形成导电层和绝缘层的晶片分割成单粒芯片完成封装。
(1)由于采用单个晶片进行各工艺步骤，使得芯片的封装生产效率低下，封装成本高昂。
(2)另一方面，如图8所示，是现有技术中晶圆级芯片尺寸封装通常所使用的导电层形成装置的导电夹具示意图。晶圆级芯片尺寸封装(wafer level CSP)的导电层形成过程中，需要用导电层形成装置的导电夹具夹住晶片的外围，然后将晶片浸入导电层形成装置的处理槽的处理液中形成导电层。然而这种工艺需要在晶片的外围留出导电夹具夹持的区域：包括电连接接触点对应的电连接区域以及密封件所对应的密封区域。所以晶片外围至少3mm的区域是无效区域，即外围区域的裸片不能用于封装生产芯片。由于晶片价格高昂，这种无效区域的存在大大提升了封装的价格。
(3)再一方面，由于导电层形成过程中的电流密度在晶片表面的分布不均匀，使得晶片外围区域形成的导电层较厚，内围区域形成的导电层较薄，使同一批封装产品的参数不稳定。
晶圆级芯片尺寸封装以上三方面的缺陷限制了CSP的应用。
发明内容
本公开提出了一种半导体器件的封装方法，以提高封装的生产效率，降低封装价格。该封装方法采用面板级的封装取代晶圆级芯片尺寸封装中采用单个晶片进行封装。
(1)利用面板组件将待封装晶圆连为一个整体，使得同一时间进行多个晶圆的封装，提高封装的生产效率，降低封装价格；
(2)面板组件的空白区可以提供用于和导电层形成装置的电连接点接触的区域；以及空白区可以提供用于和导电层形成装置的密封件密合的区域，从而增大晶片的封装有效使用区域；
(3)面板组件的空白区可以提供形成金属模拟图案的区域，从而提高封装产品的参数稳定性，提高良率。
本公开还提出了一种半导体器件，该半导体器件的背面具有塑封层，能够避免产生翘曲。
一种半导体器件封装方法，包括：
提供至少一个晶片，所述晶片具有活性面和晶片背面；
将至少一个所述晶片排布在面板上形成面板组件；
在所述面板组件上的所述晶片的所述活性面上形成导电层；
在所述晶片的所述活性面和所述导电层上形成介电层。
在一些实施例中，所述晶片的所述活性面包括焊垫和绝缘保护层，所述导电层形成在所述焊垫和所述绝缘保护层上，所述导电层和所述焊垫电连接，用于将焊垫引出。
在一些实施例中，所述晶片的所述晶片背面朝向所述面板组件，所述晶片的所述活性面朝离所述面板组件，裸露出所述活性面。
在一些实施例中，所述面板组件具有面板组件正面，所述面板组件正面为一个平面。
在一些实施例中，所述面板组件包括空白区，所述空白区包括电连接点接触区，所述电连接点接触区用于提供和电连接点接触的位置。
在一些实施例中，所述面板组件包括空白区，所述空白区包括密封区，所述密封区用于提供密封件密合的位置。
在一些实施例中，所述面板组件包括空白区，所述空白区包括金属模拟图案形成区。
在一些实施例中，还包括在所述金属模拟图案形成区形成金属模拟图案的步骤。
在一些实施例中，所述面板组件包括至少一个导电件，至少一个所述导电件的至少一部分与至少一个电连接点的位置相对应。
在一些实施例中，所述面板组件为通过塑性材料成型将至少一个所述晶片连成一体。
在一些实施例中，所述塑性材料成型包括：将至少一个所述晶片排布在载板或排布在下模板；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面以及所述晶片上形成塑封层，以构造面板组件。
在一些实施例中，所述面板组件为通过塑性材料成型将至少一个所述晶片，至少一个所述导电件连成一体。
在一些实施例中，所述塑性材料成型包括：
将至少一个所述晶片和至少一个导电件排布在载板或排布在下模板；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面，和所述晶片以及所述导电件上形成塑封层，以构造面板组件。
在一些实施例中，所述塑性材料成型包括：
提供至少一个具有通孔的模具框；
将至少一个所述晶片和至少一个所述模具框排布在载板或排布在下模板，所述晶片排布在所述通孔中；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面，和所述晶片以及所述模具框上形成塑封层，以构造面板组件。
在一些实施例中，所述导电层的形成步骤包括形成种子层，所述种子层将所述面板组件上的至少一个所述导电件的至少一部分和所述面板组件上的至少一个所述晶片覆盖为一体。
在一些实施例中，还包括利用图像定位设备，对所述面板组件上的所述晶片进行图像定位，确定所述晶片在所述面板组件的排布位置的步骤。
一种半导体器件封装方法，包括：
提供至少一个晶片，所述晶片具有活性面和晶片背面；
将至少一个所述晶片排布在面板上形成面板组件；
在至少一个所述晶片的活性面一侧形成导电层和/或介电层。
在一些实施例中，形成面板组件的步骤包括在晶片活性面上形成钝化层的步骤。
在一些实施例中，面板组件正面包括空白区，所述空白区被配置为提供至少一个电连接点接触区，所述电连接点接触区用于提供和电连接点接触的位置。
在一些实施例中，所述空白区包括密封区，所述密封区用于提供密封件密合的位置。
在一些实施例中，面板组件正面包括空白区，所述空白区包括金属模拟图案形成区。
在一些实施例中，所述面板组件为通过塑性材料成型将至少一个所述晶片连成一体。
一种半导体器件，包括：
晶片，所述晶片具有活性面和晶片背面；
包封在所述晶片的塑封层；
形成在所述晶片的所述活性面上的导电层；
形成在所述晶片的活性面和所述导电层上的介电层。
在一些实施例中，所述晶片的所述活性面包括焊垫和绝缘保护层，所述导电层形成在所述焊垫和所述绝缘保护层上，所述导电层和所述焊垫电连接，用于将焊垫引出。
在一些实施例中，所述塑封层包封住所述晶片的晶片侧面和晶片背面。
在一些实施例中，所述塑封层的材料和/或厚度设计为与所述介电层的材料和/或厚度相匹配，以减缓或消除翘曲。
在一些实施例中，所述塑封层包封住所述晶片的所述晶片侧面，露出所述晶片的所述晶片背面。
在一些实施例中，所述塑封层具有塑封层正面，所述塑封层正面形成有金属模拟图案。
在一些实施例中，所述介电层的表面具有凹槽。
一种半导体器件，包括：
至少一个晶片，所述晶片具有活性面和晶片背面；
包封在至少一个所述晶片的塑封层；
至少一个所述晶片的活性面形成有复合层。
在一些实施例中，所述复合层包括导电层和/或钝化层和/或介电层。
在一些实施例中，所述复合层包括导电层和介电层。
在一些实施例中，所述复合层包括导电层，介电层和钝化层。
在一些实施例中，至少一个所述晶片包括晶片侧面，所述塑封层包封住所述晶片侧面和所述晶片背面。
在一些实施例中，所述塑封层的材料和厚度设计为与所述介电层的材料和厚度相匹配，以减缓或消除翘曲。
一种半导体器件，包括：
裸片，所述裸片具有裸片活性面和裸片背面；
形成在所述裸片背面的塑封层；
形成在所述裸片活性面上的导电层；
形成在所述裸片活性面和所述导电层上的介电层。
在一些实施例中，所述裸片活性面包括焊垫和绝缘保护层，所述导电层形成在所述焊垫和所述绝缘保护层上，所述导电层和所述焊垫电连接，用于将焊垫引出。
在一些实施例中，所述塑封层的边缘和半导体裸片的边缘齐平。
在一些实施例中，所述介电层的边缘和半导体裸片的边缘齐平。
在一些实施例中，所述塑封层的材料和/或厚度设计为与所述介电层的材料和/或厚度相匹配，以减缓或消除翘曲。
在一些实施例中，所述介电层的表面具有凹槽。
一种半导体器件，包括：
至少一个裸片，所述裸片具有裸片活性面和裸片背面；
形成在至少一个所述裸片背面的塑封层；
形成在至少一个所述裸片的活性面的复合层。
在一些实施例中，所述复合层包括导电层和/或钝化层和/或介电层。
在一些实施例中，所述复合层包括导电层和介电层。
在一些实施例中，所述复合层包括导电层，介电层和钝化层。
在一些实施例中，所述塑封层的边缘和半导体裸片的边缘齐平。
在一些实施例中，所述塑封层的材料和/或厚度设计为与所述介电层的材料和/或厚度相匹配，以减缓或消除翘曲。
附图说明
图1a至图1j是根据本公开一示例性实施例提出的封装方法的流程。
图2a至图2d是根据本公开另一示例性实施例提出的封装方法的流程。
图3a至图3e是根据本公开再一示例性实施例提出的封装方法的流程。
图4a至图4h是根据本公开又一示例性实施例提出的封装方法的流程。
图5a至图5d是根据本公开示例性实施例提供的利用上述封装方法得到的晶片封裝结构的结构示意图。
图6a至图6d是根据本公开示例性实施例提供的利用上述封装方法得到的芯片封裝结构的结构示意图。
图7是根据本公开一示例性实施例形成的封装结构焊接到电路板的截面图。
图8中的(a)和(b)分别是晶圆级芯片尺寸封装，导电层形成装置的导电夹具示意图的主视图和俯视图。
具体实施方式
为使本公开的技术方案、优点和目的更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
图1a至图1j是根据本公开一示例性实施例提出的芯片封装方法的流程。
如图1a所示，提供至少一个半导体晶片100，该半导体晶片100具有活性面101和晶片背面107，晶片100包括多个裸片，其中每一个裸片的活性表面构成了晶片100的活性面101，每一个裸片的活性面均通过掺杂、沉积、刻蚀等一系列工艺形成一系列主动部件和被动部件，主动部件包括二极管、三极管等，被动部件包括电压器、电容器、电阻器、电感器等，将这些主动部件和被动部件利用连接线连接形成功能电路，从而实现芯片的各种功能。活性面101还包括用于将功能电路引出的焊垫103以及用于保护该焊垫103的绝缘保护层105。
如图1b所示，提供一个载板111，在载板正面113上排布至少一个晶片100，晶片100的活性面101朝向载板111排布，在一个实施例中，利用粘接层109将晶片100粘合并固定在载板111上。
载板111的形状为：圆形、三边形，四边形或其它任何形状，载板111的大小可以是小尺寸的晶圆衬底，也可以是各种尺寸特别是大尺寸的矩形载板，载板的材质可以是金属、非金属、塑料、树脂、玻璃、不锈钢等。本公开并不对载板的形状、尺寸、材质做任何限定。优选的，载板111为不锈钢材质的四边形板。
载板111具有载板正面113和载板背面115，载板正面113优选的为一个平面，载板正面113也可以根据具体需要设置为具有凹凸的表面。
粘接层109可通过层压、印刷、喷涂、涂敷等方式形成在载板正面113上。为了便于在之后的流程中将载板111和塑封完成的晶片100分离，粘接层109优选的采用易分离的材料，在一个实施例中，采用热分离材料作为粘接层109，该热分离材料在加热条件下能够失去粘性。在另一实施例中，粘接层109采用双层结构：热分离材料结构层和晶片附着层，其中热分离材料结构层粘贴在载板111上，晶片附着层用于粘附晶片100，在分离晶片100和载板111时，使用加热的方式使热分离材料结构层失去粘性，将载板111脱去，再通过机械力剥离的方式从晶片100表面去除粘接层109，同时，晶片附着层可以通过化学清洗的方式去除，去除粘接层109后，可以通过化学清洗方式去除残留在芯片表面的残余物。
优选的，可以在载板111上预先标识出晶片100排布的位置，标识可采用激光、机械刻图等方式在载板111上形成，同时晶片100上也设置有对位标识，以在粘贴时与载板111上的粘贴位置瞄准对位。
优选的，载板111上排布晶片100的同时还排布有导电件，该导电件的材质可选为金属、石墨、铜、金、银、铁、铝等。所述导电件的设置位置为至少一部分对应于后序导电层形成过程中所用设备的电连接接触点的位置，通常的，电连接接触点的位置对应于载板111的外围，故而，所述导电件围绕载板111的外围布置。例如，当载板111的形状为矩形时，电连接接触点的位置可以为对应于矩形载板111的四个边的边沿内测，沿着矩形载板111的四条边平行延伸，此时，导电件设置于矩形载板111的四个边的边沿内测，沿着矩形载板111的四条边平行延伸，此时，导电件还可以设置于矩形载板111的相对的两个边的边沿内测，沿着矩形载板111的相对的两个边的边沿内测平行延伸；电连接接触点的位置还可以为对应于矩形载板111的相对的两个边的边沿内测，沿着矩形载板111的相对的两条边平行延伸，此时，导电件设置于矩形载板111的相对的两个边的边沿内测，沿着矩形载板111的相对的两个边的边沿内测平行延伸。导电件的面积和/或宽度优选的大于导电层形成装置中电连接接触点区域面积。导电件的高度可以为和晶片100高度相同，可以为低于晶片100高度，也可以为高于晶片100高度，本公开并不对导电件的形状做任何限定。导电件优选为金属箔，例如铜箔。
图1c为根据一个实施例，晶片100在载板111上的排布俯视图。
在另外实施例中载板111上的晶片100数量由载板111和晶片100的尺寸决定，例如：当载板111尺寸为600×580mm，可容纳两(02)片12寸晶片100、五(05)片8寸晶片100、九(09)片6寸晶片100；当载板111尺寸为670x670mm，可容纳四(04)片12寸晶片100、九(09)片8寸晶片100、十六(16)片6寸晶片。
优选的，晶片100在载板111上的排布为在载板111上留出空白区，所述空白区为密封区和/或电连接点接触区，密封区对应于导电层形成流程中密封件所处的对应区域，电连接点接触区用于提供和电连接点接触的位置。在一个实施例中，密封区位于电连接点接触区的内侧。
优选的，晶片100在载板111上的排布为晶片100之间还留有空白区，该空白区包括在接下来的流程中形成金属模拟图案的区，以及接下来流程中分割面板组件上的晶片100成为独立的单一晶片100的分割区域。
图1d中示出了在载板111上晶片100四周形成塑封层117，塑封层117形成在晶片背面107以及露出的载板111和/或露出的粘接层109上。塑封层117用于将载板111和晶片100完全包封住，以构造面板结构。当载板111上置有导电件时，塑封层117将载板111，晶片100以及导电件完全包封住，以构造面板结构。
可选地，在形成塑封层117之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗等，将表面的杂质去除，以便塑封层117与晶片100和载板111之间结合更加密切。
塑封层117可采用浆料印刷、注塑成型、热压成型、压缩模塑、传递模塑、液体密封剂模塑、真空层压、或其它合适的成型方式。
塑封层117可采用有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF(Ajinomoto buildup film)、或具有合适填充物的其它聚合物。
塑封层117包括与载板111相对的塑封层背面119。在一个实施例中，塑封层背面119基本上与载板正面113平行。可选的，塑封层117的厚度可以通过对塑封层背面119进行研磨或抛光来减薄，在一个实施例中，塑封层117的厚度可减薄至晶片100的背面。
图1e示出了剥离载板111，露出晶片100的活性面101和塑封层正面121以及当有导电件存在时导电件的一个表面。
可通过直接机械力剥离的方式去除第一载板111；当使用热分离膜作为粘接层109时，还可以通过加热使热分离膜在遇热后降低粘性，从而剥离第一载板111。
可选的，剥离载板111之前，在面板组件背面803连接一个支撑板，用于支撑面板组件800使面板组件800更易转移和进行接下来流程的操作。
在将载板111剥离后，暴露出晶片100的活性面101和塑封层正面121以及当存在导电件时的导电件的一个表面。塑封层117将晶片111以及当有导电件存在时的导电件连接成一体，接下的封装步骤在此重新构造的面板结构上进行。
将晶片100，塑封层117以及当有导电件存在时的导电件构成的面板结构称为面板组件800。
面板组件正面801为由晶片100的活性面101以及当存在导电件时的导电件的一个表面和塑封层正面121组成。
面板组件正面801优选的为一个平面，即晶片100的活性面101以及当存在导电件时的导电件的一个表面和塑封层正面121高度相同处于一个平面上。
面板组件正面801也可以不为一个平面，当载板正面113设置为具有凹凸的表面时，面板组件正面801为对应的凸凹表面，或者在剥离载板111后，在塑封层正面121利用激光、机械雕刻形成所需图案。
面板组件背面803优选为和面板组件正面801基本平行的水平结构。
对应于晶片100在载板111上的排布，在一个实施例中，所述面板组件800包括空白区，所述空白区包括电连接点接触区，所述电连接点接触区用于提供和电连接点接触的位置。
在一个实施例中，所述面板组件800包括空白区，所述空白区包括密封区，所述密封区用于提供密封件密合的位置。
在一个实施例中，所述面板组件800包括空白区，所述空白区包括金属模拟图案形成区。
在一个实施例中，所述面板组件800包括至少一个导电件207，至少一个所述导电件207的至少一部分与至少一个电连接点的位置相对应。
优选的，在塑封过程结束后，将面板转移至图像定位设备，对面板组件800上的晶片100进行图像定位，确定晶片100在面板组件800的排布位置。
塑封过程中，模塑材料在固化时收缩使晶片100在面板组件800的相对位置和原始载板111上的排布位置不同，利用图像定位设备对晶片100进行重新定位，可以使导电层形成过程时的对位精确。并且，晶片100不同于模塑材料，晶片100自身不会膨胀和收缩，在模塑过程中的表面积不会改变，加之晶片100的表面积大，在图像定位时很容易被识别，由此，采用图像定位设备可以精确定位出晶片100在面板组件800的相对位置，从而晶片内的裸片之间的相对位置也很容易被定位，保证了后续导电层形成过程的位置精度。
图1f-图1g中示出了在面板组件800上排布的晶片100的活性面101上形成图案化导电层过程的一个实施例。
图1f示出了在面板组件800上排布的晶片100的活性面形成导电迹线123和/或在面板组件800的金属模拟图案形成区形成金属模拟图案a；所述导电迹线123形成在晶片100的活性面101的焊垫103和绝缘保护层105上，和焊垫103进行电连接；导电迹线123可以是一层或多层的金、银、铜、锡、铝等材料或其它合适的导电材料。
图1g示出了在导电迹线123的焊垫或连接点上形成导电凸柱127和/或在面板组件800的金属模拟图案形成区形成金属模拟图案b；导电凸柱127的形状可以是圆的，也可以是其它形状如椭圆形、方形、线形等。导电凸柱127可以是一层或多层的金、银、铜、锡、铝等材料或其它合适的导电材料。
导电层由导电迹线和/或导电凸柱127构成，导电层可以为一层也可以为多层。在一个实施例中，重复图1f和/或图1g的步骤，在晶片100的活性面101上形成多层导电层。
在一个实施例中，导电层的形成步骤包括甩光胶、光刻、显影、溅射和/或无电极电镀、电镀、剥膜等。
相比于晶圆级芯片尺寸封装是在单个晶片活性表面形成导电层，使得生产效率低下，生产成本高昂。
本公开实施例利用面板组件800一次完成多个晶片的导电层的制作，提升封装效率，降低了封装价格。
在一个优选实施例中，面板组件800具有边缘空白区，所述边缘空白区包括密封区和电连接点接触区，密封区用于提供导电层形成工艺中密封件密合的区域，电连接点接触区用于提供和导电层形成设备的电连接点接触的区域，由此，面板组件800上的每个晶片100都没有无效区，整个晶片都为有效区，增大了晶片的利用率，进一步降低了封装的价格。
在另一个优选实施例中，面板组件800上排布的晶片100之间还留有一定空白区，该空白区可以提供为形成金属模拟图案125的区域，称为金属模拟图案形成区。金属模拟图案125为在导电层形成过程中在晶片活性面范围外形成的金属层，所述金属层可以为任意图案，优选的，金属层图案为和晶片上图案连续一致的图案。导电层形成过程中，在塑封层正面121形成金属模拟图案125，在金属模拟图案125的形成过程中，分散了流入晶片100的电流，使得晶片100上外围区域的电流密度减小，使电流在整个晶片100上均匀分布，从而整个晶片100表面导电层厚度均匀。优选的所述金属模拟图案形成区为晶片100的外围。进一步优选的，所述金属模拟图案形成区形成在晶片100的边缘向塑封层扩展至少5mm。
在又一个优选实施例中，所述面板组件800包括至少一个导电件207，至少一个所述导电件207的至少一部分与至少一个电连接点的位置相对应。在导电层形成过程中，电连接点连接到导电件上。在导电层形成工艺中，需要首先通过溅射或无电极电镀在面板组件正面801包括封装层正面121和晶片100的活性面101上沉积种子金属层，所述种子金属层通常是铜层，种子层很薄，通常在100nm的范围，种子层被用作图案化导电层形成过程的导电平面。在图案化导电层电路的形成过程中，电连接点以物理连接接触的形式连接到面板组件正面801并与种子层物理接触以形成导电通路，通常的，导电层形成设备中还包括阳极，在导电层形成过程中，将面板组件800作为阴极，浸没在处理液中，电流从电连接点，种子层，处理液和阳极流过，将金属沉积在面板组件正面801形成导电层电路图案。在此过程中，导电层形成设备的电连接点和种子层的物理接触状况对导电层形成工艺的稳定性和导电层的电路图案质量至关重要，然而，由于种子层厚度薄，和电连接点的接触力可能导致接触位置处的导电种子层磨损，从而导致面板组件800和电连接点的导电接触不良并影响导电层电路图案质量。导电件的存在使电连接点的种子层即使在磨损的状况下依然由于导电件的导电能力使面板组件800和电连接点接触良好。同时导电件增强了面板组件800的导电性能，对电流具有很好的传导作用，导电件使电连接点处的电流在整个面板组件正面801均匀流动。优选的，种子层将所述面板组件800上的至少一个所述导电件207的至少一部分和所述面板组件800上的至少一个所述晶片100覆盖为一体。
如图1h所示，从面板组件800中分离晶片100，利用机械或激光沿着晶片100的外围进行切割。可以将面板组件800分割成圆形、多边形、以及任意不规则形状；可以沿着晶片100的外边缘进行切割；优选的，距离晶片外边缘一定距离处进行切割。在切割步骤中，可以将金属模拟图案125保留在分割后的晶片周围，也可以将金属模拟图案125在分割过程中去除。
如图1i所示，在一个实施例中，沿着晶片100外围的金属模拟图案125边缘进行切割。例如沿分割线131进行切割。
如图1j所示，在晶片100的所述活性面101和导电层上形成介电层133；以及切割封装后的晶片形成单个芯片。
使用层压，涂覆、喷涂、印刷、模塑以及其它等适合方法在导电层表面形成一层或多层介电层133。
介电层133可以为BCB苯并环丁烯、PI聚酰亚胺、PBO聚苯并恶唑、ABF、二氧化硅、氮化硅、氮氧化硅、五氧化二钽、氧化铝、聚合物基质介电膜、有机聚合物膜；也可以为有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF、或具有合适填充物的其它聚合物；还可以为其它具有相似绝缘和结构特性的材料。
介电层133起到保护导电层和绝缘的作用。
封装成型的晶片结构如图5a所示。
可选的，介电层133的施加步骤也可以在形成导电层之后，切割面板组件800分离出单个晶片之前进行。
可选的，在切割面板组件800分离出单个晶片步骤之后和/或介电层133的施加步骤之后，对塑封层背面119进行研磨或抛光来减薄对塑封层117的厚度，在一实施例中，塑封层117的厚度可减薄至晶片100的背面，封装成型的晶片结构如图5b所示。
在一优选实施例中，在介电层133的施加步骤之后，蚀刻减薄最外层导电层厚度，以在介电层133的外表面形成凹槽137，封装成型的晶片结构如图5c所示。
利用机械或激光切割的方式将封装成型的晶片100切割形成多个封装芯片135，形成的芯片135封装结构如图6a，图6b和图6c所示。
重新回到图1f至图1j的步骤中。
在一个实施例中，导电层的形成步骤可以为：
在晶片100的活性面101上形成导电迹线123；
使用层压，涂覆、喷涂、印刷、模塑以及其它等适合方法在导电迹线123表面形成一层或多层介电层133，介电层133的高度高于导电迹线123的高度，将导电迹线123完全包封于介电层133中；
在介电层133上与导电迹线123的焊垫或连接点对应的位置处形成开口，在开口内形成导电凸柱。
又一实施例中，开口内可不形成导电凸柱，使完成后的封装体的导电迹线123的焊垫或连接点从开口中露出。
利用塑封的方法形成面板组件的优点：
(1)面板组件结合牢固；
(2)容易形成正面为水平的面板组件；
(3)塑封层117将晶片背面和侧面牢牢包覆，在导电层形成过程中，处理液不容易沁入晶片背面和侧面。
图2a至图2d示出了示例性面板封装方法的工艺流程实施例。
如图2a所示，提供塑性材料加工成型设备，所述塑性材料加工成型设备可以为注塑成型设备、热压成型设备、浆料印刷设备、压缩模塑设备、传递模塑设备、液体密封剂模塑设备、真空层压设备或其它合适的成型设备。
所述塑性材料加工成型设备具有下模板201，下模板201具有下模板正面203和下模板背面205，下模板正面203优选的为一个平面，下模板正面203也可以根据具体需要设置为具有凹凸的表面。
将至少一个半导体晶片100直接排布在下模板201上，晶片100的活性面101朝向下模板201排布。塑性材料加工设备还包括抽真空装置，其中下模板201上具有用于抽真空的气孔，下模板利用抽真空时形成的真空度将晶片100固定在下模板201上。优选的，在将晶片100排布在下模板201之前，在下模板正面203放置一个隔离层209，用于将晶片100和下模板201隔离开来，所述隔离层209还具有保护晶片100的活性面101的作用，以及在塑封层形成后，使面板组件容易从下模板分离的作用，所述隔离层209可以为高分子膜、橡胶膜、聚合物膜等。在一个实施例中，隔离层209可以采用卷轴211输送的方式置于下模板正面203，利用卷轴211在每一次成型后自动更换隔离层209。
优选的，下模板201上排布晶片100的同时还排布有导电件207，该导电件207的材质可选为金属、石墨、铜、金、银、铁、铝等。所述导电件207的设置位置为导电件的至少一部分对应于后序导电层形成过程中电连接接触点的位置，通常的，电连接接触点的位置对应于下模板201的外围，故而，所述导电件围绕下模板201的外围布置。通常下模板201的形状为四边形，电连接接触点的位置可以为对应于下模板201的四个边的边沿内测，沿着下模板201的四条边平行延伸，此时，导电件设置于下模板201的四个边的边沿内测，沿着下模板201的四条边平行延伸，此时，导电件还可以设置于下模板201的相对的两个边的边沿内测，沿着下模板201的相对的两个边的边沿内测平行延伸；电连接接触点的位置还可以为对应于下模板201的相对的两个边的边沿内测，沿着下模板201的相对的两个条边平行延伸，此时，导电件设置于下模板201的相对的两个边的边沿内测，沿着下模板201的相对的两个边的边沿内测平行延伸。导电件的宽度优选的大于电连接接触点区域面积；导电件的长度优选为穿过整个下模板201，从下模板201一端延伸到另一端；导电件的高度可以为任意高度，可以为和裸片高度相同，可以为低于裸片高度，也可以为高于裸片高度。导电件优选为金属箔，例如铜箔。
图2b为根据一个实施例，晶片100在下模板201上的排布俯视图。
在另外实施例中下模板201上的晶片100数量由下模板201和晶片100的尺寸决定，例如：下模板201尺寸为600×580mm，可容纳两(02)片12寸晶片100；五(05)片8寸晶片100，或九(09)片6寸晶片100。在另一实施例中，下模板201尺寸为670x670mm，可容纳四(04)片12寸晶片100，九(09)片8寸晶片100或十六(16)片6寸晶片。
优选的，晶片100在下模板201上的排布为在下模板201的外围边缘周边留出一个空白区，所述空白区分为密封区215和电连接点接触区217，电连接点接触区217排布有导电件207。导电层形成过程中，密封件所处的区域在导电件207所处的区域的内部，所以密封区215位于晶片排布区和导电件207所处区域之间。晶片100在下模板201上的排布为晶片100之间还留有一定空白区，该空白区为在接下来的流程中形成金属模拟图案125的金属模拟图案形成区213，以及接下来流程中分割面板组件上的晶片100成为独立的单一晶片100的分割区域。
图2c中示出了在下模板201上晶片100四周形成塑封层117，塑封层117形成在晶片背面107以及露出的下模板201和/或露出的隔离层209上。塑封层117用于将下模板201和晶片100完全包封住，以构造面板结构。当下模板201上置有导电件207时，塑封层117将下模板201，晶片100以及导电件207完全包封住，以构造面板结构。
可选地，在形成塑封层117之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗等，将表面的杂质去除，以便塑封层117与晶片100和下模板201之间结合更加密切。
塑封层117可采用浆料印刷、注塑成型、热压成型、压缩模塑、传递模塑、液体密封剂模塑、真空层压、或其它合适的成型方式。
塑封层117可采用有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF(Ajinomoto buildup film)、或具有合适填充物的其它聚合物。
塑封层117包括与下模板201相对的塑封层背面119，塑封层背面119基本上与下模板201平行。可选的，塑封层117的厚度可以通过对塑封层背面119进行研磨或抛光来减薄，在一实施例中，塑封层117的厚度可减薄至晶片100的背面。
图2d示出了将面板组件800从下模板201分离以及利用面板组件800在晶片100表面进行导电层的制作。
模塑流程结束后，晶片100，塑封层117以及当有导电件207存在时的导电件207构成的面板结构称为面板组件800。接下来的导电层形成流程在面板组件800上进行。
面板组件正面801为由晶片100的活性面101以及当存在导电件207时的导电件207的一个表面和塑封层正面121组成。
面板组件正面801优选的为一个平面，即晶片100的活性面101以及当存在导电件时的导电件的一个表面和塑封层正面121高度相同处于一个平面上。
面板组件的正面801也可以为任意表面，当下模板201设置为具有凹凸的表面时，面板组件的正面801为对应的凸凹表面，或者将组件从下模板201分离后，在塑封层正面121利用激光、机械雕刻形成所需图案。
面板组件背面803优选的为和面板组件正面801基本平行的水平结构，但本公开并不对面板组件的背面的形状，状态做任何限制。
可选的，在将面板组件800从下模板201分离出后，在面板组件背面803连接一个支撑板，用于支撑面板组件800使面板组件800更易转移和进行接下来流程的操作。
利用形成的面板组件800在晶片100的活性面101上形成图案化导电层。导电层的形成方式以及材料等细节具体见对图1a至图1j中导电层形成步骤的描述，在此不再赘述。
在一实施例中，载板111上排布晶片100的同时还排布有导电件207，此时，导电件207与电连接点的位置相对应，在导电层形成过程中，电连接点连接到导电件207上。导电件207的存在使电连接点的种子层即使在磨损的状况下依然由于导电件的导电能力使面板组件800和导电层形成设备的电连接点接触良好。同时导电件增强了面板组件800的导电性能，对电流具有很好的传导作用，导电件使电连接点处的电流在整个面板组件正面801均匀流动。
从面板组件800中分离晶片100、在晶片100的活性面101和导电层上形成介电层133、切割封装后的晶片形成单个芯片的步骤具体细节见图1a至图1j中各对应步骤的描述，在此不再赘述。
图3a至图3e示出了示例性面板封装方法的工艺流程实施例。
如图3a所示，提供模具框300，模具框300的形状可以为：圆形、三边性，四边形或其它任何形状，模具框300的材质优选为金属或任何材料外涂覆金属(将金属和涂覆金属的模具框300以下均称为金属模具框)，金属模具框300可以在导电层形成流程中，被用作导电结构，提高导电性并使电流密度分布均匀，金属模具框300可选的可以为铜、铁、铝、不锈钢等。优选的，模具框300为不锈钢材质的四边形框。模具框的高度为不低于晶片100的高度。模具框300上具有至少一个模具通孔301，模具通孔301的尺寸为不小于晶片100的尺寸，优选的，模具框300的四周分布有空白区，所述空白区为密封区303和/或电连接点接触区305，密封区302对应于导电层形成流程中密封件所处的对应区域，电连接点接触区305对应为电连接接触点的位置，密封件所处的区域在电连接接触点区域的内部，所以密封区302位于电连接点接触区305的内部。
图3b所示，将晶片100和模具框300按照预定位置排布在载板111或者塑性材料加工成型设备下模板201上。
提供一个载板111，在载板正面113上排布模具框300和至少一个晶片100，晶片100置于模具框300的模具通孔301中，晶片100的活性面101朝向载板111排布，晶片100在一个实施例中，利用粘接层109将晶片100粘合并固定在载板111上。
载板111的形状为：圆形、三边形、四边形或其它任何形状，载板111的大小可以是小尺寸的晶圆衬底，也可以是各种尺寸特别是大尺寸的矩形载板，载板的材质可以是金属、非金属、塑料、树脂、玻璃、不锈钢等。本公开并不对载板的形状、尺寸、材质做任何限定，优选的，载板111为不锈钢材质的四边形板。
粘接层109可通过层压、印刷、喷涂、涂敷等方式形成在载板正面113上。为了便于在之后的流程中将载板111和塑封完成的晶片100分离，粘接层109优选的采用易分离的材料。
将载板111转移至塑性材料成型设备进行塑封成型。
可选的，将晶片100直接排布在塑性材料加工成型设备的下模板201上，塑性材料加工成型设备可以为注塑成型设备、传递模塑设备、液体密封剂模塑设备、或其它合适的成型设备。所述塑性材料加工成型设备具有下模板201，将至少一个晶片100直接排布在下模板201上，晶片100的活性面101朝向下模板201排布。塑性材料加工设备还包括抽真空装置，其中下模板201上具有用于抽真空的气孔，下模板利用抽真空时形成的真空度将晶片100固定在下模板201上。优选的，在将晶片100排布在下模板201之前，在下模板正面203放置一个隔离层209，用于将晶片100和下模板201隔离开来，所述隔离层209还具有保护晶片100的活性面101的作用，以及在塑封层形成后，使面板组件容易从下模板分离的作用，所述隔离层209可以为高分子膜、橡胶膜、聚合物膜等。在一个实施例中，隔离层209可以采用卷轴211输送的方式置于下模板正面203，利用卷轴211在每一次成型后自动更换隔离层209。塑性材料加工成型设备还包括浇口307，通过浇口将熔融的模塑材料灌入模具框300上的模具通孔301中。
图3c示出了将塑封后的组件从下模板201分离，露出晶片100的活性面101和塑封层正面121以及模具框正面309。塑封层117将晶片110以及模具框300连接成一体，形成面板状，接下的工序在此重新构造的面板结构上进行。
将晶片100，塑封层117以及模具框300构成的面板结构称为面板组件800。
面板组件正面801为由晶片100的活性面101以及模具框正面309和塑封层正面121组成。
面板组件正面801优选为一个平面，即晶片100的活性面101以及模具框正面309和塑封层的正面121高度相同处于一个平面上。
面板组件的正面801也可以为任意表面，当下模板201/载板111设置为具有凹凸的表面时，面板组件正面801为对应的凸凹表面，或者将组件从下模板201/载板111分离后，在塑封层正面121利用激光、机械雕刻形成所需图案。
面板组件背面803优选的为和面板组件正面801基本平行的水平结构，但本公开并不对面板组件800的背面的形状做任何限制。
利用模具框300进行塑封的优点在于，可以有效减少面板组件800的翘曲，在塑封过程中，塑封层材料需要经过一个固化过程使材料充分固化从而使其牢牢和晶片100结合形成塑封层，固化过程会伴随着塑封层材料的收缩，从而造成整个面板组件100的翘曲，本公开实施例中使用模具框300将塑封过程分为多个区，塑封材料在各个区域分区固化，这种分区固化的方法，将塑封材料的收缩区域从整个大范围区域减小到每一个模具框通孔301中的小区域，从而塑封材料固化收缩引起的应力会由于收缩面积的减小而成相应倍数的减小，从而降低翘曲程度。
可选的，在将面板组件800从下模板201分离出后，在面板组件背面803连接一个支撑板，用于支撑面板组件800使面板组件800更易转移和进行接下来流程的操作。
图3d中示出了利用面板组件800在晶片100的活性面101上形成图案化导电层和从面板组件800中分离晶片100。
导电层的形成方式以及材料等细节具体见对图1a至图1j中导电层形成步骤的描述，在此不再赘述。
模具框300的四周分布有空白区，所述空白区为密封区303和/或电连接点接触区305，密封区303用于提供导电层形成过程中密封件密合的区域，电连接点接触区305用于提供和导电层形成设备的电连接点接触的区域，同时，模具通孔301中晶片100周围的塑封层正面121和/或模具框正面309，提供了空白区，所述空白区可以提供为形成金属模拟图案125的金属模拟图案形成区。
将金属模具框300引入面板组件的优点在于：金属模具框300具有很好的电流传导作用，导电层形成工艺中，金属模具框300的电连接点接触区305与装置的电连接点连接，金属模具框300的存在使电连接点处的种子层即使在磨损的状况下依然由于金属模具框300的导电能力使面板组件800和装置的电连接点接触良好。同时金属模具框300增强了面板组件800的导电性能，对电流具有很好的传导作用，导电件使电连接点处的电流在整个面板组件正面801均匀流动。
从面板组件800中分离晶片100，将模具通孔301中包含晶片100的塑封单元从模具框300中分离出。
在晶片100的活性面101和导电层上形成介电层133、切割封装后的晶片形成单个芯片的步骤具体细节见图1a至图1j中各对应步骤的描述，在此不再赘述。
除了利用塑性材料成型的方法构建面板组件800，在一个实施例中构建面板组件800的方法为：提供一个板件，所述板件具有至少一个凹腔。优选的，所述板件为不锈钢材质的四边形。
凹腔的尺寸为不小于晶片的尺寸。优选的，凹腔的形状和尺寸与晶片的形状和尺寸基本相同，可以正好将晶片嵌入在凹腔中，晶片的边缘和凹腔的边缘无缝衔接。
板件和凹腔的高度优选为：和安装于凹腔中的晶片100的高度相同，即晶片100的活性面101和板件正面保持水平。
优选的，板件上凹腔的四周分布有空白区，所述空白区可提供为密封区和/或电连接点接触区和/或金属模拟图案区。
提供至少一个晶片100，所述晶片100具有活性面101和晶片背面107，将晶片100的活性面101朝向凹腔外，晶片背面107朝向凹腔内，放置于板件的凹腔中，裸露出晶片100活性面101。
优选的，晶片100的活性面101和板件正面处于同一平面。
面板组件800由至少一个晶片100和板件构成。
所述面板组件正面801为由晶片100的活性面101以及板件正面组成，优选的，面板组件正面801为一个平面，即晶片100的活性面101以及板件正面高度相同处于一个平面上。面板组件背面优选的为和面板组件正面801基本平行的水平结构。
本公开实施例所遵循的原则是，利用能够将至少一个晶圆100连为一体的方法，使晶圆100和载体形成面板组件800，例如可以为塑性材料成型的方法，可以为板件连接的方法，也可以为利用胶粘物质喷涂固化连接的方法等，在这种原则指导下，本领域技术人员可以设想面板组件800的其它构建方式，而不脱离本公开的保护范围。
图4a至图4h是根据本公开又一示例性实施例提出的封装方法的流程。该实施例的方案与图1a至图1j中所示出的实施例、与图2a至图2d中所示出的实施例、与图3a至图3e中所示出的实施例相比，在封装过程中封装形成的封装层结构有所改变，在此仅描述和前述实施例不同的特征，相同的内容则不再赘述。
如图4a所示，提供至少一个半导体晶片100，该半导体晶片100具有晶片活性面101和晶片背面107，在所述晶片活性面101上施加钝化层150。
在一个实施例中，钝化层150采用层压的方式施加到所述晶片活性面1001上。
钝化层150可以为BCB苯并环丁烯、PI聚酰亚胺、PBO聚苯并恶唑、ABF、二氧化硅、氮化硅、氮氧化硅、五氧化二钽、氧化铝、聚合物基质介电膜、有机聚合物膜；也可以为有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF、或具有合适填充物的其它聚合物；还可以为其它具有相似绝缘和结构特性的材料；
如图4b所示，在所述钝化层150与晶片活性面101上的电连接点103相对应的位置处形成钝化层开口152，将晶片活性面101上的焊垫103暴露出来。
如图4c所示，提供一个载板111，在载板正面113上排布至少一个晶片100，晶片100的活性面101朝向载板111排布，利用粘接层109将晶片100粘合并固定在载板111上。
优选的，晶片100在载板111上的排布为在载板111上留出空白区，所述空白区为密封区和/或电连接点接触区和/或金属模拟图案形成区和/或接下来流程中分割面板组件上的晶片100成为独立的单一晶片100的分割区域。
进一步优选的，载板111上还排布有导电件，所述导电件的设置位置为至少一部分对应于后序导电层形成过程中所用设备的电连接接触点的位置。
如图4d所示，在载板111上形成塑封层117以构造面板组件800。
图4e示出了剥离载板111，露出晶片100的活性面101上的钝化层150和塑封层正面121以及当有导电件存在时导电件的一个表面。将晶片100，钝化层150，塑封层117以及当有导电件存在时的导电件构成的面板结构称为面板组件800。
可选的，所述钝化层开口152也可以在剥离载板111后形成。
优选的，对应于晶片100在载板111上的排布，所述面板组件800包括空白区，所述空白区包括密封区和/或金属模拟图案形成区和/或电连接点接触区和/或分割区域。
图4f示出了钝化层150形成的另一可选步骤，将晶片100直接排布在载板111上，形成塑封层117，脱去载板111，在晶片100的活性面101以及塑封层正面121形成钝化层150，将晶片100，钝化层150，塑封层117以及当有导电件存在时的导电件构成的面板结构称为面板组件800。
在钝化层150上形成钝化层开口152。
形成钝化层的过程还可以为在晶片100活性面上形成第一钝化层后排布在载板111上，在载板111施加塑封层117后，脱去载板111，再在塑封层正面121形成第二钝化层。
图4g示出了在面板组件800上排布的晶片100的活性面101上形成图案化导电层过程的一个实施例。在所述钝化层开口152中填充导电介质，使得所述钝化层开口152成为填充钝化层开口154，并进一步形成导电迹线123。所述填充钝化层开口154与所述晶片活性面1001上的焊垫103电连接。在此过程中，优选的，同时形成金属模拟图案a。在导电迹线123的焊垫或连接点上形成导电凸柱127，在此过程中，优选的，在面板组件800的金属模拟图案形成区形成金属模拟图案b；
导电层由导电迹线和/或导电凸柱127构成，导电层可以为一层也可以为多层。
如图4h所示，在塑封层正面121、钝化层150以及导电层上形成介电层133，从面板组件切割分离晶片100，切割封装后的晶片形成单个芯片。
分离过程和介电层133施加过程也可以为：从面板组件800中分离晶片100，利用机械或激光沿着晶片100的外围进行切割。在钝化层150和导电层上形成介电层133；以及切割封装后的晶片形成单个芯片。
封装成型的晶片结构如图5d所示。形成的芯片135结构如图6d所示。
图4a至图4h所示出的封装实施例中，示出了在封装过程中形成的封装层结构包括形成钝化层150、导电层和介电层133，但这仅是示例性的，还可以根据具体的封装产品种类，例如形成钝化层150和导电层，又例如仅形成导电层。
图5a至图5d是根据本公开一些示例性实施例提供的利用上述封装方法得到的晶片封装结构的示意图。晶片封装结构包括：至少一个晶片100，所述晶片具有活性面101和晶片背面107；包封在至少一个所述晶片的塑封层117；至少一个所述晶片的活性面101形成有复合层；
在一些实施例中，所述复合层包括导电层和/或钝化层150和/或介电层133；
在一些实施例中，至少一个所述晶片100包括晶片侧面129，所述塑封层117包封住所述晶片侧面129和所述晶片背面107；
在一些实施例中，至少一个所述晶片100包括晶片侧面129，所述塑封层117包封住所述晶片侧面129；
在一些实施例中，所述塑封层117的材料和厚度设计为与所述介电层133的材料和厚度相匹配，以减缓或消除翘曲；
可选的，所述塑封层117可采用有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF(Ajinomoto buildup film)、或具有合适填充物的其它聚合物；
可选的，所述导电层是一层或多层的金、银、铜、锡、铝等材料或其它合适的导电材料；
可选的，所述介电层133为BCB苯并环丁烯、PI聚酰亚胺、PBO聚苯并恶唑、ABF、二氧化硅、氮化硅、氮氧化硅、五氧化二钽、氧化铝、聚合物基质介电膜、有机聚合物膜；也可以为有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF、或具有合适填充物的其它聚合物；还可以为其它具有相似绝缘和结构特性的材料。
图5a是根据本公开一些示例性实施例提供的利用上述封装方法得到的晶片封装结构的示意图。晶片封装结构包括：
半导体晶片100，所述半导体晶片100具有活性面101和晶片背面107，晶片100包括多个裸片，其中每一个裸片的活性表面构成了晶片100的活性面101，活性面101包括用于将功能电路引出的焊垫103以及用于保护该焊垫103的绝缘保护层105；
包封在所述半导体晶片100的塑封层117；
形成在所述半导体晶片100活性表面上的导电层，可选的，导电层由导电迹线123和/或导电凸柱127构成，可选的导电层可以为一层也可以为多层；
形成在所述导电层和所述半导体晶片100活性表面上的介电层133，介电层133起到保护导电层和绝缘的作用；
在一些实施例中，所述导电层与所述半导体晶片100活性表面上的焊垫103电连接，用于将所述焊垫103引出；
在一些实施例中，所述塑封层117具有塑封层正面，所述塑封层正面还可以包括金属模拟图案125；
在优选实施例中，通过芯片封装结构的模拟设计，所述塑封层的材料和/或厚度设计为与所述介电层的材料和/或厚度相匹配，以减缓或消除翘曲；
在一些实施例中，所述塑封层包封住所述晶片100的晶片侧面129和晶片背面107；
在另一些实施例中，如图5b所示，所述塑封层117包封住所述晶片100的晶片侧面129，露出晶片背面107。
在一些优选示例中，如图5c所述，所述介电层133的表面具有凹槽137。
图5d是根据本公开一些示例性实施例提供的利用上述封装方法得到的晶片封装结构的示意图。晶片封装结构包括：至少一个晶片100，所述晶片100具有活性面101和晶片背面107；包封在至少一个所述晶片100的塑封层117；至少一个所述晶片100的活性面101形成有复合层；所述复合层包括导电层，介电层133和钝化层150；
在一些实施例中，至少一个所述晶片100包括晶片侧面129，所述塑封层117包封住所述晶片侧面129和所述晶片背面107；
在一些实施例中，所述塑封层117包封住所述晶片100的晶片侧面129，露出晶片背面107；
在一些实施例中，导电层由导电迹线123和/或导电凸柱127构成，导电层可以为一层也可以为多层；
在一些实施例中，所述塑封层117的材料和厚度设计为与所述介电层133的材料和厚度相匹配，以减缓或消除翘曲；
在一些实施例中，所述介电层133的表面具有凹槽137。
图6a至图6d是根据本公开一些示例性实施例提供的利用上述封装方法得到的芯片135封装结构的示意图，芯片135封装结构包括：至少一个裸片140，所述裸片140具有裸片活性面141和裸片背面143；形成在至少一个所述裸片背面143的塑封层117；形成在至少一个所述裸片活性面141的复合层。
在一些实施例中，所述复合层包括导电层和/或钝化层和/或介电层133。
在一些实施例中，所述塑封层117的边缘和裸片140的边缘齐平。
在一些实施例中，所述塑封层117的材料和/或厚度设计为与所述介电层133的材料和/或厚度相匹配，以减缓或消除翘曲；
可选的，所述塑封层117可采用有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF(Ajinomoto buildup film)、或具有合适填充物的其它聚合物；
可选的，所述导电层是一层或多层的金、银、铜、锡、铝等材料或其它合适的导电材料；
可选的，所述介电层133为BCB苯并环丁烯、PI聚酰亚胺、PBO聚苯并恶唑、ABF、二氧化硅、氮化硅、氮氧化硅、五氧化二钽、氧化铝、聚合物基质介电膜、有机聚合物膜；也可以为有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF、或具有合适填充物的其它聚合物；还可以为其它具有相似绝缘和结构特性的材料。
图6a是根据本公开一些示例性实施例提供的利用上述封装方法得到的芯片135封装结构的示意图。芯片135封装结构包括：
裸片140，所述裸片140具有裸片活性面141和裸片背面143，裸片活性面141还包括用于将功能电路引出的焊垫103以及用于保护该焊垫的绝缘保护层105；
形成在所述裸片背面143的塑封层117；
形成在所述裸片活性面143上的导电层，导电层由导电迹线123和/或导电凸柱127构成，导电层可以为一层也可以为多层；
形成在所述导电层上的介电层133，介电层133起到保护导电层和绝缘的作用；
在一些实施例中，所述导电层与所述裸片活性面141上的焊垫103电连接，用于将所述焊垫103引出；
在一些实施例中，所述介电层133的边缘和裸片140的边缘齐平；
在优选实施例中，通过芯片封装结构的模拟设计，所述塑封层117的材料和/或厚度设计为与所述介电层133的材料和/或厚度相匹配，以减缓或消除翘曲。
在一些实施例中，所述塑封层117的边缘和裸片140的边缘齐平；
在另一些实施例中，如图6b所示，所述裸片背面143没有包封的塑封层117，裸露出裸片背面143。
再一些实施例中，如图6c所示，所述介电层133的表面具有凹槽137。
图6d是根据本公开一些示例性实施例提供的利用上述封装方法得到的芯片135封装结构的示意图。芯片135封装结构包括：至少一个裸片140，所述裸片140具有裸片活性面141和裸片背面143；形成在至少一个所述裸片背面143的塑封层117；形成在至少一个所述裸片活性面141的复合层；所述复合层包括导电层，介电层133和钝化层；
在一些实施例中，所述塑封层117的边缘和裸片140的边缘齐平；
在一些实施例中，所述介电层133的边缘和裸片140的边缘齐平；
在一些实施例中，导电层由导电迹线123和/或导电凸柱127构成，导电层可以为一层也可以为多层；
在一些实施例中，所述裸片背面143没有包封的塑封层117，裸露出裸片背面143。
再一些实施例中，所述介电层133的表面具有凹槽137；
在优选实施例中，通过芯片封装结构的模拟设计，所述塑封层117的材料和/或厚度设计为与所述介电层133的材料和/或厚度相匹配，以减缓或消除翘曲。
图7示出了封装芯片在使用时的示意图，在使用过程中通过焊料601将封装芯片连接到电路板或基板上603上，然后与其他电路原件进行连接。
当所述封装芯片的介电层133的表面上具有凹槽137时，可使焊料601连接稳定，不易移动。
在通过焊料601将芯片135连接到电路板或基板502上时，需要经过回流(reflow)过程，需将焊料601加热到熔点以上。在此过程中，由于位于裸片活性面一侧的介电层133的材料和裸片的材料之间材料特性的差异，易于在加热时，在芯片封装结构中产生局部热应力，使芯片封装结构产生翘曲，而当裸片背面一侧具有塑封层117时，由于这种“平衡”的封装结构，即有机层材料特性/无机层材料特性/有机层材料特性，可以减缓或者消除芯片封装结构的翘曲。
进一步的，可以通过对芯片封装结构的模拟设计，将塑封层117的材料性质和/或厚度设计为和介电层133的材料和/或厚度相匹配。从而更好的减少或消除芯片封装结构的翘曲。
以上所述的具体实施例，其目的是对本公开的技术方案和技术效果进行进一步的详细说明，但是本领域技术人员将理解的是，以上所述具体实施例，并不用于限制本公开，凡在本公开的发明思路之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (45)

1.一种半导体器件封装方法，其特征在于，包括：
提供至少一个晶片，所述晶片具有活性面和晶片背面；
将至少一个所述晶片排布在面板上形成面板组件；
在所述面板组件上的所述晶片的所述活性面上形成导电层；
在所述晶片的所述活性面和所述导电层上形成介电层。
2.根据权利要求1所述的方法，其特征在于，所述晶片的所述活性面包括焊垫和绝缘保护层，所述导电层形成在所述焊垫和所述绝缘保护层上，所述导电层和所述焊垫电连接，用于将焊垫引出。
3.根据权利要求2所述的方法，其特征在于，所述晶片的所述晶片背面朝向所述面板组件，所述晶片的所述活性面朝离所述面板组件，裸露出所述活性面。
4.根据权利要求3所述的方法，其特征在于，所述面板组件具有面板组件正面，所述面板组件正面为一个平面。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述面板组件包括空白区，所述空白区包括电连接点接触区，所述电连接点接触区用于提供和电连接点接触的位置。
6.根据权利要求1-4中任一项所述的方法，其特征在于，所述面板组件包括空白区，所述空白区包括密封区，所述密封区用于提供密封件密合的位置。
7.根据权利要求1-4中任一项所述的方法，其特征在于，所述面板组件包括空白区，所述空白区包括金属模拟图案形成区。
8.根据权利要求7所述的方法，其特征在于，还包括在所述金属模拟图案形成区形成金属模拟图案的步骤。
9.根据权利要求1-4和8中任一项所述的方法，其特征在于，所述面板组件包括至少一个导电件，至少一个所述导电件的至少一部分与至少一个电连接点的位置相对应。
10.根据权利要求1-4和8中任一项所述的方法，其特征在于，所述面板组件为通过塑性材料成型将至少一个所述晶片连成一体。
11.根据权利要求10所述的方法，其特征在于，所述塑性材料成型包括：将至少一个所述晶片排布在载板或排布在下模板；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面以及所述晶片上形成塑封层，以构造面板组件。
12.根据权利要求9所述的方法，其特征在于，所述面板组件为通过塑性材料成型将至少一个所述晶片，至少一个所述导电件连成一体。
13.根据权利要求12所述的方法，其特征在于，所述塑性材料成型包括：
将至少一个所述晶片和至少一个导电件排布在载板或排布在下模板；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面，和所述晶片以及所述导电件上形成塑封层，以构造面板组件。
14.根据权利要求10所述的方法，其特征在于，所述塑性材料成型包括：
提供至少一个具有通孔的模具框；
将至少一个所述晶片和至少一个所述模具框排布在载板或排布在下模板，所述晶片排布在所述通孔中；
所述晶片的所述活性面朝向载板正面或朝向下模板正面；
在所述载板正面或所述下模板正面，和所述晶片以及所述模具框上形成塑封层，以构造面板组件。
15.一种半导体器件封装方法，其特征在于，包括：
提供至少一个晶片，所述晶片具有活性面和晶片背面；
将至少一个所述晶片排布在面板上形成面板组件；
在至少一个所述晶片的活性面一侧形成导电层和/或介电层。
16.根据权利要求15中所述的半导体器件封装方法，其特征在于，形成面板组件的步骤包括在晶片活性面上形成钝化层的步骤。
17.根据权利要求15或16所述的半导体器件封装方法，其特征在于，面板组件正面包括空白区，所述空白区被配置为提供至少一个电连接点接触区，所述电连接点接触区用于提供和电连接点接触的位置。
18.根据权利要求17中所述的半导体器件封装方法，其特征在于，所述空白区包括密封区，所述密封区用于提供密封件密合的位置。
19.根据权利要求15或16所述的半导体器件封装方法，其特征在于，面板组件正面包括空白区，所述空白区包括金属模拟图案形成区。
20.根据权利要求15-19中任一项所述的半导体器件封装方法，其特征在于，所述面板组件为通过塑性材料成型将至少一个所述晶片连成一体。
21.一种半导体器件，其特征在于，包括：
晶片，所述晶片具有活性面和晶片背面；
包封在所述晶片的塑封层；
形成在所述晶片的所述活性面上的导电层；
形成在所述晶片的活性面和所述导电层上的介电层。
22.根据权利要求21所述的半导体器件，其特征在于，所述晶片的所述活性面包括焊垫和绝缘保护层，所述导电层形成在所述焊垫和所述绝缘保护层上，所述导电层和所述焊垫电连接，用于将焊垫引出。
23.根据权利要求22所述的半导体器件，其特征在于，所述塑封层包封住所述晶片的晶片侧面和晶片背面。
24.根据权利要求23所述的半导体器件，其特征在于，所述塑封层的材料和/或厚度设计为与所述介电层的材料和/或厚度相匹配，以减缓或消除翘曲。
25.根据权利要求22所述的半导体器件，其特征在于，所述塑封层包封住所述晶片的所述晶片侧面，露出所述晶片的所述晶片背面。
26.根据权利要求21-25中任一项所述的半导体器件，其特征在于，所述塑封层具有塑封层正面，所述塑封层正面形成有金属模拟图案。
27.根据权利要求21-25中任一项所述的半导体器件，其特征在于，所述介电层的表面具有凹槽。
28.一种半导体器件，其特征在于，包括：
至少一个晶片，所述晶片具有活性面和晶片背面；
包封在至少一个所述晶片的塑封层；
至少一个所述晶片的活性面形成有复合层。
29.根据权利要求28中所述的半导体器件，其特征在于，所述复合层包括导电层和/或钝化层和/或介电层。
30.根据权利要求28中所述的半导体器件，其特征在于，所述复合层包括导电层和介电层。
31.根据权利要求28中所述的半导体器件，其特征在于，所述复合层包括导电层，介电层和钝化层。
32.根据权利要求28-31中任一项所述的半导体器件，其特征在于，至少一个所述晶片包括晶片侧面，所述塑封层包封住所述晶片侧面和所述晶片背面。
33.根据权利要求29-31中任一项所述的半导体器件，其特征在于，所述塑封层的材料和厚度设计为与所述介电层的材料和厚度相匹配，以减缓或消除翘曲。
34.一种半导体器件，其特征在于，包括：
裸片，所述裸片具有裸片活性面和裸片背面；
形成在所述裸片背面的塑封层；
形成在所述裸片活性面上的导电层；
形成在所述裸片活性面和所述导电层上的介电层。
35.根据权利要求34所述的半导体器件，其特征在于，所述裸片活性面包括焊垫和绝缘保护层，所述导电层形成在所述焊垫和所述绝缘保护层上，所述导电层和所述焊垫电连接，用于将焊垫引出。
36.根据权利要求35所述的半导体器件，其特征在于，所述塑封层的边缘和半导体裸片的边缘齐平。
37.根据权利要求35所述的半导体器件，其特征在于，所述介电层的边缘和半导体裸片的边缘齐平。
38.根据权利要求34-37中任一项所述的半导体器件，其特征在于，所述塑封层的材料和/或厚度设计为与所述介电层的材料和/或厚度相匹配，以减缓或消除翘曲。
39.根据权利要求34-37中任一项所述的半导体器件，其特征在于，所述介电层的表面具有凹槽。
40.一种半导体器件，其特征在于，包括：
至少一个裸片，所述裸片具有裸片活性面和裸片背面；
形成在至少一个所述裸片背面的塑封层；
形成在至少一个所述裸片的活性面的复合层。
41.根据权利要求40中所述的半导体器件，其特征在于，所述复合层包括导电层和/或钝化层和/或介电层。
42.根据权利要求40中所述的半导体器件，其特征在于，所述复合层包括导电层和介电层。
43.根据权利要求40中所述的半导体器件，其特征在于，所述复合层包括导电层，介电层和钝化层。
44.根据权利要求40-43中任一项所述的半导体器件，其特征在于，所述塑封层的边缘和半导体裸片的边缘齐平。
45.根据权利要求40-43中任一项所述的半导体器件，其特征在于，所述塑封层的材料和/或厚度设计为与所述介电层的材料和/或厚度相匹配，以减缓或消除翘曲。
CN201910917094.1A 2019-03-26 2019-09-26 半导体器件封装方法及半导体器件 Pending CN111755348A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
SG10201902686R 2019-03-26
SG10201902686R 2019-03-26
SG10201903126W 2019-04-08
SG10201903126W 2019-04-08
CN201910390416 2019-05-10
CN2019103904161 2019-05-10
SG10201905866P 2019-06-25
SG10201905866P 2019-06-25
SG10201908063W 2019-09-02
SG10201908063W 2019-09-02

Publications (1)

Publication Number Publication Date
CN111755348A true CN111755348A (zh) 2020-10-09

Family

ID=68992643

Family Applications (6)

Application Number Title Priority Date Filing Date
CN201921611779.5U Active CN210607192U (zh) 2019-03-26 2019-09-26 面板组件、晶圆封装体以及芯片封装体
CN201910915139.1A Pending CN110648931A (zh) 2019-03-26 2019-09-26 封装方法、面板组件、晶圆封装体以及芯片封装体
CN201921611584.0U Active CN210223952U (zh) 2019-03-26 2019-09-26 面板组件、晶圆封装体以及芯片封装体
CN201910917094.1A Pending CN111755348A (zh) 2019-03-26 2019-09-26 半导体器件封装方法及半导体器件
CN201910914975.8A Pending CN110648930A (zh) 2019-03-26 2019-09-26 封装方法、面板组件、晶圆封装体以及芯片封装体
CN201911134216.6A Pending CN110838452A (zh) 2019-03-26 2019-11-19 封装方法、面板组件、晶圆封装体以及芯片封装体

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201921611779.5U Active CN210607192U (zh) 2019-03-26 2019-09-26 面板组件、晶圆封装体以及芯片封装体
CN201910915139.1A Pending CN110648931A (zh) 2019-03-26 2019-09-26 封装方法、面板组件、晶圆封装体以及芯片封装体
CN201921611584.0U Active CN210223952U (zh) 2019-03-26 2019-09-26 面板组件、晶圆封装体以及芯片封装体

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201910914975.8A Pending CN110648930A (zh) 2019-03-26 2019-09-26 封装方法、面板组件、晶圆封装体以及芯片封装体
CN201911134216.6A Pending CN110838452A (zh) 2019-03-26 2019-11-19 封装方法、面板组件、晶圆封装体以及芯片封装体

Country Status (3)

Country Link
US (2) US11062917B2 (zh)
CN (6) CN210607192U (zh)
TW (8) TWM592597U (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM592597U (zh) 2019-03-26 2020-03-21 新加坡商Ｐｅｐ創新私人有限公司 面板組件、晶圓封裝體以及晶片封裝體
CN113725090A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
CN111739804B (zh) * 2020-06-09 2022-11-01 矽磐微电子(重庆)有限公司 半导体封装方法
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法
JP2022092661A (ja) * 2020-12-11 2022-06-23 日本航空電子工業株式会社 デバイス及びデバイスの製造方法
CN113571461A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法
CN113594052B (zh) * 2021-07-29 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
CN117276094A (zh) * 2023-10-12 2023-12-22 江苏柒捌玖电子科技有限公司 一种晶圆级封装方法及芯链封装结构

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565086B2 (ja) * 1999-04-16 2004-09-15 富士通株式会社 プローブカード及び半導体装置の試験方法
US6537482B1 (en) * 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
JP2002217377A (ja) * 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW589726B (en) * 2003-04-25 2004-06-01 Chipmos Technologies Inc Wafer level packaging process and structure thereof
KR100891522B1 (ko) * 2007-06-20 2009-04-06 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
WO2009154761A1 (en) * 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
KR101003678B1 (ko) * 2008-12-03 2010-12-23 삼성전기주식회사 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US8236613B2 (en) * 2010-05-24 2012-08-07 Alpha & Omega Semiconductor Inc. Wafer level chip scale package method using clip array
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
TWI621224B (zh) * 2017-07-14 2018-04-11 欣興電子股份有限公司 封裝結構及其製造方法
SG190487A1 (en) * 2011-11-14 2013-06-28 United Test & Assembly Ct Lt Semiconductor packages and methods of packaging semiconductor devices
TW201448139A (zh) * 2013-06-03 2014-12-16 Powertech Technology Inc 嵌埋式基板封裝構造及其製造方法
US20150008566A1 (en) * 2013-07-02 2015-01-08 Texas Instruments Incorporated Method and structure of panelized packaging of semiconductor devices
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9396999B2 (en) * 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
WO2016039593A1 (ko) * 2014-09-12 2016-03-17 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
CN104362102A (zh) * 2014-09-28 2015-02-18 南通富士通微电子股份有限公司 晶圆级芯片规模封装工艺
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
TWI584425B (zh) * 2016-06-27 2017-05-21 力成科技股份有限公司 扇出型晶圓級封裝結構
KR102528636B1 (ko) * 2016-06-30 2023-05-03 린텍 가부시키가이샤 반도체 가공용 시트
US10325861B2 (en) * 2016-09-30 2019-06-18 Intel IP Corporation Methods and structures for dicing integrated circuits from a wafer
US10157867B1 (en) * 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
WO2019044512A1 (ja) * 2017-08-31 2019-03-07 住友ベークライト株式会社 電磁波シールド用フィルム
CN211017006U (zh) * 2019-03-26 2020-07-14 Pep创新私人有限公司 面板组件、晶圆封装体以及芯片封装体
TWM592597U (zh) * 2019-03-26 2020-03-21 新加坡商Ｐｅｐ創新私人有限公司 面板組件、晶圓封裝體以及晶片封裝體
TWI712190B (zh) * 2019-07-12 2020-12-01 茂丞科技股份有限公司 晶圓級超聲波感測裝置及其製造方法

Also Published As

Publication number Publication date
CN210607192U (zh) 2020-05-22
TW202107640A (zh) 2021-02-16
TWI755652B (zh) 2022-02-21
TW202025410A (zh) 2020-07-01
CN110648930A (zh) 2020-01-03
TWM595330U (zh) 2020-05-11
TW202025408A (zh) 2020-07-01
CN110838452A (zh) 2020-02-25
CN210223952U (zh) 2020-03-31
CN110648931A (zh) 2020-01-03
TW202121630A (zh) 2021-06-01
US11538695B2 (en) 2022-12-27
TWI753304B (zh) 2022-01-21
TWI796522B (zh) 2023-03-21
TWM592597U (zh) 2020-03-21
TW202021076A (zh) 2020-06-01
TWI762052B (zh) 2022-04-21
US11062917B2 (en) 2021-07-13
TWI728480B (zh) 2021-05-21
US20200312762A1 (en) 2020-10-01
TWM597977U (zh) 2020-07-01
US20200312676A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
CN111755348A (zh) 半导体器件封装方法及半导体器件
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
CN111883521B (zh) 多芯片3d封装结构及其制作方法
TW202036812A (zh) 半導體裝置封裝方法及半導體裝置
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
CN113327880B (zh) 靶点芯片及其制作方法、芯片封装结构的制作方法
CN112117250B (zh) 芯片封装结构及其制作方法
CN112397400B (zh) 半导体封装方法
CN111952190B (zh) 半导体封装方法
CN113471160A (zh) 芯片封装结构及其制作方法
CN114446918A (zh) Mcm封装结构及其制作方法
CN113611616B (zh) 半导体封装方法
CN111668123B (zh) 半导体封装方法
CN111668111B (zh) 半导体封装方法
CN111668118B (zh) 半导体封装方法
CN114613684A (zh) 半导体封装方法
CN114446920A (zh) Mcm封装结构及其制作方法
CN115148713A (zh) Pip封装结构及其制作方法
CN114446919A (zh) Mcm封装结构及其制作方法
CN115148710A (zh) Mcm封装结构及其制作方法
CN114446921A (zh) Mcm封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination