CN112117250B - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN112117250B
CN112117250B CN202010930489.8A CN202010930489A CN112117250B CN 112117250 B CN112117250 B CN 112117250B CN 202010930489 A CN202010930489 A CN 202010930489A CN 112117250 B CN112117250 B CN 112117250B
Authority
CN
China
Prior art keywords
layer
conductive frame
base
die
foot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010930489.8A
Other languages
English (en)
Other versions
CN112117250A (zh
Inventor
霍炎
涂旭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202010930489.8A priority Critical patent/CN112117250B/zh
Publication of CN112117250A publication Critical patent/CN112117250A/zh
Application granted granted Critical
Publication of CN112117250B publication Critical patent/CN112117250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本发明提供了一种芯片封装结构及其制作方法，封装结构中，包括：导电框架、裸片、第一塑封层、再布线层、第二塑封层以及多个引脚；其中，导电框架包括基部与多个脚部，基部包括多个彼此绝缘的子基部，一个子基部与一个脚部通过一个连接部连接；在厚度方向上，连接部与子基部的连接端与连接部与脚部的连接端之间具有高度差；裸片设置在导电框架的基部上；第一塑封层包覆裸片与导电框架；再布线层用于电连接焊盘与对应脚部；第二塑封层包覆再布线层；多个引脚位于导电框架的脚部与第一塑封层的正面上，一个引脚连接一个脚部。通过真空吸附技术将导电框架的脚部吸附到设计高度后再进行塑封以及再布线工序。该设计灵活度高、可大规模使用。

Description

芯片封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构及其制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高集成度、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
现有芯片封装中，打线为一种常见的封装工艺，即利用金线将芯片上的焊盘电连接至引线框架上的引脚。然而，金线大致呈抛物线型，最高处高于裸片的上表面，这造成封装高度较高，不利于降低芯片封装结构的厚度。
针对上述问题，行业内发展了一种载板封装技术。载板封装技术是将裸片与引线框架放置在载板上，后在裸片与引线框架上制作电互连线。但是，上述技术要求引线框架与裸片的高度一致；另外，也要求引线框架的上表面齐平。因而，设计灵活度低、不利于大规模使用。
有鉴于此，本发明提供一种新的芯片封装结构及芯片封装方法，以解决上述技术问题。
发明内容
本发明的发明目的是提供一种芯片封装结构及其制作方法，在降低封装结构的高度同时，提高设计灵活度。
为实现上述目的，本发明的第一方面提供一种芯片封装结构，包括：
导电框架，包括基部与多个脚部，所述基部包括多个彼此绝缘的子基部，一个所述子基部与一个所述脚部通过一个连接部连接；在所述导电框架的厚度方向上，所述连接部与所述子基部的连接端与所述连接部与所述脚部的连接端之间具有高度差；
裸片，包括若干焊盘，所述焊盘位于所述裸片的正面；所述裸片设置在所述导电框架的基部上，所述裸片的背面朝向所述基部；
第一塑封层，包覆所述裸片与所述导电框架，所述第一塑封层的正面暴露所述导电框架的基部与脚部，所述第一塑封层的背面暴露所述裸片的焊盘与所述导电框架的脚部；
再布线层，位于所述脚部、所述焊盘以及所述第一塑封层的背面上，所述再布线层用于电连接所述焊盘与对应脚部；
第二塑封层，包覆所述再布线层；
多个引脚，位于所述导电框架的脚部与所述第一塑封层的正面上，一个所述引脚连接一个所述脚部。
可选地，所述导电框架为一体结构。
可选地，所述连接部的厚度小于所述脚部的厚度；和/或所述连接部的宽度小于所述脚部的宽度。
可选地，所述裸片的正面覆盖有有机保护层，所述有机保护层暴露所述焊盘；所述第一塑封层的背面还暴露所述有机保护层；所述再布线层还位于所述有机保护层上。
可选地，所述引脚上覆盖有抗氧化层。
本发明的第二方面提供一种芯片封装结构的制作方法，包括：
提供第一载板与放置于所述第一载板的至少一组待处理件，每组所述待处理件包括：预制导电框架与裸片，所述预制导电框架包括基部与多个脚部，所述基部包括多个子基部，一个所述子基部与一个所述脚部通过一个连接部连接；所述基部与所述脚部放置于所述第一载板上；所述裸片包括若干焊盘，所述焊盘位于所述裸片的正面；所述裸片固定于所述预制导电框架的基部上，所述裸片的背面朝向所述基部；
提供第二载板，所述第二载板平行于所述第一载板放置；抽真空以吸附所述待处理件，使所述预制导电框架的脚部朝向所述第二载板运动直至贴附于所述第二载板，所述脚部运动引起所述连接部变形；所述预制导电框架形成导电框架，所述待处理件形成待封装件；
在所述第二载板的表面形成包埋所述待封装件的第一塑封层；减薄所述第一塑封层，直至露所述导电框架的基部；
去除所述第二载板，暴露所述导电框架的脚部；在所述第一塑封层内形成第一开口，以暴露所述焊盘；在所述脚部、所述焊盘以及所述第一塑封层的背面上形成再布线层，以电连接所述焊盘与对应脚部；
在所述第一塑封层以及所述再布线层上形成第二塑封层；
在所述导电框架的基部形成隔离槽，所述隔离槽将所述基部隔断为多个彼此分离的子基部，在所述隔离槽内填入绝缘材料形成绝缘层；在所述第一塑封层内形成第二开口，以暴露所述导电框架的脚部；在所述导电框架的脚部与所述第一塑封层的正面上形成多个引脚，一个所述引脚连接一个所述脚部；
切割形成芯片封装结构，每个所述芯片封装结构中包含一组所述待封装件。
可选地，所述待处理件中，所述裸片的正面覆盖有有机保护层；真空吸附所述待处理件步骤中，所述第二载板贴附于所述有机保护层；去除所述第二载板步骤中，还暴露所述有机保护层；在所述第一塑封层内形成第一开口替换为：在所述有机保护层内形成第一开口，以暴露所述焊盘；所述再布线层还形成在所述有机保护层上。
可选地，放置于所述第一载板的所述待处理件具有多组，所述再布线层电连接组内的所述焊盘与对应脚部。
可选地，通过机械加工法、和/或化学腐蚀法形成所述预制导电框架。
可选地，形成所述引脚后，还包括：在所述引脚上形成抗氧化层。
可选地，减薄所述第一塑封层，直至露所述导电框架的基部的步骤在形成所述第二塑封层步骤后，形成所述隔离槽步骤前进行。
与现有技术相比，本发明的有益效果在于：通过真空吸附技术将导电框架的脚部吸附到设计高度后再进行塑封以及再布线工序。该设计灵活度高、可大规模使用。
附图说明
图1是本发明第一实施例的芯片封装结构的制作方法的流程图；
图2至图11是图1中的流程对应的中间结构示意图；
图12是本发明第一实施例的芯片封装结构的截面结构示意图；
图13是本发明第二实施例的芯片封装结构的截面结构示意图；
图14是图13中的芯片封装结构的制作方法的流程图；
图15至图17是图14中的流程对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
芯片封装结构1、6 待处理件10
预制导电框架11' 裸片12
基部111 脚部112
子基部111a 连接部113
裸片的背面12b 裸片的正面12a
焊盘121 塑封层13
第一塑封层的正面13a 第一塑封层的背面13b
再布线层14 金属块14a
第二塑封层15 引脚16
第一载板2 第二载板3
第一支撑板4 第二支撑板5
导电框架11 待封装件20
有机保护层120 绝缘层111b
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的制作方法的流程图。图2至图11是图1中的流程对应的中间结构示意图。图12是本发明第一实施例的芯片封装结构的截面结构示意图。
首先，参照图1中的步骤S1、图2与图3所示，提供第一载板2与放置于第一载板2的至少一组待处理件10，每组待处理件10包括：预制导电框架11'与裸片12，预制导电框架11'包括基部111与多个脚部112，基部111包括多个子基部111a，一个子基部111a与一个脚部112通过一个连接部113连接；基部111与脚部112放置于第一载板2上；裸片12包括若干焊盘121，焊盘121位于裸片12的正面12a；裸片12固定于预制导电框架11'的基部111上，裸片12的背面12b朝向基部111。其中，图2是第一载板和多组待处理件的俯视图；图3是沿着图2中的AA线的剖视图。
参照图3所示，本实施例中，连接部113的厚度小于脚部112的厚度；参照图2所示，连接部113的宽度小于脚部112的宽度。
一些实施例中，连接部113的厚度也可以小于或等于脚部112的厚度；连接部113的宽度小于或等于脚部112的宽度。
本实施例中，预制导电框架11'为一体结构，可以通过机械加工法、和/或化学腐蚀法形成。
具体地，预制导电框架11'的一种形成方法可以包括：
提供承载于载板的金属板，在金属板上形成第一图形化掩膜层；该第一图形化掩膜层暴露基部区域、脚部区域以及连接脚部区域与基部区域的连接区域之外区域的金属板；
以第一图形化掩膜层为掩膜腐蚀金属板，保留基部区域、脚部区域以及连接脚部区域与基部区域之间的连接区域的金属板，去除其余区域的金属板；
去除第一图形化掩膜层；
在保留的金属板，以及金属板暴露的载板表面形成第二图形化掩膜层；该第二图形化掩膜层暴露连接区域的金属板；
以第二图形化掩膜层为掩膜腐蚀连接区域的金属板的部分厚度；
去除第二图形化掩膜层。
第一图形化掩膜层与第二图形化掩膜层可以为光刻胶，对应采用灰化法去除。
金属板的材料可以为铜。
腐蚀形成的多个预制导电框架11'可以翻转至第一载板2上承载。
第一载板2为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
其它实施例中，预制导电框架11'的基部111、多个脚部112以及连接部113的材料也可以不同，例如通过焊接工艺固定在一起。
本实施例中，裸片12可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)。本实施例不限定裸片12的功能。
裸片12可以为分割晶圆形成。晶圆包括晶圆正面与晶圆背面，晶圆正面设置有焊盘121和保护焊盘121的绝缘层(未示出)。晶圆切割后形成裸片12，相应地，裸片12包括正面12a与背面12b，正面12a设置有焊盘121和电绝缘相邻焊盘121的绝缘层。
晶圆在切割前可以自背面减薄厚度，以降低裸片12的厚度。
裸片12的背面12b与基部111之间可以通过粘胶固定。
具体地，可先在各个预制导电框架11'的基部111上布置胶水，接着将排布有各个裸片12的另一载板与第一载板2对合，裸片12与对应的基部111粘合。
参照图2所示，一组待处理件10位于第一载板2表面的一块区域，便于后续切割。第一载板2表面放置多组待处理件10，以同时制作多个芯片封装结构1，有利于批量化生产、降低成本。一些实施例中，第一载板2表面也可以放置一组待处理件10。
接着，参照图1中的步骤S2与图4所示，提供第二载板3，第二载板3平行于第一载板2放置；抽真空以吸附待处理件10，使预制导电框架11'的脚部112朝向第二载板3运动直至贴附于第二载板3，脚部112运动引起连接部113变形；预制导电框架11'形成导电框架11，待处理件10形成待封装件20。
本步骤S2利用真空吸附装置实现。真空吸附装置具有一抽真空通道，自真空吸附装置的表面开有与该抽真空通道连通的多个的抽真空孔。
第二载板3置于预定高度，对真空吸附装置抽真空，由于裸片12与基部111的重量大于脚部112的重量，因而，脚部112被吸附至第二载板3。
脚部112与第二载板3之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在第二载板3表面涂布一整面粘结层，将吸附的各个脚部112黏附于该粘结层上。
粘结层可以采用易剥离的材料，以便将第二载板3剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
第二载板3与第一载板2之间的距离可以根据设计需要而定。
可以看出，本步骤S2中，既无需要求一个预制导电框架11'内的基部111与各脚部112的上表面齐平，也无需要求各个预制导电框架11'的上表面齐平。
之后，参照图1中的步骤S3与图5所示，在第二载板2的表面形成包埋待封装件20的第一塑封层13；参照图6所示，减薄第一塑封层13，直至露出导电框架11的基部111。
第一塑封层13的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。第一塑封层13的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在各个裸片12与导电框架11之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，第一塑封层13也可以采用热压成型、传递成型等塑性材料成型的方式成型。
第一塑封层13可以包括相对的正面13a与背面13b。
参照图6所示，第一塑封层13的减薄自正面13a进行，可采用机械研磨例如采用砂轮研磨。
本步骤形成了待封装件20的塑封体。
之后，参照图1中的步骤S4与图7所示，去除第二载板3，暴露导电框架11的脚部112；在第一塑封层13内形成第一开口，以暴露焊盘121；在脚部112、焊盘121以及第一塑封层13的背面13b上形成再布线层14，以电连接焊盘121与对应脚部112。
第二载板3的去除方式可以为激光剥离、UV照射等现有去除方式。
去除第二载板3后，可以在第一塑封层13的正面13a上设置第一支撑板4。
第一支撑板4为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
第一支撑板4与第一塑封层13的正面13a之间可以设置粘结层，以此实现两者之间的固定。
粘结层可以采用易剥离的材料，以便将第一支撑板4剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
本实施例中，形成再布线层14包括如下步骤S31～S38。
步骤S31：在各个脚部112与第一塑封层13的背面13b上形成光刻胶层。
本步骤S31中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个脚部112与第一塑封层13的背面13b上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S32：曝光显影光刻胶层，以形成图形化的光刻胶层。
本步骤S32对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S33：以图形化的光刻胶层为掩膜，干法刻蚀、湿法刻蚀或激光烧灼第一塑封层13形成若干第一开口，以暴露出各个焊盘121的部分区域。一个第一开口暴露一个焊盘121或多个焊盘121的部分区域。
步骤S34：灰化去除剩余的光刻胶层。
步骤S35：在暴露出的各个焊盘121、各个脚部112以及第一塑封层13的背面13b上形成光刻胶层。
光刻胶层的形成方法可以参照步骤S31中的光刻胶层的形成方法。
步骤S36：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的再布线层14的金属块14a所在区域互补。
步骤S37：在第一预定区域的互补区域填充金属层以形成各个金属块14a。
本步骤S37可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S35形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在暴露出的各个焊盘121、各个脚部112以及第一塑封层13的背面13b上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。一些实施例中，还可以采用先溅射、后刻蚀的方法形成金属块14a。
步骤S38：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
金属块14a可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
再布线层14可以包括一层或多层。
再接着，参照图1中的步骤S5与图8所示，在第一塑封层13以及再布线层14上形成第二塑封层15。
第二塑封层15的形成工艺可以参照第一塑封层13的形成工艺。
第二塑封层15形成后，去除第一支撑板4。
之后，参照图1中的步骤S6与图9所示，在导电框架11的基部111形成隔离槽，隔离槽将基部111隔断为多个彼此分离的子基部111a，在隔离槽内填入绝缘材料材料，形成绝缘层111b；参照图10所示，在第一塑封层13内形成第二开口，以暴露导电框架11的脚部112；在导电框架11的脚部112与第一塑封层13的正面13a上形成多个引脚16，一个引脚16连接一个脚部.112。
本步骤S6中，可以在第二塑封层15上形成第二支撑板5。
第一支撑板4为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
第二支撑板5与第二塑封层15之间可以设置粘结层，以此实现两者之间的固定。
粘结层可以采用易剥离的材料，以便将第二支撑板5剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
隔离槽的形成方法可以包括：
在导电框架11的基部111以及第一塑封层13的正面13a上形成一图形化掩膜层；以该图形化掩膜层暴露预定隔离槽区域；
以图形化掩膜层为掩膜进行干法刻蚀或湿法刻蚀基部111，形成隔离槽；
去除图形化掩膜层。
图形化掩膜层可以为光刻胶，对应采用灰化法去除。
绝缘层111b的材料可以为氮化硅或二氧化硅等，对应采用物理气相沉积法或化学气相沉积法形成。隔离槽外的绝缘材料可以采用化学机械研磨法抛光去除。
在第一塑封层13内形成第二开口的方法可以参照前述形成第一开口的方法。
引脚16的形成方法可以参照前述再布线层的形成方法。
一些实施例中，还可以在引脚16上形成抗氧化层。抗氧化层可以包括：a1)锡层、或a2)自下而上堆叠的镍层与金层、或a3)自下而上堆叠的镍层、钯层与金层。抗氧化层可以采用电镀工艺形成。引脚16的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
一些实施例中，减薄第一塑封层13，直至露出导电框架11的基部111的工序也可以不在步骤S3中进行，而在本步骤S6中进行。之后再形成隔离槽。
接着，参照图1中的步骤S7、图11与图12所示，切割形成多个芯片封装结构1，每个芯片封装结构1中包含一组待封装件20。
可以看出，上述实施例通过真空吸附技术将预制导电框架11'的脚部112吸附到设计高度后再进行塑封以及再布线工序。相对于现有技术中的载板封装技术，对预制导电框架11'与裸片12的高度无要求，也不要求预制导电框架11'的上表面齐平，因而设计灵活度高、可大规模使用。
参照图12所示，本发明第一实施例的芯片封装结构1包括：
导电框架11，包括基部111与多个脚部112，基部111包括多个彼此绝缘的子基部111a，一个子基部111a与一个脚部112通过一个连接部113连接；在导电框架11的厚度方向上，连接部113与子基部111a的连接端与连接部113与脚部112的连接端之间具有高度差；
裸片12，包括若干焊盘121，焊盘121位于裸片12的正面12a；裸片12设置在导电框架11的基部111上，裸片12的背面12b朝向基部111；
第一塑封层13，包覆裸片12与导电框架11，第一塑封层13的正面13a暴露导电框架11的基部111与脚部112，第一塑封层13的背面13b暴露裸片12的焊盘121与导电框架11的脚部112；
再布线层14，位于脚部112、焊盘121以及第一塑封层13的背面13b上，再布线层14用于电连接焊盘121与对应脚部112；
第二塑封层15，包覆再布线层14；
多个引脚16，位于导电框架11的脚部112与第一塑封层13的正面13a上，一个引脚16连接一个脚部112。
本实施例中，导电框架11为一体结构，基部111、多个脚部112以及连接部113的材料相同。
其它实施例中，导电框架11的基部111、多个脚部112以及连接部113的材料也可以不同，例如通过焊接工艺固定在一起。
本实施例中，连接部113的厚度小于脚部112的厚度；连接部113的宽度小于脚部112的宽度。
一些实施例中，连接部113的厚度也可以小于或等于脚部112的厚度；连接部113的宽度小于或等于脚部112的宽度。
裸片12可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSORDIE)、或射频裸片(RADIO FREQUENCE DIE)。本实施例不限定裸片12的功能。
第一塑封层13和/或第二塑封层15的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。
再布线层14可以包括一层或多层。
引脚16的材料可以为铜。
一些实施例中，引脚16上还具有抗氧化层。抗氧化层可以包括：a1)锡层、或a2)自下而上堆叠的镍层与金层、或a3)自下而上堆叠的镍层、钯层与金层。抗氧化层可以采用电镀工艺形成。引脚16的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
参照图12所示，本实施例中的芯片封装结构1，通过导电框架11的设置，可降低封装结构1的高度，且封装结构1的高度可调解。此外，导电框架11的基部111暴露在第一塑封层13的正面13a，结合背面13b的引脚16，可实现封装结构1的双面散热。
图13是本发明第二实施例的芯片封装结构的截面结构示意图。参照图13所示，本实施例中的芯片封装结构6与图12所示实施例一的芯片封装结构1大致相同，区别仅在于：裸片12的正面12a覆盖有有机保护层120，有机保护层120暴露焊盘121；第一塑封层13的正面13a还暴露有机保护层120；再布线层14还位于有机保护层120上。
本发明一实施例提供了图13中的芯片封装结构6的制作方法。图14是制作方法的流程图。图15至图17是图14中的流程对应的中间结构示意图。
首先，参照图14中的步骤S1'与图15所示，提供第一载板2与放置于第一载板2的至少一组待处理件10，每组待处理件10包括：预制导电框架11'与裸片12，预制导电框架11'包括基部111与多个脚部112，基部111包括多个子基部111a，一个子基部111a与一个脚部112通过一个连接部113连接；基部111与脚部112放置于第一载板2上；裸片12包括若干焊盘121，焊盘121位于裸片12的正面12a；裸片12的正面12a覆盖有有机保护层120；裸片12固定于预制导电框架11'的基部111上，裸片12的背面12b朝向基部111。
可以看出，步骤S1'与实施例一中的步骤S1大致相同，区别仅在于：裸片12的正面12a覆盖有有机保护层120。
步骤S1'中，可以在裸片12的正面12a上施加有机保护层120，有机保护层120的施加过程可以为：在晶圆切割为裸片12之前在晶圆正面上施加有机保护层120，切割具有有机保护层120的晶圆形成具有有机保护层120的裸片12，也可以为：在晶圆切割为裸片12之后，在裸片12的正面12a上施加有机保护层120。
有机保护层120为绝缘材料，具体可以为有机高分子聚合物绝缘材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在焊盘121以及相邻焊盘121之间的绝缘层上，或b)先涂布或印刷在焊盘121以及相邻焊盘121之间的绝缘层上、后固化，或c)通过注塑工艺固化在焊盘122以及相邻焊盘121之间的绝缘层上。
有机保护层120可以包括一层或多层。
对于本实施例二与实施例一的制作方法中各步骤中的相同或相似结构、制作方法请参照前述实施例对应部分，本实施例重点介绍区别之处。
接着，参照图14中的步骤S2'与图16所示，提供第二载板3，第二载板3平行于第一载板2放置，第二载板3贴附于有机保护层120；抽真空以吸附待处理件10，使预制导电框架11'的脚部112朝向第二载板3运动直至贴附于第二载板3，脚部112运动引起连接部113变形；预制导电框架11'形成导电框架11，待处理件10形成待封装件20。
本步骤S2'与实施例一中的步骤S2大致相同，区别仅在于：真空吸附待处理件10时，第二载板3贴附于有机保护层120。换言之，导电框架11的基部111、裸片12、以及有机保护层120的高度之和决定了芯片封装高度。有机保护层120在吸附过程中可对裸片12起缓冲作用。
一些实施例中，真空吸附待处理件10时，第二载板3与有机保护层120之间也可以具有间隙。
之后，参照图14中的步骤S4'与图17所示，去除第二载板3，暴露导电框架11的脚部112与有机保护层120；在有机保护层120内形成第一开口，以暴露焊盘121；在脚部112、焊盘121、有机保护层120以及第一塑封层13的背面13b上形成再布线层14，以电连接焊盘121与对应脚部112。
本步骤S4'与实施例一中的步骤S4大致相同，区别仅在于：去除第二载板3后，还暴露有机保护层120；在第一塑封层13内形成第一开口替换为：在有机保护层120内形成第一开口，以暴露焊盘121；再布线层14还形成在有机保护层120上。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种芯片封装结构的制作方法，其特征在于，包括：
提供第一载板与放置于所述第一载板的至少一组待处理件，每组所述待处理件包括：预制导电框架与裸片，所述预制导电框架包括基部与多个脚部，所述基部包括多个子基部，一个所述子基部与一个所述脚部通过一个连接部连接；所述基部与所述脚部放置于所述第一载板上；所述裸片包括若干焊盘，所述焊盘位于所述裸片的正面；所述裸片固定于所述预制导电框架的基部上，所述裸片的背面朝向所述基部；
提供第二载板，所述第二载板平行于所述第一载板放置；抽真空以吸附所述待处理件，使所述预制导电框架的脚部朝向所述第二载板运动直至贴附于所述第二载板，所述脚部运动引起所述连接部变形；所述预制导电框架形成导电框架，所述待处理件形成待封装件；
在所述第二载板的表面形成包埋所述待封装件的第一塑封层；减薄所述第一塑封层，直至露所述导电框架的基部；
去除所述第二载板，暴露所述导电框架的脚部；在所述第一塑封层内形成第一开口，以暴露所述焊盘；在所述脚部、所述焊盘以及所述第一塑封层的背面上形成再布线层，以电连接所述焊盘与对应脚部；
在所述第一塑封层以及所述再布线层上形成第二塑封层；
在所述导电框架的基部形成隔离槽，所述隔离槽将所述基部隔断为多个彼此分离的子基部，在所述隔离槽内填入绝缘材料形成绝缘层；在所述第一塑封层内形成第二开口，以暴露所述导电框架的脚部；在所述导电框架的脚部与所述第一塑封层的正面上形成多个引脚，一个所述引脚连接一个所述脚部；
切割形成芯片封装结构，每个所述芯片封装结构中包含一组所述待封装件。
2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述待处理件中，所述裸片的正面覆盖有有机保护层；真空吸附所述待处理件步骤中，所述第二载板贴附于所述有机保护层；去除所述第二载板步骤中，还暴露所述有机保护层；在所述第一塑封层内形成第一开口替换为：在所述有机保护层内形成第一开口，以暴露所述焊盘；所述再布线层还形成在所述有机保护层上。
3.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，放置于所述第一载板的所述待处理件具有多组，所述再布线层电连接组内的所述焊盘与对应脚部。
4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，通过机械加工法、和/或化学腐蚀法形成所述预制导电框架。
5.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，形成所述引脚后，还包括：在所述引脚上形成抗氧化层。
6.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，减薄所述第一塑封层，直至露所述导电框架的基部的步骤在形成所述第二塑封层步骤后，形成所述隔离槽步骤前进行。
7.一种芯片封装结构，其特征在于，所述芯片封装结构采用权利要求1所述的芯片封装结构的制作方法制备得到；所述芯片封装结构包括：
导电框架，包括基部与多个脚部，所述基部包括多个彼此绝缘的子基部，一个所述子基部与一个所述脚部通过一个连接部连接；在所述导电框架的厚度方向上，所述连接部与所述子基部的连接端与所述连接部与所述脚部的连接端之间具有高度差；
裸片，包括若干焊盘，所述焊盘位于所述裸片的正面；所述裸片设置在所述导电框架的基部上，所述裸片的背面朝向所述基部；
第一塑封层，包覆所述裸片与所述导电框架，所述第一塑封层的正面暴露所述导电框架的基部与脚部，所述第一塑封层的背面暴露所述裸片的焊盘与所述导电框架的脚部；
再布线层，位于所述脚部、所述焊盘以及所述第一塑封层的背面上，所述再布线层用于电连接所述焊盘与对应脚部；
第二塑封层，包覆所述再布线层；
多个引脚，位于所述导电框架的脚部与所述第一塑封层的正面上，一个所述引脚连接一个所述脚部。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述导电框架为一体结构。
9.根据权利要求7或8所述的芯片封装结构，其特征在于，所述连接部的厚度小于所述脚部的厚度；和/或所述连接部的宽度小于所述脚部的宽度。
10.根据权利要求7所述的芯片封装结构，其特征在于，所述裸片的正面覆盖有有机保护层，所述有机保护层暴露所述焊盘；所述第一塑封层的背面还暴露所述有机保护层；所述再布线层还位于所述有机保护层上。
11.根据权利要求7所述的芯片封装结构，其特征在于，所述引脚上覆盖有抗氧化层。
CN202010930489.8A 2020-09-07 2020-09-07 芯片封装结构及其制作方法 Active CN112117250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010930489.8A CN112117250B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010930489.8A CN112117250B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112117250A CN112117250A (zh) 2020-12-22
CN112117250B true CN112117250B (zh) 2022-07-01

Family

ID=73802563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010930489.8A Active CN112117250B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112117250B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799075B (zh) * 2023-01-31 2023-05-05 江苏长电科技股份有限公司 封装框架及其制作方法、封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730378A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构的形成方法
CN103745931A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构的形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949132A (en) * 1995-05-02 1999-09-07 Texas Instruments Incorporated Dambarless leadframe for molded component encapsulation
JP3022393B2 (ja) * 1997-04-21 2000-03-21 日本電気株式会社 半導体装置およびリードフレームならびに半導体装置の製造方法
EP1114807B1 (en) * 1999-06-14 2005-07-27 Sumitomo Electric Industries, Ltd. Semiconductor device or heat dissipating substrate therefor using a composite material
CN100490138C (zh) * 2006-08-07 2009-05-20 南茂科技股份有限公司 改善压模时晶片位移的半导体封装构造
CN101459154B (zh) * 2007-12-11 2010-06-23 晶致半导体股份有限公司 导线架及应用该导线架的封装结构
CN104851867B (zh) * 2011-12-27 2017-10-10 万国半导体(开曼)股份有限公司 应用在功率半导体元器件中的铝合金引线框架
TWI518860B (zh) * 2013-08-07 2016-01-21 萬國半導體股份有限公司 功率控制器件及其製備方法
CN104979220B (zh) * 2014-04-02 2017-09-01 万国半导体股份有限公司 功率半导体器件及制备方法
CN208045473U (zh) * 2016-11-29 2018-11-02 Pep创新私人有限公司 芯片封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730378A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构的形成方法
CN103745931A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构的形成方法

Also Published As

Publication number Publication date
CN112117250A (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
CN210006733U (zh) 芯片封装结构
CN111883521B (zh) 多芯片3d封装结构及其制作方法
US11233028B2 (en) Chip packaging method and chip structure
CN111755348A (zh) 半导体器件封装方法及半导体器件
KR100658023B1 (ko) 회로 장치의 제조 방법
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
CN112117250B (zh) 芯片封装结构及其制作方法
CN114188316A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN112349595A (zh) 芯片封装结构的制作方法
CN114446918A (zh) Mcm封装结构及其制作方法
CN114171410A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171406A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171405A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171413A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114203690A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN111668108B (zh) 半导体封装方法
CN108962766B (zh) 封装结构及其形成方法
TWI425580B (zh) 製造半導體晶片封裝模組之方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN113571435B (zh) 芯片封装结构的形成方法
CN111599694B (zh) 半导体封装方法
CN112233987B (zh) 芯片封装结构的制作方法
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
TW201909293A (zh) 封裝結構及其製造方法
CN114446920A (zh) Mcm封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant