TWI518860B - 功率控制器件及其製備方法 - Google Patents

功率控制器件及其製備方法 Download PDF

Info

Publication number
TWI518860B
TWI518860B TW102128297A TW102128297A TWI518860B TW I518860 B TWI518860 B TW I518860B TW 102128297 A TW102128297 A TW 102128297A TW 102128297 A TW102128297 A TW 102128297A TW I518860 B TWI518860 B TW I518860B
Authority
TW
Taiwan
Prior art keywords
pin
pins
wafer
row
carrier
Prior art date
Application number
TW102128297A
Other languages
English (en)
Other versions
TW201507085A (zh
Inventor
薛彥迅
哈姆紮 耶爾馬茲
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Priority to TW102128297A priority Critical patent/TWI518860B/zh
Publication of TW201507085A publication Critical patent/TW201507085A/zh
Application granted granted Critical
Publication of TWI518860B publication Critical patent/TWI518860B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

功率控制器件及其製備方法
本發明一般涉及一種電源管理器件，尤其是涉及高端、低端MOSFET集成控制IC的功率控制器件及其製備方法。
在DC-DC之類的電源控制器件中，處於工作態的晶片的功耗比較大，往往要求晶片的源極端或漏極端能具有較好的熱量消散效果，而使得部分引線框架裸露至塑封體之外。例如在圖1所示的一種含有高端MOSFET 11和低端MOSFET 13的DC-DC變換器10，變換器10還包含有一個控制晶片12，控制晶片12輸出PWM或PFM信號至MOSFET 11、13並接收它們的回饋信號，所以MOSFET 11、13的一部分電極焊墊與控制晶片12的I/O焊墊之間還通過多條鍵合線實施電性連接。其中，MOSFET 11、13分別粘貼在分隔開的基座21、23上，MOSFET 11的源極端通過金屬片15連接到基座23上，MOSFET 13的源極通過金屬片16連接到引腳24上，而控制晶片12則粘貼在另一孤立的基座22上，基座21、23底面將裸露在圖中未示意出的塑封體的之外，用作與外部電路進行電性接觸的埠和散熱的主要途徑。較為明顯的是，基座21、22、23佔有較大的面積，這不僅導致成本不菲而且抑制了市場對器件的輕小化的主流要求。此外，美國專利申請US2012061813A1亦公開了一種DC-DC轉換器，其並排的高端、低端MOSFET位於基座上，而將控制器件完全疊加至高端、低端MOSFET之上，這就要求下方的MOSFET的引線必須有較低的線弧高度值，否 則控制晶片容易觸及到其下方的金屬引線，其另一個不良後果是，高端、低端MOSFET在各自上方一側的散熱途徑被控制晶片完全隔斷。正是基於以上問題的考慮，提出了本申請後續的各種實施方式。
在一種實施方式中，功率控制器件包括：一晶片安裝單元和一控制晶片及第一、第二晶片，該晶片安裝單元包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，其中，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸；第一、第二排承載引腳位於基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳皆平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳皆平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸；第一、第二晶片均安裝在基座之上，控制晶片安裝在第一、第二排承載引腳之上，並且第一晶片正面的一個主電極通過一第一金屬片電性連接到第一引腳上，第二晶片正面的一個主電極通過一第二金屬片電性連接到第二引腳上。
上述功率控制器件，基座具有一個連接部，從基座位於第二縱向邊緣的一側的頂部向第一排承載引腳中最內側的一個承載引腳延伸，並與其連接。第一、第二晶片均粘附在基座的頂面上，使第一、第二晶片各自背面的背部電極均粘附在基座的頂面。
第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳，承載引腳的上置引腳的頂面均與第一、第二晶片各自的正面共面；控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，偏移程度為使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自正面的主電極、副電極；控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各上置引腳上。
上述功率控制器件，還包括一個將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的塑封體，其包覆方式至少使各下置引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面中外露。
上述功率控制器件，其特徵在於，在基座的頂面上設置有一個凹槽，第一、第二晶片均位於在凹槽內，使第一、第二晶片各自的背部電極均粘附在凹槽的底部，且第一、第二排承載引腳各自的每個承載引腳的頂面均與第一、第二晶片各自的正面共面。
上述功率控制器件，控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，偏移程度為使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自正面的主電極、副電極；控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各承載引腳上。
上述功率控制器件，還包括一個將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的塑封體，其包 覆方式至少使各承載引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面中外露。
上述功率控制器件，第一、第二金屬片各包括一個主平板部分和連接在其一側的相對主平板部分具有高度落差的一個副平板部分，以及第一、第二金屬片各自的主平板部分的底面上均設置有一個垂直向下延伸的端部；其中，第一、第二金屬片各自的端部的底端面分別與第一、第二晶片的主電極焊接，第一、第二金屬片各自的副平板部分分別與第一、第二引腳的鍵合區焊接。
上述功率控制器件，還包括一個將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的塑封體；其中控制晶片的背面與第一、第二金屬片各自的主平板部分的頂面共面，並且所述塑封體的包覆方式至少使各承載引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面外露，和使第一、第二金屬片各自主平板部分的頂面、控制晶片的背面從塑封體的頂面外露。上述的功率控制器件，第一、第二晶片均粘附在基座的頂面上，使第一、第二晶片各自背面的背部電極均粘附在基座的頂面；控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的各焊墊上設置的金屬凸塊分別對準並電性連接至相應的各承載引腳上。
上述功率控制器件，第一、第二引腳各自沿第一、第二橫向邊緣的長度方向延伸的長度值分別小於第一、第二橫向邊緣的長度值；晶片安裝單元包括在第一引腳的長度方向的延長線上設置的一個靠近第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的最內側的承載引腳和第一引腳之間，第一旁路引腳帶有一個連接部，從第一旁路引腳靠近第一排承載引腳中最內側的承載引腳的一側的頂部向該承載引腳延 伸，並與其連接；晶片安裝單元包括在第二引腳的長度方向的延長線上設置的一個靠近第二橫向邊緣的第二旁路引腳，位於第二排承載引腳的最內側的承載引腳和第二引腳之間，第二旁路引腳帶有一個連接部，從第二旁路引腳靠近第二排承載引腳中最內側的承載引腳的一側的頂部向該承載引腳延伸，並與其連接；第一、第二晶片正面的副電極分別通過導電結構電性連接到第一、第二旁路引腳上；晶片安裝單元還包括一個L形的連接結構，將第一、第二排承載引腳中除了各自最內側的承載引腳之外的任意一承載引腳電性連接至基座的第二縱向邊緣上。
上述功率控制器件，利用鍵合引線，將第一晶片的正面的副電極電性連接至第一排承載引腳中任意一承載引腳上，將第二晶片正面的副電極、基座的頂面分別電性連接至第二排承載引腳中任意兩個不同的承載引腳上。
上述功率控制器件，第一、第二晶片均粘附在基座的頂面上，使第一、第二晶片各自背面的背部電極均粘附在基座的頂面；控制晶片的背面粘附在第一、第二排承載引腳上，利用鍵合引線，將第一、第二晶片各自正面的副電極和基座的頂面分別電性連接至控制晶片正面的相應焊墊上，將控制晶片正面餘下的多個焊墊分別電性連接至相對應的各承載引腳的頂面上。
在一種實施方式中，功率控制器件包括：一晶片安裝單元和一控制晶片及第一、第二晶片，該晶片安裝單元包括相鄰的第一、第二基座，並包括第一基座附近的第一引腳及第一排承載引腳，和包括第二基座附近的第二引腳及第二排承載引腳；第一、第二基座各自均具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一 引腳靠近第一基座的第一橫向邊緣並且其條狀鍵合區沿第一基座的第一橫向邊緣長度方向延伸，第二引腳靠近第二基座的第二橫向邊緣並且其條狀鍵合區沿第二基座的第二橫向邊緣長度方向延伸；第一排承載引腳位於第一基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳均平行於第一基座的第二縱向邊緣，並由第一引腳的橫向延長線上向第一基座、第二基座之間的分割線延伸；第二排承載引腳位於第二基座的第二縱向邊緣的一側，且第二排承載引腳中的每一個承載引腳均平行於第二基座的第二縱向邊緣，並由第二引腳的橫向延長線上向所述分割線延伸；其中，第一、第二晶片分別安裝在第一、第二基座之上，使第一、第二晶片各自背面的背部電極分別粘附在第一、第二基座的頂面，通過一金屬片將第一、第二晶片各自正面的主電極與第二引腳進行電性連接，控制晶片安裝在第一、第二排承載引腳之上。
上述功率控制器件，第二引腳帶有一個連接部，從第二引腳的鍵合區的頂部靠近第二排承載引腳中最內側的承載引腳的一側向該最內側的承載引腳延伸，並與其連接；第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳，並且所有承載引腳的上置引腳的頂面均與第一、第二晶片各自的正面共面；控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，偏移程度為使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自正面的主電極、副電極；控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各上置引腳上。
上述功率控制器件，第一基座具有一個連接部，從第一基座的頂部位於其第一橫向邊緣的一側向第一引腳延伸，並與其連接。
上述功率控制器件，控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；所述金屬片還電性連接到第一引腳上。
上述功率控制器件，第一引腳沿第一基座的第一橫向邊緣的長度方向延伸的長度值小於第一基座的第一橫向邊緣的長度值，第二引腳沿第二基座的第二橫向邊緣的長度方向延伸的長度值小於第二基座的第二橫向邊緣的長度值；晶片安裝單元包括在第一引腳的延長線上設置的一個靠近第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的最內側的一個承載引腳和第一引腳之間，並且第一旁路引腳帶有一個連接部，從第一旁路引腳靠近第一排承載引腳的最內側的承載引腳的一側的頂部向該承載引腳延伸，並與其連接；晶片安裝單元包括在第二引腳的延長線上設置的一個靠近第二橫向邊緣的第二旁路引腳，位於第二排承載引腳的最內側的一個承載引腳和第二引腳之間，並且第二旁路引腳帶有一個連接部，從第二旁路引腳靠近第二排承載引腳的最內側的一個承載引腳的一側的頂部向該承載引腳延伸，並與其連接；第一、第二晶片正面的副電極分別通過導電結構電性連接到第一、第二旁路引腳上，並利用鍵合引線將第二引腳或第二晶片的主電極電性連接到第二排承載引腳中除最內側的承載引腳以外的任意一承載引腳上。
上述功率控制器件，利用鍵合引線，將第一晶片的副電極電性連接至第一排承載引腳中任意一承載引腳上，將第二晶片的正、副電極分別相對應的電性連接至第二排承載引腳中任意兩個不同的承載引腳上。 上述功率控制器件，控制晶片的背面粘附在第一、第二排承載引腳上；利用鍵合引線，將第一、第二晶片各自的副電極、第二晶片的主電極分別電性連接至控制晶片正面的相對應的焊墊上，將控制晶片正面餘下的多個焊墊分別連接至相對應的各承載引腳的頂面上。
在一種實施方式中，功率控制器包括：一晶片安裝單元和一控制晶片及第一、第二晶片，該晶片安裝單元包括相鄰的第一、第二基座，並包括第一基座附近的第一引腳及第一排承載引腳，和包括第二基座附近的第二引腳及第二排承載引腳；第一、第二基座各自均具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳靠近第一基座的第一橫向邊緣且其條狀鍵合區沿第一基座的第一橫向邊緣的長度方向延伸，第二引腳靠近第二基座的第二橫向邊緣且其條狀鍵合區沿第二基座的第二橫向邊緣的長度方向延伸；第一排承載引腳位於第一基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳均平行於第一基座的第二縱向邊緣，並由第一引腳的具有第一方向(例如X正軸)的橫向延長線上向第一基座和第二基座之間的分割線延伸；及第二排承載引腳位於第二基座的第二縱向邊緣的一側，且第二排承載引腳中的每一個承載引腳均平行於第二基座的第二縱向邊緣，並由第二引腳的與第一方向同向的橫向延長線上向所述分割線延伸；實質為矩形狀的第二基座在其第一橫向邊緣與第二縱向邊緣交叉的拐角處具有一個矩形切口而使第二基座形成L形結構，並在該切口中嵌入有一個基島；第一晶片安裝在第一基座上使其背面的背部電極粘附至第一基座的頂面，第二晶片倒裝安裝在第二基座和基島之上使其主、副電極分別粘附在第二基座、基島的頂面上，控制晶 片安裝在第一、第二排承載引腳之上；利用一金屬片將第一晶片正面的主電極和第二晶片背面的背部電極電性連接第二引腳上。
上述功率控制器件，所述第一基座具有一個連接部，從第一基座的頂部位於第一橫向邊緣的一側向第一引腳延伸，並與其連接。
上述的功率控制器件，其特徵在於，第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳，所有承載引腳的上置引腳的頂面均與第一晶片的正面、第二晶片的背面共面；晶片安裝單元包括一連接結構，該連接結構的水平延伸段對接在除第二排承載引腳最內側的承載引腳以外的第一、第二排承載引腳中任意一個承載引腳的上置部分上，其與水平面成夾角的傾斜延伸段垂直于水平延伸段並連接在水平延伸段和基島之間；控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，偏移程度為使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一晶片的主、副電極和第二晶片的背部電極；控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至各相應的上置引腳上。
上述的功率控制器件，第一引腳沿第一基座的第一橫向邊緣的長度方向延伸的長度值小於第一基座的第一橫向邊緣的長度值；晶片安裝單元包括在第一引腳的橫向延長線上設置的一個靠近第一基座的第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的最內側的一個承載引腳和第一引腳之間，並且第一旁路引腳帶有一個連接部，從第一旁路引腳靠近該最內側的一個承載引腳的一側的頂部向該承載引腳延伸，並與其連接，從而第一晶片的副電極通過一個導電結構電性連接在第一旁路引腳上；晶片安裝單元包括一L形連接結構，該連接結構的縱 向延伸段對接在除第一、第二排承載引腳中各自最內側的承載引腳之外的任意一承載引腳上，其橫向延伸段垂直于縱向延伸段並連接在縱向延伸段和基島之間；以及控制晶片倒裝安裝在第一、第二排承載引腳之上，控制晶片的焊墊上設置的金屬凸塊分別對準並電性連接至各相應的承載引腳上。
上述的功率控制器件，控制晶片倒裝安裝在第一、第二排承載引腳之上，第一晶片的副電極通過鍵合引線電性連接在第一排承載引腳中的任意一承載引腳上；晶片安裝單元包括一L形連接結構，該連接結構的縱向延伸段對接在除第二排承載引腳中最內側的承載引腳之外和除第一排承載引腳中連接至第一晶片的副電極的承載引腳以外的第一、第二承載引腳中的餘下的任意一承載引腳上，其橫向延伸段垂直于縱向延伸段並連接在縱向延伸段和基島之間。
上述的功率控制器件，控制晶片的背面粘附在第一、第二排承載引腳上；利用鍵合引線，將第一晶片的副電極、基島分別電性連接至控制晶片正面的相對應的焊墊上，同時利用鍵合引線將控制晶片正面餘下的多個焊墊分別連接至第一、第二排承載引腳中相應的各承載引腳的頂面上。
上述的功率控制器件，第二引腳具有一個連接部，從第二引腳的鍵合區的頂部靠近第二排承載引腳中最內側的一個承載引腳的一側向該最內側的一個承載引腳延伸，並與其連接；所述金屬片還電性連接在第一引腳上。
在一種實施方式中，一種功率控制器件的製備方法，包括以下步驟：步驟S1、提供一晶片安裝單元，包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向 邊緣及相對的一組第一、第二縱向邊緣，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸；第一、第二排承載引腳位於基座的第二縱向邊緣的同一側，且第一排承載引腳中的每個承載引腳均平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳均平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸；步驟S2、將一第一晶片和一第二晶片並排安裝在基座之上，並將一控制晶片安裝在第一、第二排承載引腳之上；步驟S3、利用一個第一金屬片將第一晶片正面的一個主電極電性連接到第一引腳上，利用一個第二金屬片將第二晶片正面的一個主電極電性連接到第二引腳上。
上述的方法，基座具有一個連接部，從基座位於第二縱向邊緣的一側的頂部向第一排承載引腳中靠近第二縱向邊緣的最內側的一個承載引腳延伸，並與其連接。上述的方法，在步驟S2中，將第一、第二晶片粘附在基座的頂面上，使第一、第二晶片各自背面的背部電極均粘附在基座的頂面，其中第一、第二晶片各自的副電極位於各自的正面。上述的方法，第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳；在步驟S2中，先使第一、第二晶片各自的正面均與所有承載引腳的上置引腳的頂面共面；然後使控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接 至第一、第二晶片各自的主電極、副電極；同時使控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各上置引腳上。
上述的方法，完成步驟S3之後，還包括利用一個塑封體將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的步驟，其包覆方式至少使各下置引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面中外露。
上述的方法，預先在基座的頂面上設置一個凹槽，在步驟S2中，第一、第二晶片被安裝在凹槽內，使第一、第二晶片各自背面的背部電極均粘附在凹槽的底部，第一、第二晶片各自的副電極位於各自的正面，使第一、第二晶片各自的正面均與第一、第二排承載引腳各自的每個承載引腳的頂面共面。
上述的方法，在步驟S2中，使控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自的主電極、副電極；同時使控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至第一、第二排承載引腳的相應各承載引腳上。
上述的方法，完成步驟S3之後，還包括利用一個塑封體將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的步驟，其包覆方式至少使各承載引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面中外露。
上述方法，第一、第二金屬片各包括一個主平板部分和連接在主平板部分一側的一個副平板部分，第一、第二金屬片各自的主平板部分的底面上均設置有一個垂直向下延伸的端部；在步驟S3中，使第一、第 二金屬片各自的端部的底端面分別與第一、第二晶片的主電極焊接，第一、第二金屬片各自的副平板部分分別與第一、第二引腳的鍵合區焊接。
上述方法，在步驟S2中，使控制晶片的背面與第一、第二金屬片各自的主平板部分的頂面共面；在完成步驟S3之後，還包括利用一個塑封體將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的步驟，包覆方式至少使各承載引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面外露，和使第一、第二金屬片各自主平板部分的頂面、控制晶片的背面從塑封體的頂面外露。
上述的方法，第一引腳沿第一橫向邊緣的長度方向延伸的長度值小於第一橫向邊緣的長度值第二引腳沿第二橫向邊緣的長度方向延伸的長度值小於第二橫向邊緣的長度值；晶片安裝單元包括在第一引腳的橫向延長線上設置的一個靠近第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的最內側的承載引腳和第一引腳之間，第一旁路引腳帶有一個連接部，從第一旁路引腳靠近該最內側的承載引腳的一側的頂部向該承載引腳延伸，並與其連接；晶片安裝單元包括還包括在第二引腳的橫向延長線上設置的一個靠近第二橫向邊緣的第二旁路引腳，位於第二排承載引腳的最內側的承載引腳和第二引腳之間，第二旁路引腳帶有一個連接部，從第二旁路引腳靠近該最內側的承載引腳的一側的頂部向該承載引腳延伸，並與其連接；晶片安裝單元還包括一個L形的連接結構，將第一、第二排承載引腳中除各自最內側的承載引腳以外的任意一承載引腳電性連接至基座上；在步驟S2中，控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的 多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；從而在步驟S3中，利用導電結構，將第一、第二晶片各自正面的副電極分別電性連接到第一、第二旁路引腳上。
上述的方法，其特徵在於，在步驟S2中，控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；步驟S3還包括利用鍵合引線，將第一晶片的副電極電性連接至第一排承載引腳中任意一承載引腳上，將第二晶片的副電極、基座的頂面分別電性連接至第二排承載引腳中任意兩個不同承載引腳上的步驟。
上述的方法，在步驟S2中，將控制晶片的背面粘附在第一、第二排承載引腳上；步驟S3還包括，利用鍵合引線，將第一、第二晶片各自的副電極、基座的頂面分別電性連接至控制晶片正面的相對應的焊墊上，同時利用鍵合引線將控制晶片正面餘下的多個焊墊分別連接至相對應的各承載引腳的頂面上。
在一種實施方式中，功率控制器件的製備方法，包括以下步驟：步驟S1、提供一晶片安裝單元，包括相鄰的第一、第二基座，並包括第一基座附近的第一引腳及第一排承載引腳，和包括第二基座附近的第二引腳及第二排承載引腳；第一、第二基座各自均具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳靠近第一基座的第一橫向邊緣並且其條狀鍵合區沿第一基座的第一橫向邊緣長度方向延伸，第二引腳靠近第二基座的第二橫向邊緣並且其條狀鍵合區沿第二基座的第二橫向邊緣長度方向延伸；第一排承載引腳位於第一基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳均平行於第一基座的第二縱向邊緣，並由第一引腳的橫向延長線上 向第一基座、第二基座之間的分割線延伸；及第二排承載引腳位於第二基座的第二縱向邊緣的一側，且第二排承載引腳中的每一個承載引腳均平行於第二基座的第二縱向邊緣，並由第二引腳的橫向延長線上向所述分割線延伸；步驟S2、將一第一晶片和一第二晶片分別安裝在第一、第二基座之上，將一控制晶片安裝在第一、第二排承載引腳之上；步驟S3、將一金屬片焊接至第一、第二晶片各自正面的主電極和第二引腳上。
上述的方法，第二引腳具有一個連接部，從第二引腳的鍵合區的頂部靠近第二排承載引腳中最內側的一個承載引腳的一側向該最內側的一個承載引腳延伸，並與其連接；第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳；在步驟S2中，先使第一、第二晶片各自的正面均與所有承載引腳的上置引腳的頂面共面；然後使控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自的主電極、副電極，同時使控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各上置引腳上。
上述的方法，第一基座具有一個連接部，從第一基座的頂部位於其第一橫向邊緣的一側向第一引腳延伸，並與其連接。
上述的方法，第一引腳沿第一橫向邊緣的長度方向延伸的長度值分別小於第一橫向邊緣的長度值，第二引腳沿第二橫向邊緣的長度方向延伸的長度值分別小於第二橫向邊緣的長度值；晶片安裝單元包括在第一引腳的延長線上設置的一個靠近第一橫向邊緣的第一旁路引腳，位 於第一排承載引腳的最內側的承載引腳和第一引腳之間，第一旁路引腳帶有一個連接部，從第一旁路引腳靠近該最內側的承載引腳的一側的頂部向該承載引腳延伸，並與其連接；晶片安裝單元還包括在第二引腳的延長線上設置有一個靠近第二橫向邊緣的第二旁路引腳，位於第二排承載引腳的最內側的承載引腳和第二引腳之間，第二旁路引腳帶有一個連接部，從第二旁路引腳靠近該最內側的一個承載引腳的一側的頂部向該承載引腳延伸，並與其連接；在步驟S2中，將控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；在步驟S3中，金屬片同時還電性連接到第一引腳上，同時利用導電結構將第一、第二晶片的副電極分別電性連接到第一、第二旁路引腳上，並利用鍵合引線將第二引腳電性連接到第二排承載引腳中除最內側的承載引腳以外的任意一承載引腳上。
上述的方法，在步驟S2中，將控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；在步驟S3中，金屬片還電性連接到第一引腳上，並利用鍵合引線，將第一晶片的副電極電性連接至第一排承載引腳中任意一承載引腳上，將第二晶片的正、副電極分別相對應的電性連接至第二排承載引腳中任意兩個不同的承載引腳上。
上述方法，步驟S2中，使控制晶片的背面粘附在第一、第二排承載引腳上；在步驟S3中，金屬片同時還被電性連接到第一引腳上，之後利用鍵合引線，將第一、第二晶片各自的副電極、第二晶片的主電極分別電性連接至控制晶片正面的相對應的焊墊上，同時利用鍵合引線將 控制晶片正面餘下的多個焊墊分別連接至相對應的各承載引腳的頂面上。
在一種實施方式中，一種功率控制器件的製備方法包括以下步驟：步驟S1、提供一晶片安裝單元，該晶片安裝單元包括相鄰的第一、第二基座，並包括第一基座附近的第一引腳及第一排承載引腳，和包括第二基座附近的第二引腳及第二排承載引腳；第一、第二基座各自均具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳靠近第一基座的第一橫向邊緣並且其條狀鍵合區沿第一基座的第一橫向邊緣的長度方向延伸，第二引腳靠近第二基座的第二橫向邊緣並且其條狀鍵合區沿第二基座的第二橫向邊緣的長度方向延伸；第一排承載引腳位於第一基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳均平行於第一基座的第二縱向邊緣，並由第一引腳的橫向延長線上向第一基座和第二基座之間的分割線延伸；及第二排承載引腳位於第二基座的第二縱向邊緣的一側，且第二排承載引腳中的每一個承載引腳均平行於第二基座的第二縱向邊緣，並由第二引腳的橫向延長線上向所述分割線延伸；其中，實質為矩形狀的第二基座在其第一橫向邊緣與第二縱向邊緣交叉的拐角處具有一個矩形切口而使第二基座形成L形結構，並在該切口中嵌入有一個基島；步驟S2、將一第一晶片安裝在第一基座上，將一第二晶片倒裝安裝在第二基座和基島之上，將一控制晶片安裝在第一、第二排承載引腳之上；步驟S3、利用一金屬片將第一晶片正面的一個主電極電性連接到第二晶片背面的一個背部電極和第二引腳上。
上述的方法，所述第一基座具有一個連接部，從第一基座的頂部位於第一橫向邊緣的一側向第一引腳延伸，並與其連接。
上述的方法，第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳；晶片安裝單元包括一連接結構，其水平延伸段對接在除第二排承載引腳最內側的承載引腳之外的第一、第二排承載引腳中任意一承載引腳的上置部分，其與水平面成夾角設置的傾斜延伸段垂直于水平延伸段並連接在水平延伸段和基島之間；在步驟S2中，使第一晶片的正面、第二晶片的背面與所有承載引腳的上置引腳的頂面均共面；然後使控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一晶片的主、副電極和第二晶片的背部電極，使控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至各相應的上置引腳上。
上述方法，第一引腳沿第一基座的第一橫向邊緣的長度方向延伸的長度值分別小於第一基座的第一橫向邊緣的長度值；晶片安裝單元包括在第一引腳的延長線上設置的一個靠近第一基座的第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的鄰近第二縱向邊緣的最內側的一個承載引腳和第一引腳之間，並且第一旁路引腳帶有一個連接部，從第一旁路引腳靠近該最內側的一個承載引腳的一側的頂部向該承載引腳延伸，並與其連接；晶片安裝單元包括一L形連接結構，連接結構的縱向延伸段對接在除第一、第二排承載引腳中各自最內側的承載引腳之外的任意一承載引腳上，其橫向延伸段垂直于縱向延伸段並連接在縱向延伸段和基島之間；步驟S2中，使控制晶片倒裝安裝在第一、第二排承載引腳之上，控制晶片的焊墊上設置的金屬凸塊分別對準並 電性連接至各相應的承載引腳上；步驟S3還包括利用一個導電結構將第一晶片的副電極電性連接在第一旁路引腳上的步驟。
上述的方法，晶片安裝單元包括一L形連接結構，該連接結構的縱向延伸段對接在除第二排承載引腳中最內側的承載引腳之外的第一、第二承載引腳中的任意一承載引腳上，其橫向延伸段垂直于縱向延伸段並連接在縱向延伸段和基島之間；在步驟S2中，使控制晶片倒裝安裝在第一、第二排承載引腳之上；步驟S還包括利用鍵合引線將第一晶片的副電極電性連接在第一排承載引腳中的沒有與所述L形連接結構連接在一起的任意一承載引腳上的步驟。
上述的方法，在步驟S2中，將控制晶片的背面粘附在第一、第二排承載引腳上；步驟S3包括利用鍵合引線，將第一晶片的副電極、基島分別電性連接至控制晶片正面的相對應的焊墊上，同時利用鍵合引線將控制晶片正面餘下的多個焊墊分別連接至第一、第二排承載引腳中相應的各承載引腳的頂面上的步驟。
上述的方法，第二引腳具有一個連接部，從第二引腳的鍵合區的頂部靠近第二排承載引腳中最內側的一個承載引腳的一側向該最內側的一個承載引腳延伸，並與其連接；在步驟S3中，還將所述金屬片電性連接在第一引腳上。
110‧‧‧基座
111‧‧‧第一引腳
112‧‧‧第二引腳
113‧‧‧第一排承載引腳
114‧‧‧第二排承載引腳
103‧‧‧控制晶片
101‧‧‧第一晶片
102‧‧‧第二晶片
110a‧‧‧第一橫向邊緣
110b‧‧‧第二橫向邊緣
110c‧‧‧第一縱向邊緣
110d‧‧‧第二縱向邊緣
111a‧‧‧鍵合區
112a‧‧‧鍵合區
112b‧‧‧外部引腳
113‧‧‧第一排承載引腳
114‧‧‧第二排承載引腳
111b‧‧‧外部引腳
115a‧‧‧連接部
115c‧‧‧連接部
280‧‧‧中心線
113-1‧‧‧承載引腳
114-1‧‧‧承載引腳
114-2‧‧‧承載引腳
211‧‧‧第一金屬片
212‧‧‧第二金屬片
113a‧‧‧上置引腳
113b‧‧‧下置引腳
114a‧‧‧上置引腳
114b‧‧‧下置引腳
201‧‧‧金屬凸塊
101a‧‧‧主電極
101b‧‧‧副電極
102a‧‧‧主電極
102b‧‧‧副電極
121‧‧‧第一旁路引腳
122‧‧‧第二旁路引腳
215‧‧‧粘合材料
211b‧‧‧主平板部分
211a、211c‧‧‧副平板部分
212b‧‧‧主平板部分
212a、212c‧‧‧副平板部分
1100‧‧‧凹槽
2110b‧‧‧主平板部分
2110a‧‧‧副平板部分
2110c‧‧‧端部
2120‧‧‧第二金屬片
2120b‧‧‧主平板部分
2120a‧‧‧副平板部分
2120c‧‧‧端部
2110‧‧‧第一金屬片
2120‧‧‧第二金屬片
225‧‧‧塑封體
117‧‧‧連接結構
117a‧‧‧縱向延伸段
117b‧‧‧橫向延伸段
311‧‧‧導電結構
312‧‧‧導電結構
311b‧‧‧主平板部分
311a、311c‧‧‧的副平板部分
119‧‧‧鍵合引線
110-1‧‧‧第一基座
110-2‧‧‧第二基座
110-1a‧‧‧第一橫向邊緣
110-1b‧‧‧第二橫向邊緣
110-1c‧‧‧第一縱向邊緣
110-1d‧‧‧第二縱向邊緣
110-2a‧‧‧第一橫向邊緣
110-2b‧‧‧第二橫向邊緣
110-2c‧‧‧第一縱向邊緣
110-2d‧‧‧第二縱向邊緣
250‧‧‧金屬片
250b、250d‧‧‧主平板部分
250a、250c、250e‧‧‧副平板部分
251‧‧‧金屬片
251b、251d、251f‧‧‧主平板部分
251a、251c、251e、251g‧‧‧副平板部分
113c‧‧‧連接結構
113c-1‧‧‧水平延伸段
113c-2‧‧‧傾斜延伸段
115b‧‧‧連接部
117'‧‧‧連接結構
117'a‧‧‧縱向延伸段
117'b‧‧‧橫向延伸段
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
圖1是背景技術的DC-DC變換器10的俯視結構。
圖2A~2H是形成本申請的功率控制器件的流程示意圖和結構示意圖。
圖3A~3E是在基座上形成凹槽的功率控制器。
圖4A~4C是在基座上形成凹槽並使金屬片的背面裸露在塑封體之外的功率控制器。
圖5A~5D是晶片安裝單元包含旁路引腳的示意圖。
圖6A是控制晶片倒裝但是使用一部分鍵合引線的示意圖。
圖6B是控制晶片不倒裝但是使用一部分鍵合引線的示意圖。
圖7A~7D是利用兩個基座而非一個基座的示意圖。
圖8A是利用兩個基座但晶片安裝單元包含旁路引腳的示意圖。
圖8B是利用兩個基座但使用鍵合引線的示意圖。
圖8C是利用兩個基座但控制晶片不倒裝的示意圖。
圖9A~9G是晶片安裝單元含有一個基島而使低端MOSFET倒裝的示意圖。
圖10A是低端MOSFET倒裝並且晶片安裝單元包含旁路引腳的示意圖。
圖10B是低端MOSFET倒裝並使用鍵合引線的示意圖。
圖11A~11B是低端MOSFET倒裝但控制晶片不倒裝的示意圖。
如圖2A~2B的功率控制器件，包括圖2A展示的晶片安裝單元，晶片安裝單元包括一通常為方形的基座110和它附近的第一引腳111和第二引腳112，還包括第一排承載引腳113、第二排承載引腳114，和包括控制晶片103及第一晶片101、第二晶片102。為了便於敍述方便和理解晶片安裝單元的各個子部分的形狀及位置關係，定義 基座所在的平面內，X軸的指向為橫向，垂直於X軸的Y軸的指向為縱向，而與基座所在平面正交的方向(Z軸)定義為垂直/豎直方向。藉此定義基座110的第一橫向邊緣110a、第二橫向邊緣110b，它們構成基座的相對的一組對邊，並定義基座110的第一縱向邊緣110c、第二縱向邊緣110d，它們構成基座的相對的另一組對邊。第一引腳111鄰近第一橫向邊緣110a，第一引腳111具有長條狀的鍵合區111a，其沿第一橫向邊緣110a的長度方向延伸，而第二引腳112鄰近第二橫向邊緣110c，第二引腳112也具有長條狀的鍵合區112a，其沿第二橫向邊緣110b的長度方向延伸。此外，第一引腳111還包含一些外部引腳111b，垂直于鍵合區111a，並以背離基座110的方向略微向外延伸，第二引腳112包含一些外部引腳112b，垂直于鍵合區112a，以背離基座110的方向略微向外延伸。
第一排承載引腳113是多個平行排列(可以呈等距離或非等距離排列)的承載引腳的集合，第二排承載引腳114同樣也如此。第一排承載引腳113、第二排承載引腳114皆位於基座110的第二縱向邊緣110d的同一側，且第一排承載引腳113的集合中的每一個承載引腳皆平行於第二縱向邊緣110d，並由第一引腳111的橫向延長線上(即其長度方向的延長線)向第一橫向邊緣110a、第二橫向邊緣110b之間的對稱中心線280延伸，同時，第二排承載引腳114中的每一個承載引腳皆平行於第二縱向邊緣110d並由第二引腳112的橫向延長線上向對稱中心線280延伸。在一些實施方式中，基座110具有一個佈置在第一橫向邊緣110a和第二縱向邊緣110d拐角處的連接部115a，連接部115a從基座110位於第二縱向邊緣110d的一側的頂部向第一排承載引腳113中最內側的靠近第二縱向邊緣110d的一個承載引腳113-1延伸， 並與承載引腳113-1連接，以此形成基座110與承載引腳113-1之間的連接部115a，所以一般連接部115a的厚度較之基座110、承載引腳113-1要薄得多。為了便於說明，最內側的承載引腳指的是第一排承載引腳(或第二排承載引腳)中鄰近第二縱向邊緣的一個承載引腳，與之對應的是，最外側的承載引腳是指第一排承載引腳(或第二排承載引腳)中最遠離第二縱向邊緣的一個承載引腳。
如圖2B，第一晶片101、第二晶片102均先被並排地安裝在基座110的頂面之上，第一晶片101靠近第一橫向邊緣110a，第二晶片102靠近第二橫向邊緣110b，其後，控制晶片103被倒裝安裝在第一排承載引腳113、第二排承載引腳114之上，但控制晶片103向第一晶片101、第二晶片102整體偏移一段距離，但不能過度偏移以防止觸及到圖2D中示出的第一金屬片211或第二金屬片212。
在圖2C的實施方式中，第一晶片101是一個高端MOSFET，第二晶片102是一個低端MOSFET，第一晶片101是P溝道型MOSFET，第二晶片102是N溝道型MOSFET。第一晶片101的正面設置有一個主電極101a(作為源極)和一個副電極101b(作為柵極)，其背面的未示意出的金屬化層構成背部電極(作為漏極)，其背部電極通過導電的粘合材料粘附在基座110的頂面上。第二晶片102的正面設置有一個主電極102a(作為源極)和一個副電極102b(作為柵極)，其背面的金屬化層構成背部電極(作為漏極)，通過導電的粘合材料粘附在基座110的頂面上。
圖2F是沿著圖2D中虛線B1~B1的截面示意圖，第一排承載引腳113的每個承載引腳均皆包括相互連接的一個上置引腳113a和一個下置引腳113b，它們之間具有高度落差，，前者位置要高，同樣，第二排 承載引腳114的每個承載引腳均皆包括相互連接的一個上置引腳114a和一個下置引腳114b，以保障完成第一、第二晶片的粘貼之後，第一排承載引腳113、第二排承載引腳114中所有的上置引腳113a或114a的頂面均與第一晶片101、第二晶片102各自的正面共面。
為了更詳盡的描述控制晶片103的倒裝形式，圖2C刻意將控制晶片103繪製成透明的，其正面的各個焊墊(焊墊的具體介紹將在圖6B中展現)上均設置有金屬凸塊201，如焊錫球等。控制晶片103的一組對邊中的一個邊緣附近的焊墊上所設置的金屬凸塊201分別對準相應的各上置引腳113a，每個金屬凸塊201和與其對準並焊接的上置引腳113a保持電性連接，該組對邊中的另一個相對的邊緣附近的焊墊上所設置的金屬凸塊201則對準相應的各上置引腳114a，每個金屬凸塊201和與其對準並接觸的上置引腳114a保持電性連接。同時，控制晶片103以向第一晶片101、第二晶片102偏移的方式倒裝安裝在第一、第二排承載引腳113、144上，其偏移程度為：使第二晶片102具有與第一排承載引腳113、第二晶片114形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊201分別對準第一晶片101的主電極101a、副電極101b和第二晶片102的主電極102a、副電極102b，每個金屬凸塊201和與其對準並焊接的主電極101a(或201a)或副電極101b(或102b)保持電性連接，很顯然，該交疊部分正面的多個焊墊位於控制晶片103的另一組對邊中的一個邊緣附近。其中，要求上置引腳113a或114a的頂面與第一、第二晶片101、102各自的正面共面，可保障控制晶片103處於水平無傾斜的狀態，金屬凸塊201不易產生虛焊。
如圖2D，通過粘合材料，第一金屬片211被安裝在第一晶片101的正面和第一引腳111的鍵合區111a上，第二金屬片212被安裝在第二晶片102的正面和第二引腳112的鍵合區112a上。圖2E是沿著圖2D中虛線A1~A1的截面示意圖，第一晶片101、第二晶片102通過導電的粘合材料215粘附在基座110上。第一金屬片211、第二金屬片212皆為橋式結構，以匹配晶片和引腳之間的高度差，第一金屬片211包括一個主平板部分211b(橋部分)和分別連接在其兩側的兩個副平板部分211a、211c(谷部分)，副平板部分211a、211c相對主平板部分211b具有高度落差，前者處於較低位，後者處於較高位，通過粘合材料，副平板部分211a粘附在第一引腳111的鍵合區111a的頂面，副平板部分211c粘附在第一晶片101的主電極101a上。同樣，第二金屬片212也包括一個主平板部分212b和分別連接在其兩側的兩個副平板部分212a、212c，副平板部分212a粘附在第二引腳112的鍵合區112a的頂面，副平板部分212c粘附在第二晶片102的主電極102a上。圖2G是沿著圖2D中虛線C1~C1的截面示意圖，展示了連接部115a的結構，從基座110位於第二縱向邊緣110d的一側的頂部向最內側的承載引腳113-1延伸並與其連接，所以連接部115a的厚度小於基座110及承載引腳的厚度。
如圖2H，利用環氧樹脂類的塑封材料，製備一個將晶片安裝單元、第一晶片101和第二晶片102、控制晶片103、第一金屬片211和第二金屬片212及各金屬凸塊201予以密封包覆的塑封體225，就塑封體225而言，其包覆方式至少使各下置引腳113b、114b的底面、基座110的底面、第一引腳111和第二引腳112各自的底面從塑封體225的底面中外露。作為對比，圖2A是從晶片安裝單元的正面一側俯視它，而 在圖2H中，是從基座背面一側俯視它，只不過此時晶片安裝單元的絕大部分被塑封體225包覆起來，唯有下置引腳113b、114b的底面，基座110的底面，鍵合區111a、112a的底面及外部引腳111b、112b的底面皆裸露在塑封體之外，而從塑封體225的頂面觀察(俯視圖未示出)，第一晶片101和第二晶片102、控制晶片103、第一金屬片211和第二金屬片212及各金屬凸塊201則完全被密封不可見。
在圖2G~2H的實施方式中，基座110與承載引腳113-1之間的連接部115a的厚度較之基座110、承載引腳113-1要薄得多，以致連接部115a在完成塑封工藝後被後續的塑封體225密封住。但在另一些未示出的可替代的實施方式中，連接部115a的厚度可以和基座110、承載引腳113-1的厚度相同，只不過連接部115a的底面將會從塑封體225的底面裸露出來不再被隱藏。
如圖3A，晶片安裝單元與圖2A中所示結構並無較大區別，唯獨在基座110的頂面上刻蝕或壓印有一個通常大致為方形的凹槽1100，另一個區別是，第一排承載引腳113、第二排承載引腳114中的每個承載引腳均皆不包含上置部分和下置部分，每個承載引腳皆是長條狀的平板結構。在這種情況下，只需要調整凹槽1100的深度，即調整基座110的剩餘厚度，便可使第一晶片101的正面、第二晶片102的正面與第一排承載引腳113、第二排承載引腳114中的每個承載引腳的頂面共面，即便承載引腳不設上置部分和下置部分，也可以很好的滿足控制晶片103實現倒裝安裝，正如圖3D沿圖3B中虛線B2~B2的截面所示。控制晶片103仍然是以向第一晶片102、第二晶片103偏移的方式倒裝安裝在第一排承載引腳113、第二排承載引腳114上，偏移程度為使其具有與第一晶片102、第二晶片103形成交疊的交疊部 分，並使交疊部分正面的位於控制晶片103的一組對邊中一個邊緣附近的一些焊墊上設置的多個金屬凸塊201分別對準並電性連接至第一晶片101的主電極101a、副電極101b上，和對準並電性連接至第二晶片102正面的主電極102a、副電極102b上，同時，針對餘下的焊墊，使控制晶片103的位於另一組對邊中一個邊緣附近的焊墊上設置的金屬凸塊201對準並電性連接至第一排承載引腳113的各承載引腳上，使控制晶片103的位於所述另一組對邊中的另一個邊緣附近的焊墊上設置的金屬凸塊201對準並電性連接至第二排承載引腳114的各承載引腳上。圖3C是圖3B中沿虛線A2~A2的截面，第一晶片101、第二晶片102均位於在凹槽1100內，並通過粘合材料215使第一晶片101、第二晶片102各自的背部電極均粘附在凹槽1100的底部。此時，與圖2H中僅僅是承載引腳的下置部分113b、114b的底面從塑封體225的底面裸露出來不同，在圖3E中，第一排承載引腳113、第二排承載引腳114的每個承載引腳的底面直接從塑封體225的底面中完全裸露出來。但第一晶片101和第二晶片102、控制晶片103、第一金屬片211和第二金屬片212及各金屬凸塊201仍然被塑封體225完全密封而不可見。
在圖4A中，與圖3B的區別在於，第一金屬片2110、第二金屬片2120不再是橋式結構的第一金屬片211、第二金屬片212，如圖4B沿圖4A中虛線A3~A3的截面所示，第一金屬片2110包括一個主平板部分2110b和連接在其一側的一個具有高度落差的副平板部分2110a，而且在主平板部分2110b的底面上設置有一個垂直向下延伸的端部2110c，通過粘合材料215，端部2110c的底端面與第一晶片101的主電極101a焊接，副平板部分2110a與第一引腳111的鍵合區111a焊 接。第二金屬片2120包括一個主平板部分2120b和連接在其一側的一個副平板部分2120a，而且在主平板部分2120b的底面上設置有一個垂直向下延伸的端部2120c，通過粘合材料215，端部2120c的底端面與第二晶片102的主電極102a焊接，副平板部分2120a與第二引腳112的鍵合區112a焊接。由於製備工藝的因素，例如衝壓成型，考慮到例如橋式結構的第一金屬片211(或第二金屬片212)的主平板部分211b(或212b)在很多時候略微呈現出是一個向上隆起的穹隆或拱頂狀，以致主平板部分211b的頂面在塑封工藝中難以完全外露，所以塑封料往往直接將第一金屬片211(或第二金屬片212)予以塑封在內。而第一金屬片2110、第二金屬片2120則很好的克服了這個問題，所以主平板部分2110b、主平板部分2120b各自的頂面均可以從塑封體225的頂面(即塑封體225的與圖3E中所示的的底面相反的另一面)中裸露出來，正如圖4C所示。此外，如果能確保主平板部分211b、212b的頂面是絕對的平整面，它們也可以從塑封體225的頂面外露出來。圖4A中沿虛線B3~B3的截面與圖3D完全相同，所以只要調節凹槽1100的深度(相當於調節主平板部分2110b、主平板部分2120b的高度)，就可以使控制晶片103的背面與主平板部分2110b、主平板部分2120b各自的頂面處於同一平面，以至於倒裝的控制晶片103的背面亦可從塑封體225的頂面中裸露出來，這為功率器件的散熱途徑提供了更多的選擇。此時，塑封體225的包覆方式至少使第一排承載引腳113、第二排承載引腳114的每個承載引腳的底面、基座110的底面、第一引腳111和第二引腳112各自的底面從塑封體225的底面外露，這與圖3E沒有區別。在一些實施方式中，第一金屬片2110、第二金屬片2120和控制晶片103也可從選擇被塑封體225完全包覆。
如圖5A，第一引腳111沿第一橫向邊緣110a的長度方向延伸的長度值L1小於第一橫向邊緣110a的長度值L2，第二引腳112沿第二橫向邊緣110b的長度方向延伸的長度值L3小於第二橫向邊緣110b的長度值L4，以此來設置晶片安裝單元的第一旁路引腳121、第二旁路引腳122。第一旁路引腳121靠近第一橫向邊緣110a，並設置在第一引腳111的橫向延長線上(即其長度方向的延遲線上)，位於第一排承載引腳113的最內側的一個承載引腳113-1和第一引腳111之間，第一旁路引腳121帶有一個連接部115c，該連接部115c從第一旁路引腳121靠近該最內側的承載引腳113-1的一側的頂部向該承載引腳113-1延伸，並與該承載引腳113-1連接在一起，連接部115c的厚度此時小於第一旁路引腳121的厚度，在一些未示意出的實施方式中，也可以使連接部115c的厚度等於第一旁路引腳121、承載引腳113-1的厚度。同樣，第二旁路引腳122靠近第二橫向邊緣110b，並設置在第二引腳112的橫向延長線上(即其長度方向的延遲線上)，位於第二排承載引腳114的最內側的一個承載引腳114-1和第二引腳112之間，第二旁路引腳122帶有一個連接部115d，該連接部115d從第二旁路引腳122靠近最內側的承載引腳114-1的一側的頂部向該承載引腳114-1延伸，並與該承載引腳114-1連接在一起，通常連接部115d的厚度小於第二旁路引腳122的厚度，但也可以設計使連接部115d的厚度等於第二旁路引腳122、承載引腳114-1的厚度。在圖5A中，使第一晶片101、第二晶片102各自背面的背部電極均粘附在基座110的頂面，第一晶片101的主電極101a通過第一金屬片211電性連接到第一引腳111上，第二晶片102的主電極102a通過一第二金屬片212電性連接到第二引腳112上。控制晶片103倒裝安裝在第一排承載引腳113和第二 排承載引腳114上，但是控制晶片103沒有向第一晶片102、第二晶片103的方向偏移，控制晶片103正面的、位於其一組對邊中的一個邊緣附近的一些焊墊上設置的金屬凸塊201對準並電性連接至第一排承載引腳113的各承載引腳上，位於其所述一組對邊中的另一個邊緣附近的一些焊墊上設置的金屬凸塊201對準並電性連接至第二排承載引腳114的各承載引腳上。
在圖5A中，利用L形的連接結構117，將基座110機械及電性連接到第一排承載引腳113或第二排承載引腳114中除最內側的承載引腳113-1或114-1以外的任意一個承載引腳上，例如連接到第二排承載引腳114中的與承載引腳114-1鄰近的並位於承載引腳114-1外側的一個承載引腳114-2上。連接結構117包含相互連接、位於同一平面的一橫向延伸段117b和一縱向延伸段117a。如圖5C~5D，分別是沿E1~E1和E2~E2的截面，橫向延伸段117b的一端連接在基座110位於第二縱向邊緣110d的一側的頂部，縱向延伸段117a的一端對接在承載引腳114-2的一端的頂部，橫向延伸段117b的另一端和縱向延伸段117a的另一端連接，所以通常連接結構117比基座110、承載引腳114-2要薄。在圖5C~5D的實施方式中，連接結構117在完成塑封工序之後會被塑封體225包覆在內被隱藏，而在一些可替代的實施方式中，連接結構117的厚度可以和基座110、承載引腳114-2的厚度相同，則此時連接結構117的底面將會從塑封體225的底面中裸露出來。第一晶片101正面的副電極101b通過導電結構311電性連接到第一旁路引腳121上，第二晶片102正面的副電極102b通過導電結構312電性連接到第二旁路引腳122上，導電結構311、312可以是金屬片、帶狀的導電帶、鍵合線等。圖5B是沿圖5A中虛線D2~D2的截面示意圖， 仍以橋式結構的金屬片為例，導電結構311的主平板部分311b兩側的副平板部分311a、311c分別粘合在第一旁路引腳121的頂面和第一晶片101正面的副電極101b上，導電結構312的主平板部分312b兩側的副平板部分312a、312c分別粘合在第二旁路引腳122的頂面和第二晶片102正面的副電極102b上。在後續的塑封工藝中，基座110的底面和第一排承載引腳113、第二排承載引腳114中每個承載引腳的底面直接從塑封體225的底面中完全裸露出來，第一引腳111、第二引腳121的底面從塑封體225底面外露，第一旁路引腳121、第二旁路引腳122的底面也從塑封體225底面外露，但第一晶片101和第二晶片102、控制晶片103、第一金屬片211和第二金屬片212及各金屬凸塊201和導電結構311、312仍然被塑封體225完全密封。
在圖6A中，先將第一晶片101、第二晶片102粘附在基座110的頂面上，使第一晶片101、第二晶片102各自背面的背部電極均粘附在基座110的頂面，將控制晶片103倒裝安裝在第一排承載引腳113和第二排承載引腳114上，之後將第一晶片101的主電極101a通過第一金屬片211電性連接到第一引腳111上，將第二晶片102的主電極102a通過一第二金屬片212電性連接到第二引腳112上。控制晶片103沒有向第一晶片102、第二晶片103的方向偏移，位於控制晶片103的一組對邊中的一個邊緣附近的一些焊墊上設置的金屬凸塊201對準並電性連接至第一排承載引腳113的各承載引腳上，位於控制晶片103的該一組對邊中的另一個邊緣附近的一些焊墊上設置的金屬凸塊201對準並電性連接至第二排承載引腳114的各承載引腳上。
利用鍵合引線119，將第一晶片101的正面的副電極101b電性連接至第一排承載引腳113中任意一個承載引腳上，作為優選，最好將副電 極101b電性連接至最內側的承載引腳113-1上，這樣鍵合引線119的路徑最短。類似的，將第二晶片102正面的副電極102b電性連接至第二排承載引腳114中任意一個承載引腳上，並將基座110的頂面利用鍵合引線119電性連接至第二排承載引腳114中沒有與副電極102b連接的其他餘下的任意一個承載引腳之上，例如副電極102b電性連接至最內側的承載引腳114-1上，基座110電性連接至與承載引腳114-1鄰近並位於承載引腳114-1外側的一個承載引腳114-2上，這同樣可以縮短鍵合引線119的路徑。在後續的塑封工藝中，基座110的底面和第一排承載引腳113、第二排承載引腳114中每個承載引腳的底面直接從塑封體225的底面中完全裸露出來，第一、第二引腳的底面從塑封體225底面外露，第一晶片101和第二晶片102、控制晶片103、第一金屬片211和第二金屬片212及各金屬凸塊201和鍵合引線119仍然被塑封體225完全密封。
與圖5A的差異在於，在圖6B中，控制晶片103沒有倒裝安裝在第一排承載引腳113和第二排承載引腳114上，控制晶片103的正面朝上，其背面通過非導電的粘合劑粘附在第一排承載引腳113和第二排承載引腳114上，而且控制晶片103也沒有向第一晶片102、第二晶片103的方向偏移。利用鍵合引線119，將第一晶片101正面的副電極101b、第二晶片102正面的副電極102b、基座110的頂面分別電性連接至控制晶片103正面的相應焊墊103a上，與控制晶片103執行倒裝的情形不同，控制晶片103的焊墊103a上無需再焊接金屬凸塊201，代之的是直接焊接鍵合引線119。針對所有的焊墊103a中，除了連接至副電極101b、102b、基座110以外的餘下的焊墊而言，位於控制晶片103的一組對邊中的一個邊緣附近的一些焊墊103a電性連接至第一排承 載引腳113的各承載引腳的頂面上，位於控制晶片103的該一組對邊中的另一個邊緣附近的一些焊墊103a電性連接至第二排承載引腳114的各承載引腳的頂面上，為了縮短鍵合引線119的路徑，連接至副電極101b、102b、基座110的焊墊103a最好位於控制晶片103的另一組對邊中的一個邊緣附近(該邊緣鄰近基座110)。在後續的塑封工藝中，基座110的底面和第一排承載引腳113、第二排承載引腳114中每個承載引腳的底面直接從塑封體225的底面中完全裸露出來，第一、第二引腳的底面從塑封體225底面外露，第一晶片101和第二晶片102、控制晶片103、第一金屬片211和第二金屬片212及鍵合引線119被塑封體225完全密封。
在圖5A、6A、6B的實施方式中，第一晶片101是P溝道型MOSFET，第二晶片102是N溝道型MOSFET。主電極101a作為源極，副電極101b作為柵極，其背面的未示意出的金屬化層構成背部電極作為漏極。主電極102a作為源極，副電極102b作為柵極，其背面的金屬化層構成背部電極作為漏極。
如圖7A~7D，在功率控制器件中，包括晶片安裝單元和控制晶片103及第一晶片101、第二晶片102。圖7A展示的晶片安裝單元含有相鄰的第一基座110-1、第二基座110-2，它們通常是方形，並包括第一基座110-1附近的第一引腳111及第一排承載引腳113，和包括第二基座110-2附近的第二引腳112及第二排承載引腳114。第一基座110-1具有相對的一組第一橫向邊緣110-1a和第二橫向邊緣110-1b，及具有相對的一組第一縱向邊緣110-1c、第二縱向邊緣110-1d，構成其四個邊緣。同樣，第二基座110-2也具有相對的一組第一橫向邊緣110-2a和第二橫向邊緣110-2b，及具有相對的一組第一縱向邊緣110-2c、第二 縱向邊緣110-2d，構成其四個邊緣。第一基座110-1與第二基座110-2並排設置，第二基座110-2的第一橫向邊緣110-2a靠近第一基座110-1的第二橫向邊緣110-1b，在一些可選實施方式中，第二縱向邊緣110-1d與第二縱向邊緣110-2d大致對齊，第一縱向邊緣110-1a與第二縱向邊緣110-2a大致對齊。如果將第一排承載引腳113看作是一個整體和將第二排承載引腳114看作是一個整體，可以認為第一排承載引腳113、第二排承載引腳114這兩者是以平行排列的方式設置。
如圖7C為圖7B中沿虛線A4-A4的截面，結合圖7A，可以獲悉，第一引腳111靠近第一基座110-1的第一橫向邊緣110-1a，第一引腳111的條狀鍵合區111a沿第一基座110-1的第一橫向邊緣110-1a的長度方向延伸。第二引腳112靠近第二基座110-2的第二橫向邊緣110-2b，第二引腳111的條狀鍵合區112a沿第二基座110-2的第二橫向邊緣110-2a的長度方向延伸。第一排承載引腳113位於第一基座110-1的第二縱向邊緣110-1d的一側，第一排承載引腳113中的每一個承載引腳均平行於第一基座110-1的第二縱向邊緣110-1d，並由第一引腳110-1的具有第一方向(X軸正軸)的橫向延長線上(長度方向的延長線上)向第一基座110-1和第二基座110-2之間的分割線380延伸。
第二排承載引腳114位於第二基座110-2的第二縱向邊緣110-2d的一側，且第二排承載引腳114中的每一個承載引腳均平行於第二基座110-2的第二縱向邊緣110-2d，並由第二引腳112的與第一方向同向的橫向延長線上向分割線380延伸。其中，第一晶片101粘貼在第一基座110-1的頂面上，第二晶片102粘貼在第二基座110-2之上，第一晶片101、第二晶片102各自背面的背部電極分別粘附在第一基座 110-1、第二基座110-2的頂面，而控制晶片103則倒裝安裝在第一排承載引腳113、第二排承載引腳114之上。
在圖7A中，第二引腳112帶有一個連接部115b，從第二引腳112的條狀鍵合區112a的頂部靠近第二排承載引腳114中最內側的承載引腳114-1的一側向該最內側的承載引腳114-1延伸，並與承載引腳114-1連接。圖7A與圖2F類似，第一排承載引腳113的每個承載引腳均皆包括相互連接的一個上置引腳113a和一個下置引腳113b，第二排承載引腳114的每個承載引腳均皆包括相互連接的一個上置引腳114a和一個下置引腳114b，在圖7B所示的完成晶片的粘貼工序之後，所有承載引腳的上置引腳113a、114a的頂面均與第一晶片101、第二晶片102各自的正面101a、102a共面，從而控制晶片103以向第一晶片101、第二晶片102偏移的方式倒裝安裝在第一排承載引腳113、第二排承載引腳114上，偏移程度為使控制晶片103具有與第一晶片101、第二晶片102形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊201分別對準並焊接至第一晶片101正面的主電極101a、副電極101b，和對準並焊接至第二晶片102正面的主電極102a、副電極102b，除交疊部分以外，控制晶片103餘下的焊墊上設置的金屬凸塊201分別對準並電性連接至第一排承載引腳113、第二排承載引腳114中相應的各上置引腳上，這與圖2C完全相同。值得注意的是，控制晶片103不能過度偏移以防止接觸到金屬片250。圖7B~7C中，通過一金屬片250將第一晶片101的主電極101a、第二晶片102的主電極102a與第二引腳112進行電性連接，金屬片250為一體成型的波浪狀或方波結構，含多個主平板部分250b、250d(橋部分)和多個副平板部分250a、250c、250e(谷部分)，主平板部分的所在平面 的高度要高於任意一個副平板部分所在平面的高度，金屬片250內側的副平板部分250c、250e共面，其首端的副平板部分250a和內側的副平板部分250c、250e不共面並低於後者的高度。主平板部分和副平板部分相互相鄰交叉分佈，每個主平板部分的兩側分別連接有兩個副平板部分。其中，副平板部分250a通過導電的粘合材料焊接到第二引腳112的鍵合區112a的頂面，而副平板部分250c通過粘合材料焊接到第二晶片102的主電極102a，副平板部分250e通過粘合材料焊接到第一晶片101的主電極101a。
在圖7A、7C中，第一基座110-1具有一個連接部116，從第一基座110-1的頂部位於其第一橫向邊緣110-1a的一側向第一引腳111延伸，並與第一引腳111連接，通常連接部116的厚度小於第一基座110-1的厚度，用於對塑封體225的鎖模。如圖7D所示的塑封體225的底面示意圖，功率控制器件還包括一個將晶片安裝單元、第一晶片101和第二晶片102、控制晶片103、金屬片250及各金屬凸塊201予以包覆的塑封體225，塑封體225的包覆方式至少使各下置引腳113b、114b的底面、第一基座110-1和第二基座110-2的底面、第一引腳111和第二引腳112各自的底面從塑封體225的底面外露。
在圖8A中，控制晶片103倒裝安裝在第一排承載引腳113、第二排承載引腳114上，但沒有向第一晶片101、第二晶片102偏移，控制晶片103的一組對邊中的一個邊緣附近的焊墊上所設置的金屬凸塊201分別對準第一排承載引腳113的相應的各承載引腳，每個金屬凸塊201和與其對準並接觸的承載引腳實施焊接以保持電性連接。控制晶片103的該組對邊中的另一個相對的邊緣附近的焊墊上所設置的金屬凸塊201則對準相應的第二排承載引腳114的各承載引腳，每個金屬凸塊 201和與其對準並接觸的承載引腳實施焊接並保持電性連接。第一基座110-1沒有類似圖7A所示的連接部116，第一基座110-1與第一引腳111之間是分割開的。
第一引腳111沿第一基座110-1的第一橫向邊緣110-1a的長度方向延伸的長度值小於第一橫向邊緣110-1a的長度值，第二引腳112沿第二基座110-2的第二橫向邊緣110-2b的長度方向延伸的長度值小於第二橫向邊緣110-2b的長度值。晶片安裝單元包含的第一旁路引腳121設置在第一引腳111的橫向延長線上(長度方向的延長線上)，鄰近第一基座110-1的第一橫向邊緣110-1a，並位於第一排承載引腳113的最內側的一個承載引腳113-1和第一引腳111之間。第一旁路引腳121帶有一個連接部115c，從第一旁路引腳121靠近第一排承載引腳113的最內側的承載引腳113-1的一側的頂部向該承載引腳113-1延伸，並與其連接，這在圖5A中有詳細描述。與此同時，晶片安裝單元包含的第二旁路引腳122設置在第二引腳112的橫向延長線上(其長度方向的延長線上)，鄰近第二基座110-2的第二橫向邊緣110-2b，並位於第二排承載引腳114的最內側的一個承載引腳114-1和第二引腳112之間。第二旁路引腳122帶有一個連接部115d，從第二旁路引腳122靠近第二排承載引腳114的最內側的承載引腳114-1的一側的頂部向該承載引腳114-1延伸，並與其連接，這同樣在圖5A中有詳細描述。第一晶片101正面的副電極101b通過導電結構311電性連接到第一旁路引腳121上，第二晶片102正面的副電極102b通過導電結構312電性連接到第二旁路引腳122上，可以參考圖5A。同時，利用鍵合引線119將第二引腳112或者第二晶片102的主電極102a電性連接到第二排承載引腳114中除最內側的承載引腳114-1以外的任意一承載引腳 上，最佳是電性連接到與承載引腳114-1相鄰的並位於承載引腳114-1外側的承載引腳114-2上。此外，第一晶片101、第二晶片102各自正面的主電極101a、101b分別通過金屬片251電性連接到第一引腳111、第二引腳112上，關於金屬片251的結構，可觀察圖11B，金屬片251亦為一體成型的波浪狀或方波結構，含多個主平板部分251b、251d、251f(橋部分)和多個副平板部分251a、251c、251e、251g(谷部分)，主平板部分所在平面的高度要高於任意一個副平板部分所在平面的高度，主平板部分和副平板部分相互相鄰交叉分佈，每個主平板部分的兩側分別連接有兩個副平板部分。金屬片251兩端的副平板部分251a、251g與其內側的副平板部分251c、251e不共面，但其內側的副平板部分251c、251e相互共面，兩端的副平板部分251a、251g共面並低於內側的副平板部分251c、251e的高度。在圖8A中，副平板部分251a通過導電的粘合材料焊接到第二引腳112的鍵合區112a的頂面，而副平板部分251c通過粘合材料焊接到第二晶片102的主電極102a，副平板部分251e通過粘合材料焊接到第一晶片101的主電極101a，副平板部分251g通過導電的粘合材料焊接到第一引腳111的鍵合區111a的頂面。功率控制器件還包括一個將晶片安裝單元、第一晶片101和第二晶片102、控制晶片103、金屬片251及各金屬凸塊201、鍵合引線119和導電結構311、312予以包覆的塑封體225(此實施方式中未示意出)，塑封體225的包覆方式至少使各承載引腳的底面、第一基座110-1和第二基座110-2的底面、第一引腳111和第二引腳112各自的底面從塑封體225的底面外露，第一旁路引腳121、第二旁路引腳122的底面也從塑封體225底面外露，但第一晶片101和第二 晶片102、控制晶片103、金屬片251、鍵合引線119及各金屬凸塊201和導電結構311、312仍然被塑封體225完全密封。
圖8B與8A的區別在於，無需考慮第一引腳111沿第一基座110-1的第一橫向邊緣110-1a的長度方向延伸的長度值與第一橫向邊緣110-1a的長度值之間的關係，也無需考慮第二引腳112沿第二基座110-2的第二橫向邊緣110-2b的長度方向延伸的長度值與第二橫向邊緣110-2b的長度值之間的關係，因為第一旁路引腳121、第二旁路引腳122被移除。此時，直接利用鍵合引線119，將第一晶片101的正面的副電極101b電性連接至第一排承載引腳113中任意一個承載引腳上，作為優選，最好將副電極101b電性連接至最內側的承載引腳113-1上，這樣鍵合引線119的路徑最短。類似的，將第二晶片102正面的副電極102b電性連接至第二排承載引腳114中任意一個承載引腳上，並將第二晶片102的主電極102a利用鍵合引線119電性連接至第二排承載引腳114中沒有與副電極102b連接的其他餘下的任意一個承載引腳之上，例如副電極102b電性連接至最內側的承載引腳114-1上，主電極102a電性連接至與承載引腳114-1鄰近並位於承載引腳114-1外側的一個承載引腳114-2上，可以縮短鍵合引線119的路徑。功率控制器件還包括一個將晶片安裝單元、第一晶片101和第二晶片102、控制晶片103、金屬片251及各金屬凸塊201、鍵合引線119予以包覆的塑封體225(此實施方式中未示意出)，塑封體225的包覆方式至少使各承載引腳的底面、第一基座110-1和第二基座110-2的底面、第一引腳111和第二引腳112各自的底面從塑封體225的底面外露，但第一晶片101和第二晶片102、控制晶片103、金屬片251、鍵合引線119及各金屬凸塊201仍然被塑封體225完全密封。
圖8C與8B的區別在於，控制晶片103沒有倒裝安裝在第一排承載引腳113和第二排承載引腳114上，控制晶片103的背面通過非導電的粘合劑粘附在第一排承載引腳113和第二排承載引腳114上，而且控制晶片103也沒有向第一晶片102、第二晶片103的方向偏移。利用鍵合引線119，將第一晶片101正面的副電極101b、第二晶片102正面的主電極102a、副電極102b分別電性連接至控制晶片103正面的數個相應焊墊103a上，與圖8A~8B中控制晶片103執行倒裝的情形不同，控制晶片103的焊墊103a上無需再焊接金屬凸塊201，而是作為鍵合區來迎合鍵合引線119的鍵合。在控制晶片103的所有焊墊103a中，針對除了已經連接至副電極101b、102b、主電極102a以外的餘下的焊墊而言，位於控制晶片103的一組對邊中的一個邊緣附近的一些焊墊103a電性連接至第一排承載引腳113的各承載引腳上，位於控制晶片103的該一組對邊中的另一個邊緣附近的一些焊墊103a電性連接至第二排承載引腳114的各承載引腳上，為了縮短鍵合引線119的路徑，連接至副電極101b、102b、主電極102a上的這些焊墊103a最好位於控制晶片103的與前述一組對邊相對的另一組對邊中的一個邊緣附近，並使該邊緣鄰近基座110。在該實施方式中，功率控制器件還包括一個將晶片安裝單元、第一晶片101和第二晶片102、控制晶片103、金屬片251及各鍵合引線119予以包覆的塑封體225(此實施方式中未示意出)，塑封體225的包覆方式至少使各承載引腳的底面、第一基座110-1和第二基座110-2的底面、第一引腳111和第二引腳112各自的底面從塑封體225的底面外露，但第一晶片101和第二晶片102、控制晶片103、金屬片251、鍵合引線119仍然被塑封體225完全密封。
在圖7B、8A~8C的實施方式中，第一晶片101是N溝道型MOSFET，第二晶片102是頂漏底源的N溝道型MOSFET。第一晶片101的主電極101a作為源極，副電極101b作為柵極，其背面的未示意出的金屬化層構成背部電極作為漏極。第二晶片102的主電極102a作為漏極，副電極102b作為柵極，其背面的金屬化層構成背部電極作為底部的源極。
圖9A展示了一種晶片安裝單元的詳細結構，其與圖7A的主要差異在於，實質為矩形狀的第二基座110-2在其第一橫向邊緣110-2a與第二縱向邊緣110-2d交叉的拐角處具有一個矩形切口而使第二基座110-2呈現為L形結構，並在該切口中嵌入有一個基島113d。晶片安裝單元還包括一連接結構113c，連接結構113c包括水平延伸段113c-1和垂直于水平延伸段113c-1的傾斜延伸段113c-2，其水平延伸段113c-1在水平面上沿縱向延伸(例如平行於第二縱向邊緣110-1d、110-2d)並對接在除第二排承載引腳114最內側的承載引腳114-1之外的第一排承載引腳113、第二排承載引腳114中任意一個承載引腳的上置部分上，例如優選將水平延伸段113c-1的一端對接在鄰近第二縱向邊緣110-1d的最內側的承載引腳113-1的一端並且該兩者共面。連接結構113c的傾斜延伸段113c-2則與水平面形成大於零的夾角，其一端連接在水平延伸段113c-1上，另一端則傾斜的向下延伸直至和基島113d連接，如圖9D為沿圖9A中虛線C2~C2的截面，所以連接結構113c並不是嚴格意義上的L形，因為水平延伸段113c-1、傾斜延伸段113c-2並不共面，傾斜延伸段113c-2相對水平延伸段113c-1是向下彎折的，這便於匹配基島113d和承載引腳之間的立體高度差。另外，第二引腳112帶有一個連接部115b，這如圖7A中的描述完全一致，第二引腳 112通過連接部115b連接到第二排承載引腳114中的鄰近第二縱向邊緣110-2d的最內側的一個承載引腳114-1上，連接部115b從第二引腳112靠近最內側的承載引腳114-1的一側的頂部向該承載引腳114-1延伸，並與該承載引腳114-1連接在一起。通常連接部115b的厚度小於第二旁路引腳122的厚度(如圖9E是圖9B中沿著虛線C3~C3的截面)，但也可以設計使連接部115b的厚度等於第二旁路引腳122、承載引腳114-1的厚度。
第一晶片101粘貼在第一基座110-1上，使其背面的背部電極粘附至第一基座110-1的頂面，第二晶片102倒裝安裝在第二基座110-2和基島113d之上，使其主電極101a粘附在第二基座110-2的頂面上、其副電極102b粘附在基島113d的頂面上，至此第一晶片101的正面、第二晶片102的背面均與所有承載引腳的上置引腳113a、114a的頂面共面，而方便控制晶片103以向第一晶片101、第二晶片102偏移的方式倒裝安裝在第一排承載引腳113、第二排承載引腳114之上。控制晶片103正面的各個焊墊上均設置有金屬凸塊201，其一組對邊(例如第一組對邊)中的一個邊緣附近的焊墊上所設置的金屬凸塊201分別對準第一排承載引腳113中相應的各上置引腳113a，每個金屬凸塊201和與其對準並接觸的上置引腳113a實施焊接以保持電性連接，該組對邊中的另一個邊緣附近的焊墊上所設置的金屬凸塊201則對準第二排承載引腳114中相應的各上置引腳114a，每個金屬凸塊201和與其對準並接觸的上置引腳114a實施焊接以保持電性連接。控制晶片103的倒裝步驟中，使控制晶片103具有與第一晶片101、第二晶片102形成交疊的交疊部分，使交疊部分正面的、位於控制晶片103的另一組對邊(例如與第一組對邊相對的第二組對邊)中的一個邊緣附 近的多個焊墊上設置的金屬凸塊201分別對準第一晶片101的主電極101a、副電極101b和第二晶片102的背部電極102c，每個金屬凸塊201和與其對準並接觸的主電極101a或副電極101b或背部電極102c實施焊接以保持電性連接，圖9C是沿圖9B中虛線D1~D2的截面。圖9F~9G中，利用一金屬片250將第一晶片101的主電極101a、第二晶片102的背部電極102c與第二引腳112進行電性連接，金屬片250的結構在前述內容中已經詳細介紹，不再贅述。唯獨需要注意的是，副平板部分250a通過導電的粘合材料焊接到第二引腳112的鍵合區112a的頂面，副平板部分250c通過粘合材料焊接到第二晶片102的背部電極102c(這與圖7B~7C不同)，副平板部分250e通過粘合材料焊接到第一晶片101的主電極101a。功率控制器件還包括一個將晶片安裝單元、第一晶片101和第二晶片102、控制晶片103、金屬片250及各金屬凸塊201予以包覆的塑封體225(圖中未示出)，塑封體225的包覆方式至少使各下置引腳113b、114b的底面、第一基座110-1和第二基座110-2的底面、第一引腳111和第二引腳112各自的底面、基島113d的底面從塑封體225的底面外露。
與圖9A的晶片安裝單元的差異在於，在圖10A中，第一引腳111沿第一基座110-1的第一橫向邊緣110-1a的長度方向延伸的長度值小於第一橫向邊緣110-1a的長度值，晶片安裝單元包含的第一旁路引腳121設置在第一引腳111的橫向延長線上(即長度方向的延長線上)，鄰近第一基座110-1的第一橫向邊緣110-1a，並位於第一排承載引腳113的最內側的一個承載引腳113-1和第一引腳111之間。第一旁路引腳121帶有一個連接部115c，從第一旁路引腳121靠近第一排承載引腳113的最內側的承載引腳113-1的一側的頂部向該承載引腳113-1延 伸，並與其連接，這在圖5A中有詳細描述，第一晶片101正面的副電極101b通過導電結構311電性連接到第一旁路引腳121上。並且第一排承載引腳113、第二排承載引腳114均無上置、下置引腳，其每個承載引腳皆是條狀的平板結構，同時，L形的連接結構117將基島113機械並電性連接到除第一排承載引腳113、第二排承載引腳114中各自最內側的承載引腳113-1、114-1之外的任意一個承載引腳上。譬如圖10A中，橫向延伸段117'b的一端連接在基島113d的大致與第二基座110-2的第二縱向邊緣110-2d對齊的邊緣的頂部，縱向延伸段117'a的一端對接在承載引腳114-2的一端的頂部，橫向延伸段117'b的另一端和縱向延伸段117'a的另一端連接，通常連接結構117'的厚度小於基島113、承載引腳的厚度，則連接結構117'被後續的塑封體225包覆隱藏，但也可以設計它們的厚度相同，則連接結構117'的底面從後續的塑封體225的底面外露。此外，第一晶片101的主電極101a、第二晶片102的背部電極102c皆通過金屬片251電性連接到第一引腳111、第二引腳112上，關於金屬片251的結構，不再贅述。在圖10A中，副平板部分251a通過導電的粘合材料焊接到第二引腳112的鍵合區112a的頂面，副平板部分251c通過粘合材料焊接到第二晶片102的背部電極102c，副平板部分250e通過粘合材料焊接到第一晶片101的主電極101a，副平板部分251g通過導電的粘合材料焊接到第一引腳111的鍵合區111a的頂面。功率控制器件還包括一個將晶片安裝單元、第一晶片101和第二晶片102、控制晶片103、金屬片251及導電結構311、各金屬凸塊201、第一旁路引腳121予以包覆的塑封體225(圖中未示出)，塑封體225的包覆方式至少使各承載引腳的底面、第一基座110-1和第二基座110-2的底面、第一引腳111和第二引腳 112各自的底面、基島113d的底面、第一旁路引腳121的底面從塑封體225的底面外露。
圖10B與圖10A的差異在於，無需考慮第一引腳111沿第一基座110-1的第一橫向邊緣110-1a的長度方向延伸的長度值與第一橫向邊緣110-1a的長度值之間的關係，可省略第一旁路引腳121。此時，利用鍵合引線119，將第一晶片101的正面的副電極101b電性連接至第一排承載引腳113中任意一個承載引腳上，作為優選，最好將副電極101b電性連接至最內側的承載引腳113-1上，則塑封體225(圖中未示出)將鍵合引線119包覆而不是導電結構311。
圖11A與圖10B的差異在於，連接結構117'被省略，基島113d是孤立的，沒有連接到任何承載引腳上，而且控制晶片103的背面通過非導電材料粘附在第一排承載引腳113、第二排承載引腳114上，控制晶片103也沒有向第一晶片101、第二晶片102偏移。利用鍵合引線119，將第一晶片101的副電極101b、基島113d分別電性連接至控制晶片103正面的相對應的焊墊上。除了連接至副電極101b、基島113d以外的餘下的焊墊，位於控制晶片103的一組對邊(如第一組對邊)中的一個邊緣附近的一些焊墊103a通過鍵合引線119電性連接至第一排承載引腳113的各承載引腳上，位於控制晶片103的該一組對邊中的另一個邊緣附近的一些焊墊103a通過鍵合引線119電性連接至第二排承載引腳114的各承載引腳上，為了縮短鍵合引線119的路徑，連接至副電極101b、基島113d上的這些焊墊103a最好位於控制晶片103的與前述一組對邊相對的另一組對邊(如第二組對邊)中的一個邊緣附近(該邊緣鄰近基座110)。在圖11B中，副平板部分251a通過導電的粘合材料焊接到第二引腳112的鍵合區112a的頂面，副平板部分 251c通過粘合材料焊接到第二晶片102的背部電極102c(這與圖8A~8C中副平板部分251c焊接在第二晶片102的主電極102a有所不同)，副平板部分250e通過粘合材料焊接到第一晶片101的主電極101a，副平板部分251g通過導電的粘合材料焊接到第一引腳111的鍵合區111a的頂面。功率控制器件還包括一個將晶片安裝單元、第一晶片101和第二晶片102、控制晶片103、金屬片251及鍵合引線119予以包覆的塑封體225(圖中未示出)，塑封體225的包覆方式至少使各承載引腳的底面、第一基座110-1和第二基座110-2的底面、第一引腳111和第二引腳112各自的底面、基島113d的底面從塑封體225的底面外露。
在圖9B、10A~10B、11A的實施方式中，第一晶片101是N溝道型MOSFET，第二晶片102是N溝道型MOSFET。第一晶片101的主電極101a作為源極，副電極101b作為柵極，其背面的未示意出的金屬化層構成背部電極作為漏極。第二晶片102的主電極102a作為源極，副電極102b作為柵極，其背面的金屬化層構成背部電極作為漏極。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍書應看作是涵蓋本發明的真實意圖和範圍的全部變化修正。在申請專利範圍書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
103‧‧‧控制晶片
201‧‧‧金屬凸塊
101a‧‧‧主電極
101b‧‧‧副電極
102a‧‧‧主電極
102b‧‧‧副電極

Claims (52)

  1. 一種功率控制器件，其特徵在於，包括：一晶片安裝單元和一控制晶片及第一、第二晶片，該晶片安裝單元包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，其中，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸；第一、第二排承載引腳位於基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳皆平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳皆平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸；第一、第二晶片均安裝在基座之上，控制晶片安裝在第一、第二排承載引腳之上，並且還包括一第一金屬片，將第一晶片正面的一個主電極電性連接到第一引腳上，和包括一第二金屬片將第二晶片正面的一個主電極電性連接到第二引腳上；其中，基座具有一個連接部，從基座位於第二縱向邊緣的一側的頂部向第一排承載引腳中最內側的一個承載引腳延伸，並與其連接。
  2. 如申請專利範圍第1項所述的功率控制器件，其特徵在於，第一、第二晶片各自背面的背部電極均粘附在基座的頂面。
  3. 如申請專利範圍第2項所述的功率控制器件，其特徵在於，第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳，所有承載引腳的上置引腳的頂面均與第一、第二晶片各自的正面共面；控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，偏移程度為使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自正面的主電極、副電極；控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各上置引腳上。
  4. 如申請專利範圍第3項所述的功率控制器件，其特徵在於，還包括一個將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的塑封體，其包覆方式至少使各下置引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面外露。
  5. 如申請專利範圍第1項所述的功率控制器件，其特徵在於，在基座的頂面上設置有一個凹槽，第一、第二晶片均位於在凹槽內，使第一、第二晶片各自的背部電極均粘附在凹槽的底部，且第一、第二排承載引腳各 自的每個承載引腳的頂面均與第一、第二晶片各自的正面共面。
  6. 如申請專利範圍第5項所述的功率控制器件，其特徵在於，控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，偏移程度為使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自正面的主電極、副電極；控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各承載引腳上。
  7. 如申請專利範圍第6項所述的功率控制器件，其特徵在於，還包括一個將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的塑封體，其包覆方式至少使各承載引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面外露。
  8. 如申請專利範圍第6項所述的功率控制器件，其特徵在於，第一、第二金屬片各包括一個主平板部分和連接在其一側的相對主平板部分具有高度落差的一個副平板部分，以及第一、第二金屬片各自的主平板部分的底面上均設置有一個垂直向下延伸的端部；第一、第二金屬片各自的端部的底端面分別與第一、第二晶片的主電極焊接，第一、第二金屬片各自的副平板部分分別與第一、第二引腳的鍵合區焊接。
  9. 如申請專利範圍第8項所述的功率控制器件，其特徵在於，還包括一個將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的塑封體；控制晶片的背面與第一、第二金屬片各自的主平板部分的頂面共面，塑封體的包覆方式至少使各承載引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面外露，和使第一、第二金屬片各自主平板部分的頂面、控制晶片的背面從塑封體的頂面外露。
  10. 一種功率控制器件，其特徵在於，包括：一晶片安裝單元和一控制晶片及第一、第二晶片，該晶片安裝單元包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，其中，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸；第一、第二排承載引腳位於基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳皆平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳皆平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸；第一、第二晶片均安裝在基座之上，控制晶片安裝在第一、第二排承 載引腳之上，並且還包括一第一金屬片，將第一晶片正面的一個主電極電性連接到第一引腳上，和包括一第二金屬片將第二晶片正面的一個主電極電性連接到第二引腳上；其中，第一、第二晶片各自背面的背部電極均粘附在基座的頂面；控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的各焊墊上設置的金屬凸塊分別對準並電性連接至相應的各承載引腳上。
  11. 如申請專利範圍第10項所述的功率控制器件，其特徵在於，第一引腳沿第一橫向邊緣的長度方向延伸的長度值小於第一橫向邊緣的長度值，第二引腳沿第二橫向邊緣的長度方向延伸的長度值小於第二橫向邊緣的長度值；晶片安裝單元包括在第一引腳的長度方向的延長線上設置的靠近第一橫向邊緣的第一旁路引腳，位於第一排承載引腳最內側的承載引腳和第一引腳之間並通過其帶有的一連接部與第一排承載引腳最內側的承載引腳連接；和包括在第二引腳的長度方向的延長線上設置的靠近第二橫向邊緣的第二旁路引腳，位於第二排承載引腳的最內側的承載引腳和第二引腳之間，並通過其帶有的一連接部與第二排承載引腳中最內側的承載引腳連接；第一、第二晶片正面的副電極分別通過導電結構電性連接到第一、第二旁路引腳上；其中，晶片安裝單元還包括一個L形的連接結構，其一端對接在第一、第二排承載引腳中除了各自最內側的承載引腳之外的任意一承載引腳上， 另一端連接在基座上。
  12. 如申請專利範圍第10項所述的功率控制器件，其特徵在於，還包括多條鍵合引線，將第一晶片的正面的副電極電性連接至第一排承載引腳中任意一承載引腳上，將第二晶片正面的副電極、基座的頂面分別電性連接至第二排承載引腳中任意兩個不同的承載引腳上。
  13. 一種功率控制器件，其特徵在於，包括：一晶片安裝單元和一控制晶片及第一、第二晶片，該晶片安裝單元包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，其中，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸；第一、第二排承載引腳位於基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳皆平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳皆平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸；第一、第二晶片均安裝在基座之上，控制晶片安裝在第一、第二排承載引腳之上，並且還包括一第一金屬片，將第一晶片正面的一個主電極電性連接到第一引腳上，和包括一第二金屬片將第二晶片正面的一個主電極 電性連接到第二引腳上；其中，第一、第二晶片各自背面的背部電極均粘附在基座的頂面，控制晶片的背面粘附在第一、第二排承載引腳上；還包括鍵合引線，將第一、第二晶片各自正面的副電極和基座的頂面分別電性連接至控制晶片正面的相應焊墊上，將控制晶片正面餘下的多個焊墊分別電性連接至相對應的各承載引腳的頂面上。
  14. 一種功率控制器件，其特徵在於，包括：一晶片安裝單元和一控制晶片及第一、第二晶片，該晶片安裝單元包括相鄰的第一、第二基座，並包括第一基座附近的第一引腳及第一排承載引腳，和包括第二基座附近的第二引腳及第二排承載引腳；第一、第二基座各自均具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳靠近第一基座的第一橫向邊緣並且其條狀鍵合區沿第一基座的第一橫向邊緣長度方向延伸，第二引腳靠近第二基座的第二橫向邊緣並且其條狀鍵合區沿第二基座的第二橫向邊緣長度方向延伸；第一排承載引腳位於第一基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳均平行於第一基座的第二縱向邊緣，並由第一引腳的橫向延長線上向第一基座、第二基座之間的分割線延伸；第二排承載引腳位於第二基座的第二縱向邊緣的一側，且第二排承載引腳中的每一個承載引腳均平行於第二基座的第二縱向邊緣，並由第二引腳的橫向延長線上向所述分割線延伸； 其中，第一、第二晶片分別安裝在第一、第二基座之上，使第一、第二晶片各自背面的背部電極分別粘附在第一、第二基座的頂面，控制晶片安裝在第一、第二排承載引腳之上；還包括一金屬片，將第一、第二晶片各自正面的主電極與第二引腳進行電性連接。
  15. 如申請專利範圍第14項所述的功率控制器件，其特徵在於，第二引腳通過其帶有的一連接部與第二排承載引腳中最內側的承載引腳連接；第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳，並且所有承載引腳的上置引腳的頂面均與第一、第二晶片各自的正面共面；控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，偏移程度為使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自正面的主電極、副電極；控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各上置引腳上。
  16. 如申請專利範圍第15項所述的功率控制器件，其特徵在於，第一基座具有一個連接部，從第一基座的頂部位於其第一橫向邊緣的一側向第一引腳延伸，並與其連接。
  17. 如申請專利範圍第14項所述的功率控制器件，其特徵在於，控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；所述金屬片還電性連接到第一引腳上。
  18. 如申請專利範圍第17項所述的功率控制器件，其特徵在於，第一引腳沿第一基座的第一橫向邊緣的長度方向延伸的長度值小於第一基座的第一橫向邊緣的長度值，第二引腳沿第二基座的第二橫向邊緣的長度方向延伸的長度值小於第二基座的第二橫向邊緣的長度值；晶片安裝單元包括在第一引腳的延長線上設置的一個靠近第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的最內側的一個承載引腳和第一引腳之間，並通過其帶有的一個連接部與第一排承載引腳的最內側的承載引腳連接；和包括在第二引腳的延長線上設置的一個靠近第二橫向邊緣的第二旁路引腳，位於第二排承載引腳的最內側的一個承載引腳和第二引腳之間，並通過其帶有的一個連接部與第二排承載引腳的最內側的一個承載引腳連接；第一、第二晶片正面的副電極分別通過導電結構電性連接到第一、第二旁路引腳上，並利用鍵合引線將第二引腳或第二晶片的主電極電性連接到第二排承載引腳中除最內側的承載引腳以外的任意一承載引腳上。
  19. 如申請專利範圍第17項所述的功率控制器件，其特徵在於，還包 括鍵合引線，將第一晶片的副電極電性連接至第一排承載引腳中任意一承載引腳上，將第二晶片的正、副電極分別相對應的電性連接至第二排承載引腳中任意兩個不同的承載引腳上。
  20. 如申請專利範圍第14項所述的功率控制器件，其特徵在於，控制晶片的背面粘附在第一、第二排承載引腳上；還包括鍵合引線，將第一、第二晶片各自的副電極、第二晶片的主電極分別電性連接至控制晶片正面的相對應的焊墊上，將控制晶片正面餘下的多個焊墊分別連接至相對應的各承載引腳的頂面上。
  21. 一種功率控制器件，其特徵在於，包括：一晶片安裝單元和一控制晶片及第一、第二晶片，該晶片安裝單元包括相鄰的第一、第二基座，並包括第一基座附近的第一引腳及第一排承載引腳，和包括第二基座附近的第二引腳及第二排承載引腳；第一、第二基座各自均具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳靠近第一基座的第一橫向邊緣且其條狀鍵合區沿第一基座的第一橫向邊緣的長度方向延伸，第二引腳靠近第二基座的第二橫向邊緣且其條狀鍵合區沿第二基座的第二橫向邊緣的長度方向延伸；第一排承載引腳位於第一基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳均平行於第一基座的第二縱向邊緣，並由第一引腳的橫向延長線上向第一基座和第二基座之間的分割線延伸；及 第二排承載引腳位於第二基座的第二縱向邊緣的一側，且第二排承載引腳中的每一個承載引腳均平行於第二基座的第二縱向邊緣，並由第二引腳的橫向延長線上向所述分割線延伸；實質為矩形狀的第二基座在其第一橫向邊緣與第二縱向邊緣交叉的拐角處具有一個矩形切口而使第二基座形成L形結構，並在該切口中嵌入有一個基島；第一晶片安裝在第一基座上使其背面的背部電極粘附至第一基座的頂面，第二晶片倒裝安裝在第二基座和基島之上使其主、副電極分別粘附在第二基座、基島的頂面上，控制晶片安裝在第一、第二排承載引腳之上；還包括一金屬片，將第一晶片正面的主電極和第二晶片背面的背部電極電性連接第二引腳上。
  22. 如申請專利範圍第21項所述的功率控制器件，其特徵在於，所述第一基座具有一個連接部，從第一基座的頂部位於第一橫向邊緣的一側向第一引腳延伸，並與其連接。
  23. 如申請專利範圍第21或22項所述的功率控制器件，其特徵在於，第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳，第一晶片的正面、第二晶片的背面與所有承載引腳的上置引腳的頂面共面；晶片安裝單元包括一連接結構，該連接結構的水平延伸段對接在除第二排承載引腳最內側的承載引腳以外的第一、第二排承載引腳中任意一個 承載引腳的上置部分上，其與水平面成夾角設置的傾斜延伸段垂直于水平延伸段並連接在水平延伸段和基島之間；控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，偏移程度為使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一晶片的主、副電極和第二晶片的背部電極；控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至各相應的上置引腳上。
  24. 如申請專利範圍第21項所述的功率控制器件，其特徵在於，第一引腳沿第一基座的第一橫向邊緣的長度方向延伸的長度值小於第一基座的第一橫向邊緣的長度值；晶片安裝單元包括在第一引腳的橫向延長線上設置的一個靠近第一基座的第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的最內側的一個承載引腳和第一引腳之間，並通過其帶有的一個連接部與第一排承載引腳最內側的一個承載引腳連接，從而第一晶片的副電極通過一個導電結構電性連接在第一旁路引腳上；晶片安裝單元包括一L形連接結構，該連接結構的縱向延伸段對接在除第一、第二排承載引腳中各自最內側的承載引腳之外的任意一承載引腳上，其橫向延伸段垂直于縱向延伸段並連接在縱向延伸段和基島之間；以及控制晶片倒裝安裝在第一、第二排承載引腳之上，控制晶片的焊墊上 設置的金屬凸塊分別對準並電性連接至各相應的承載引腳上。
  25. 如申請專利範圍第21項所述的功率控制器件，其特徵在於，控制晶片倒裝安裝在第一、第二排承載引腳之上，第一晶片的副電極通過鍵合引線電性連接在第一排承載引腳中的任意一承載引腳上；晶片安裝單元包括一L形連接結構，該連接結構的縱向延伸段對接在除第二排承載引腳中最內側的承載引腳之外和除第一排承載引腳中連接至第一晶片的副電極的承載引腳以外的第一、第二承載引腳中的餘下的任意一承載引腳上，其橫向延伸段垂直于縱向延伸段並連接在縱向延伸段和基島之間。
  26. 如申請專利範圍第21項所述的功率控制器件，其特徵在於，控制晶片的背面粘附在第一、第二排承載引腳上；還包括鍵合引線，將第一晶片的副電極、基島分別電性連接至控制晶片正面的相對應的焊墊上，同時利用鍵合引線將控制晶片正面餘下的多個焊墊分別連接至第一、第二排承載引腳中相應的各承載引腳的頂面上。
  27. 如申請專利範圍第24~26項中任意一項所述的功率控制器件，其特徵在於，第二引腳通過其具有的一個連接部將其與第二排承載引腳中最內側的一個承載引腳連接；所述金屬片還電性連接在第一引腳上。
  28. 一種功率控制器件的製備方法，其特徵在於，包括以下步驟：步驟S1、提供一晶片安裝單元，包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸；第一、第二排承載引腳位於基座的第二縱向邊緣的同一側，且第一排承載引腳中的每個承載引腳均平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳均平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸；步驟S2、將一第一晶片和一第二晶片並排安裝在基座之上，並將一控制晶片安裝在第一、第二排承載引腳之上；步驟S3、利用一個第一金屬片將第一晶片正面的一個主電極電性連接到第一引腳上，利用一個第二金屬片將第二晶片正面的一個主電極電性連接到第二引腳上；其中，基座具有一個連接部，從基座位於第二縱向邊緣的一側的頂部向第一排承載引腳中靠近第二縱向邊緣的最內側的一個承載引腳延伸，並與其連接。
  29. 如申請專利範圍第28項所述的方法，其特徵在於，在步驟S2中，使第一、第二晶片各自背面的背部電極均粘附在基座的頂面，其中第一、第二晶片各自的副電極位於各自的正面。
  30. 如申請專利範圍第29項所述的方法，其特徵在於，第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳；在步驟S2中，先使第一、第二晶片各自的正面均與所有承載引腳的上置引腳的頂面共面；然後使控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自的主電極、副電極；同時使控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各上置引腳上。
  31. 如申請專利範圍第30項所述的方法，其特徵在於，完成步驟S3之後，還包括利用一個塑封體將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的步驟，其包覆方式至少使各下置引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面中外露。
  32. 如申請專利範圍第28項所述的方法，其特徵在於，預先在基座的頂面上設置一個凹槽，在步驟S2中，第一、第二晶片被安裝在凹槽內，使第一、第二晶片各自背面的背部電極均粘附在凹槽的底部，第一、第二晶片各自的副電極位於各自的正面，使第一、第二晶片各自的正面均與第一、第二排承載引腳各自的每個承載引腳的頂面共面。
  33. 如申請專利範圍第32項所述的方法，其特徵在於，在步驟S2中，使控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自的主電極、副電極；同時使控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至第一、第二排承載引腳的相應各承載引腳上。
  34. 如申請專利範圍第33項所述的方法，其特徵在於，完成步驟S3之後，還包括利用一個塑封體將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的步驟，其包覆方式至少使各承載引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面中外露。
  35. 如申請專利範圍第33項所述的方法，其特徵在於，第一、第二金 屬片各包括一個主平板部分和連接在主平板部分一側的相對主平板部分具有高度差的一個副平板部分，以及第一、第二金屬片各自的主平板部分的底面上均設置有一個垂直向下延伸的端部；在步驟S3中，使第一、第二金屬片各自的端部的底端面分別與第一、第二晶片的主電極焊接，第一、第二金屬片各自的副平板部分分別與第一、第二引腳的鍵合區焊接。
  36. 如申請專利範圍第35項所述的方法，其特徵在於，在步驟S2中，使控制晶片的背面與第一、第二金屬片各自的主平板部分的頂面共面；在完成步驟S3之後，還包括利用一個塑封體將晶片安裝單元、第一和第二晶片、控制晶片、第一和第二金屬片及各金屬凸塊予以包覆的步驟，包覆方式至少使各承載引腳的底面、基座的底面、第一和第二引腳各自的底面從塑封體的底面外露，和使第一、第二金屬片各自主平板部分的頂面、控制晶片的背面從塑封體的頂面外露。
  37. 一種功率控制器件的製備方法，其特徵在於，包括以下步驟：步驟S1、提供一晶片安裝單元，包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸； 第一、第二排承載引腳位於基座的第二縱向邊緣的同一側，且第一排承載引腳中的每個承載引腳均平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳均平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸；步驟S2、將一第一晶片和一第二晶片並排安裝在基座之上，並將一控制晶片安裝在第一、第二排承載引腳之上；步驟S3、利用一個第一金屬片將第一晶片正面的一個主電極電性連接到第一引腳上，利用一個第二金屬片將第二晶片正面的一個主電極電性連接到第二引腳上；其中，第一引腳沿第一橫向邊緣的長度方向延伸的長度值小於第一橫向邊緣的長度值，第二引腳沿第二橫向邊緣的長度方向延伸的長度值小於第二橫向邊緣的長度值；晶片安裝單元包括在第一引腳的橫向延長線上設置的一個靠近第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的最內側的承載引腳和第一引腳之間，並通過其帶有的一個連接部與第一排承載引腳中最內側的承載引腳連接；晶片安裝單元包括還包括在第二引腳的橫向延長線上設置的一個靠近第二橫向邊緣的第二旁路引腳，位於第二排承載引腳的最內側的承載引腳和第二引腳之間，並通過其帶有的一個連接部與第二排承載引腳的最內側的承載引腳連接；晶片安裝單元還包括一個L形的連接結構，其一端連接在第一、第二排 承載引腳中除各自最內側的承載引腳以外的任意一承載引腳上，另一端連接在基座上；在步驟S2中，控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；從而在步驟S3中，利用導電結構，將第一、第二晶片各自正面的副電極分別電性連接到第一、第二旁路引腳上。
  38. 一種功率控制器件的製備方法，其特徵在於，包括以下步驟：步驟S1、提供一晶片安裝單元，包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸；第一、第二排承載引腳位於基座的第二縱向邊緣的同一側，且第一排承載引腳中的每個承載引腳均平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳均平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸；步驟S2、將一第一晶片和一第二晶片並排安裝在基座之上，並將一控制晶片安裝在第一、第二排承載引腳之上； 步驟S3、利用一個第一金屬片將第一晶片正面的一個主電極電性連接到第一引腳上，利用一個第二金屬片將第二晶片正面的一個主電極電性連接到第二引腳上；其中，在步驟S2中，控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；步驟S3還包括，利用鍵合引線，將第一晶片的副電極電性連接至第一排承載引腳中任意一承載引腳上，將第二晶片的副電極和基座的頂面分別電性連接至第二排承載引腳中任意兩個不同承載引腳上。
  39. 一種功率控制器件的製備方法，其特徵在於，包括以下步驟：步驟S1、提供一晶片安裝單元，包括一基座和基座附近的第一、第二引腳及第一、第二排承載引腳；基座具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳鄰近第一橫向邊緣並且其條狀鍵合區沿第一橫向邊緣長度方向延伸，第二引腳鄰近第二橫向邊緣並且其條狀鍵合區沿第二橫向邊緣長度方向延伸；第一、第二排承載引腳位於基座的第二縱向邊緣的同一側，且第一排承載引腳中的每個承載引腳均平行於第二縱向邊緣並由第一引腳的橫向延長線上向第一、第二橫向邊緣之間的對稱中心線延伸，及第二排承載引腳中的每一個承載引腳均平行於第二縱向邊緣並由第二引腳的橫向延長線上向所述對稱中心線延伸； 步驟S2、將一第一晶片和一第二晶片並排安裝在基座之上，並將一控制晶片安裝在第一、第二排承載引腳之上；步驟S3、利用一個第一金屬片將第一晶片正面的一個主電極電性連接到第一引腳上，利用一個第二金屬片將第二晶片正面的一個主電極電性連接到第二引腳上；其中，在步驟S2中，將控制晶片的背面粘附在第一、第二排承載引腳上；步驟S3還包括，利用鍵合引線，將第一、第二晶片各自的副電極、基座的頂面分別電性連接至控制晶片正面的相對應的焊墊上，同時利用鍵合引線將控制晶片正面餘下的多個焊墊分別連接至相對應的各承載引腳的頂面上。
  40. 一種功率控制器件的製備方法，其特徵在於，包括以下步驟：步驟S1、提供一晶片安裝單元，包括相鄰的第一、第二基座，並包括第一基座附近的第一引腳及第一排承載引腳，和包括第二基座附近的第二引腳及第二排承載引腳；第一、第二基座各自均具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳靠近第一基座的第一橫向邊緣並且其條狀鍵合區沿第一基座的第一橫向邊緣長度方向延伸，第二引腳靠近第二基座的第二橫向邊緣並且其條狀鍵合區沿第二基座的第二橫向邊緣長度方向延伸；第一排承載引腳位於第一基座的第二縱向邊緣的一側，且第一排承載 引腳中的每一個承載引腳均平行於第一基座的第二縱向邊緣，並由第一引腳的橫向延長線上向第一基座、第二基座之間的分割線延伸；及第二排承載引腳位於第二基座的第二縱向邊緣的一側，且第二排承載引腳中的每一個承載引腳均平行於第二基座的第二縱向邊緣，並由第二引腳的橫向延長線上向所述分割線延伸；步驟S2、將一第一晶片和一第二晶片分別安裝在第一、第二基座之上，將一控制晶片安裝在第一、第二排承載引腳之上；步驟S3、將一金屬片焊接至第一、第二晶片各自正面的主電極和第二引腳上。
  41. 如申請專利範圍第40項所述的方法，其特徵在於，第二引腳具有一個連接部，從第二引腳的鍵合區的頂部靠近第二排承載引腳中最內側的一個承載引腳的一側向該最內側的一個承載引腳延伸，並與其連接；第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳；在步驟S2中，先使第一、第二晶片各自的正面均與所有承載引腳的上置引腳的頂面共面；然後使控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一、第二晶片各自的主電極、副電極，同時使控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至相應的各上置引腳上。
  42. 如申請專利範圍第41項所述的方法，其特徵在於，第一基座具有一個連接部，從第一基座的頂部位於其第一橫向邊緣的一側向第一引腳延伸，並與其連接。
  43. 如申請專利範圍第40項所述的方法，其特徵在於，第一引腳沿第一橫向邊緣的長度方向延伸的長度值分別小於第一橫向邊緣的長度值，第二引腳沿第二橫向邊緣的長度方向延伸的長度值分別小於第二橫向邊緣的長度值；晶片安裝單元包括在第一引腳的延長線上設置的一個靠近第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的最內側的承載引腳和第一引腳之間，第一旁路引腳帶有一個連接部，從第一旁路引腳靠近該最內側的承載引腳的一側的頂部向該承載引腳延伸，並與其連接；還包括在第二引腳的延長線上設置有一個靠近第二橫向邊緣的第二旁路引腳，位於第二排承載引腳的最內側的承載引腳和第二引腳之間，第二旁路引腳帶有一個連接部，從第二旁路引腳靠近該最內側的一個承載引腳的一側的頂部向該承載引腳延伸，並與其連接；在步驟S2中，將控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；在步驟S3中，金屬片同時還電性連接到第一引腳上，同時利用導電結構將第一、第二晶片的副電極分別電性連接到第一、第二旁路引腳上，並 利用鍵合引線將第二引腳或第二晶片的主電極電性連接到第二排承載引腳中除最內側的承載引腳以外的任意一承載引腳上。
  44. 如申請專利範圍第40項所述的方法，其特徵在於，在步驟S2中，將控制晶片倒裝安裝在第一、第二排承載引腳上，其正面的多個焊墊上相應設置的多個金屬凸塊分別對準並電性連接至各相應的承載引腳上；在步驟S3中，金屬片還電性連接到第一引腳上，並利用鍵合引線，將第一晶片的副電極電性連接至第一排承載引腳中任意一承載引腳上，將第二晶片的正、副電極分別相對應的電性連接至第二排承載引腳中任意兩個不同的承載引腳上。
  45. 如申請專利範圍第40項所述的方法，其特徵在於，在步驟S2中，使控制晶片的背面粘附在第一、第二排承載引腳上；在步驟S3中，金屬片同時還被電性連接到第一引腳上，之後利用鍵合引線，將第一、第二晶片各自的副電極、第二晶片的主電極分別電性連接至控制晶片正面的相對應的焊墊上，同時利用鍵合引線將控制晶片正面餘下的多個焊墊分別連接至相對應的各承載引腳的頂面上。
  46. 一種功率控制器件的製備方法，其特徵在於，包括以下步驟：步驟S1、提供一晶片安裝單元，該晶片安裝單元包括相鄰的第一、第二基座，並包括第一基座附近的第一引腳及第一排承載引腳，和包括第二基座附近的第二引腳及第二排承載引腳； 第一、第二基座各自均具有相對的一組第一、第二橫向邊緣及相對的一組第一、第二縱向邊緣，第一引腳靠近第一基座的第一橫向邊緣並且其條狀鍵合區沿第一基座的第一橫向邊緣的長度方向延伸，第二引腳靠近第二基座的第二橫向邊緣並且其條狀鍵合區沿第二基座的第二橫向邊緣的長度方向延伸；第一排承載引腳位於第一基座的第二縱向邊緣的一側，且第一排承載引腳中的每一個承載引腳均平行於第一基座的第二縱向邊緣，並由第一引腳的橫向延長線上向第一基座和第二基座之間的分割線延伸；及第二排承載引腳位於第二基座的第二縱向邊緣的一側，且第二排承載引腳中的每一個承載引腳均平行於第二基座的第二縱向邊緣，並由第二引腳的橫向延長線上向所述分割線延伸；其中，實質為矩形狀的第二基座在其第一橫向邊緣與第二縱向邊緣交叉的拐角處具有一個矩形切口而使第二基座形成L形結構，並在該切口中嵌入有一個基島；步驟S2、將一第一晶片安裝在第一基座上，將一第二晶片倒裝安裝在第二基座和基島之上，將一控制晶片安裝在第一、第二排承載引腳之上；步驟S3、利用一金屬片將第一晶片正面的一個主電極和第二晶片背面的一個背部電極電性連接到第二引腳上。
  47. 如申請專利範圍第46項所述的方法，其特徵在於，所述第一基座具有一個連接部，從第一基座的頂部位於第一橫向邊緣的一側向第一引腳延伸，並與其連接。
  48. 如申請專利範圍第46或47項所述的方法，其特徵在於，第一、第二排承載引腳各自的每個承載引腳均皆包括相互連接的一個上置引腳和一個下置引腳；晶片安裝單元包括一連接結構，其水平延伸段對接在除第二排承載引腳最內側的承載引腳之外的第一、第二排承載引腳中任意一承載引腳的上置部分，其與水平面成夾角設置的傾斜延伸段垂直于水平延伸段並連接在水平延伸段和基島之間；在步驟S2中，使第一晶片的正面、第二晶片的背面與所有承載引腳的上置引腳的頂面均共面；然後使控制晶片以向第一、第二晶片偏移的方式倒裝安裝在第一、第二排承載引腳上，使其具有與第一、第二晶片形成交疊的交疊部分，使交疊部分正面的多個焊墊上設置的多個金屬凸塊分別對準並電性連接至第一晶片的主、副電極和第二晶片的背部電極，使控制晶片餘下的焊墊上設置的金屬凸塊分別對準並電性連接至各相應的上置引腳上。
  49. 如申請專利範圍第46項所述的方法，其特徵在於，第一引腳沿第一基座的第一橫向邊緣的長度方向延伸的長度值分別小於第一基座的第一橫向邊緣的長度值；晶片安裝單元包括在第一引腳的延長線上設置的一個靠近第一基座的第一橫向邊緣的第一旁路引腳，位於第一排承載引腳的鄰近第二縱向邊緣的最內側的一個承載引腳和第一引腳之間，並且第一旁路引腳帶有一個連 接部，從第一旁路引腳靠近該最內側的一個承載引腳的一側的頂部向該承載引腳延伸，並與其連接；晶片安裝單元包括一L形連接結構，該連接結構的縱向延伸段對接在除第一、第二排承載引腳中各自最內側的承載引腳之外的任意一承載引腳上，其橫向延伸段垂直于縱向延伸段並連接在縱向延伸段和基島之間；在步驟S2中，使控制晶片倒裝安裝在第一、第二排承載引腳之上，控制晶片的焊墊上設置的金屬凸塊分別對準並電性連接至各相應的承載引腳上；步驟S3還包括利用一個導電結構將第一晶片的副電極電性連接在第一旁路引腳上的步驟。
  50. 如申請專利範圍第46項所述的方法，其特徵在於，晶片安裝單元包括一L形連接結構，該連接結構的縱向延伸段對接在除第二排承載引腳中最內側的承載引腳之外的第一、第二承載引腳中的任意一承載引腳上，其橫向延伸段垂直于縱向延伸段並連接在縱向延伸段和基島之間；在步驟S2中，使控制晶片倒裝安裝在第一、第二排承載引腳之上；步驟S3還包括利用鍵合引線將第一晶片的副電極電性連接在第一排承載引腳中的沒有與所述L形連接結構連接在一起的任意一承載引腳上的步驟。
  51. 如申請專利範圍第46項所述的方法，其特徵在於，在步驟S2中，將控制晶片的背面粘附在第一、第二排承載引腳上； 步驟S3還包括利用鍵合引線，將第一晶片的副電極、基島分別電性連接至控制晶片正面的相對應的焊墊上，同時利用鍵合引線將控制晶片正面餘下的多個焊墊分別連接至第一、第二排承載引腳中相應的各承載引腳的頂面上的步驟。
  52. 如申請專利範圍第49~51項中任意一項所述的方法，其特徵在於，第二引腳具有一個連接部，從第二引腳的鍵合區的頂部靠近第二排承載引腳中最內側的一個承載引腳的一側向該最內側的一個承載引腳延伸，並與其連接；在步驟S3中，還將所述金屬片電性連接在第一引腳上。
TW102128297A 2013-08-07 2013-08-07 功率控制器件及其製備方法 TWI518860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102128297A TWI518860B (zh) 2013-08-07 2013-08-07 功率控制器件及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102128297A TWI518860B (zh) 2013-08-07 2013-08-07 功率控制器件及其製備方法

Publications (2)

Publication Number Publication Date
TW201507085A TW201507085A (zh) 2015-02-16
TWI518860B true TWI518860B (zh) 2016-01-21

Family

ID=53019488

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128297A TWI518860B (zh) 2013-08-07 2013-08-07 功率控制器件及其製備方法

Country Status (1)

Country Link
TW (1) TWI518860B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117250B (zh) * 2020-09-07 2022-07-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Also Published As

Publication number Publication date
TW201507085A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
TWI406372B (zh) 具有立體匹配互聯板的緊密封裝半導體晶片
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
TWI453831B (zh) 半導體封裝結構及其製造方法
JP5813963B2 (ja) 半導体装置、および、半導体装置の実装構造
JP2004079760A (ja) 半導体装置及びその組立方法
US9476949B2 (en) Semiconductor device provided with direction sensor elements
TW201505145A (zh) 半導體裝置及其製造方法
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JP5803345B2 (ja) 半導体チップの製造方法、回路実装体及びその製造方法
TWI518860B (zh) 功率控制器件及其製備方法
CN105190855B (zh) 半导体装置
CN105390471A (zh) 扇出晶圆级封装结构
TW201533884A (zh) 內藏去耦合電容之半導體封裝構造
JP6796666B2 (ja) 半導体装置
TWI529868B (zh) 多晶片混合封裝的半導體器件及其製備方法
CN107611098A (zh) 电子封装件及其制法
TWI469311B (zh) 聯合封裝的功率半導體元件
US8569878B2 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
JP4791104B2 (ja) 半導体チップおよび半導体チップの製造方法
CN104347571A (zh) 功率控制器件及其制备方法
KR200478914Y1 (ko) 반도체 패키지
JP2007141947A (ja) 半導体装置およびその製造方法
JP2019153643A (ja) 半導体装置
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
TWI237355B (en) Semiconductor device