JP5813963B2 - 半導体装置、および、半導体装置の実装構造 - Google Patents

半導体装置、および、半導体装置の実装構造 Download PDF

Info

Publication number
JP5813963B2
JP5813963B2 JP2011041453A JP2011041453A JP5813963B2 JP 5813963 B2 JP5813963 B2 JP 5813963B2 JP 2011041453 A JP2011041453 A JP 2011041453A JP 2011041453 A JP2011041453 A JP 2011041453A JP 5813963 B2 JP5813963 B2 JP 5813963B2
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive
conductive plate
semiconductor chip
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011041453A
Other languages
English (en)
Other versions
JP2012178504A (ja
Inventor
康文 松岡
康文 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011041453A priority Critical patent/JP5813963B2/ja
Priority to US13/406,527 priority patent/US8963304B2/en
Publication of JP2012178504A publication Critical patent/JP2012178504A/ja
Priority to US14/613,473 priority patent/US9711481B2/en
Application granted granted Critical
Publication of JP5813963B2 publication Critical patent/JP5813963B2/ja
Priority to US15/617,746 priority patent/US10535624B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

本発明は、半導体装置、および、半導体装置の実装構造に関する。
従来から、種々の電子回路が用いられている。電子回路は、たとえばトランジスタやダイオードなどの機能素子チップを複数用いることにより実現されることが多い。機能素子チップは各々、樹脂により覆われたモジュールとして用いられる。各モジュールは一つの機能素子チップを含む（たとえば特許文献１参照）。このようなモジュールを用いて電子回路を構成する場合に異なる機能素子チップどうしを導通させるには、たとえばプリント基板における配線を経由させる必要がある。
プリント基板における配線には、配線抵抗および配線インダクタンスが存在する。そのため上述のようにプリント基板における配線を経由して異なる機能素子チップどうしを導通させた場合には、プリント基板における配線の配線抵抗や配線インダクタンスが生じる。配線抵抗や配線インダクタンスは、電子回路における低消費電力化や電子回路の高性能化を妨げる要因となる。
特開２００２−７６１９５号公報
本発明は、上記した事情のもとで考え出されたものであって、配線抵抗および配線インダクタンスを低減できる半導体装置を提供することをその主たる課題とする。
本発明の第１の側面によると、複数の機能素子チップと、上記複数の機能素子チップのうちの２つの機能素子チップのいずれにも接合された導通部材と、第１ワイヤと、上記複数の機能素子チップ、上記導通部材、および上記第１ワイヤを覆う樹脂部と、を備え、上記２つの機能素子チップの一方は、互いに同一方向を向く第１主面電極および第２主面電極と、上記第１主面電極の向く方向とは反対の方向を向く第１裏面電極と、を含む第１半導体チップであり、上記導通部材は、上記第１主面電極に接合され、上記第１ワイヤは、上記第２主面電極に接合され、且つ、上記第１半導体チップの厚さ方向において上記導通部材に重なる部位を有する、半導体装置が提供される。
好ましくは、上記導通部材は、第１導電板であり、上記２つの機能素子チップの他方は、第２半導体チップである。
好ましくは、上記樹脂部から露出しているワイヤボンディング用リードを更に備え、上記ワイヤボンディング用リードは、上記第１ワイヤが接合されたパッド主面を有するパッド部を含む。
好ましくは、上記パッド主面は、上記厚さ方向において、上記第１裏面電極よりも上記第１主面電極の配置された側に位置する。
好ましくは、上記樹脂部は、上記厚さ方向のいずれか一方を向く樹脂底面を有し、上記ワイヤボンディング用リードは、上記樹脂底面から露出する実装部を含む。
好ましくは、上記実装部は、上記樹脂底面と面一である実装面を有する。
好ましくは、上記ワイヤボンディング用リードは、上記パッド部と上記実装部との間に位置する中間部を含み、上記中間部は、上記樹脂底面に対し傾斜している。
好ましくは、上記パッド主面は、上記樹脂底面の位置する側を向く。
好ましくは、上記パッド部は、上記パッド主面とは反対側のパッド裏面を有し、上記パッド裏面は、上記樹脂底面の位置する側を向く。
好ましくは、上記第２半導体チップは、上記厚さ方向視において、上記第１半導体チップからずれた位置に配置されている。
好ましくは、上記第１導電板には、上記第１ワイヤの一部が配置された凹部が形成されている。
好ましくは、上記第１主面電極はゲート電極であり、上記第２主面電極はソース電極であり、上記第１裏面電極はドレイン電極である。
好ましくは、第２導電板を更に備え、上記第２半導体チップは、上記第１主面電極の向く方向と同一方向を向く第３主面電極と、上記第３主面電極の向く方向とは反対方向を向く第２裏面電極と、を含み、上記第３主面電極は、上記第２導電板に接合され、上記第２裏面電極は、上記第１導電板に接合されている。
好ましくは、上記第２導電板は、上記第３主面電極が接合された第１導電面と、上記第１導電面の向く方向とは反対方向を向く第２導電面と、を有し、上記第２導電面は、上記樹脂部から露出している。
好ましくは、上記第１導電面は、上記厚さ方向視において、上記第２導電面からはみ出る部位を有する。
好ましくは、第２ワイヤを更に備え、上記第２半導体チップは、上記第３主面電極の向く方向と同一方向を向く第４主面電極を含み、上記第２ワイヤは、上記第４主面電極に接合され、且つ、上記厚さ方向において上記第２導電板に重なる。
好ましくは、第２導電板を更に備え、上記第２半導体チップは、上記第１裏面電極の向く方向と同一方向を向く第３主面電極と、上記第３主面電極の向く方向とは反対方向を向く第２裏面電極と、を含み、上記第３主面電極は、上記第２導電板に接合され、上記第２裏面電極は、上記第１導電板に接合されている。
好ましくは、上記第１導電板は、上記第１主面電極が接合された第１導電面と、上記第１主面電極とは反対側の第２導電面と、を有し、上記第２導電面は、上記樹脂部から露出する。
好ましくは、上記第１導電面は、上記厚さ方向視において、上記第２導電面からはみ出る部位を有する。
好ましくは、第２ワイヤを更に備え、上記第２半導体チップは、上記第３主面電極の向く方向と同一方向を向く第４主面電極を含み、上記第２ワイヤは、上記第４主面電極に接合され、且つ、上記厚さ方向において上記第２導電板に重なる。
好ましくは、上記第１導電板には、上記樹脂部の一部が入り込む孔が形成されている。
好ましくは、上記第３主面電極はゲート電極であり、上記第４主面電極はソース電極であり、上記第２裏面電極はドレイン電極である。
好ましくは、上記機能素子チップのいずれか一つは、ダイオード、抵抗、もしくはコンデンサである。
本発明の第２の側面によると、本発明の第１の側面によって提供される半導体装置と、上記半導体装置が配置された配線基板と、上記半導体装置および上記配線基板の間に介在するハンダ層と、を備える、半導体装置の実装構造が提供される。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態にかかる実装構造を示す平面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１のＩＩＩ−ＩＩＩ線に沿う断面図である。 本発明の第１実施形態にかかる半導体装置の底面図である。 図４から樹脂部を省略した図である。 図５から一つの導電板を省略した図である。 図６から一つの導電板と一つの半導体チップと一つのワイヤとを省略した図である。 本発明の第１実施形態にかかる半導体装置が構成する回路の回路図である。 本発明の第１実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図９のＸ−Ｘ線に沿う断面図である。 本発明の第１実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図１１のＸＩＩ−ＸＩＩ線に沿う断面図である。 本発明の第１実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図１３のＸＩＶ−ＸＩＶ線に沿う断面図である。 本発明の第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 本発明の第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 本発明の第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 本発明の第２実施形態にかかる実装構造を示す平面図である。 図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。 図１８のＸＸ−ＸＸ線に沿う断面図である。 図１８のＸＸＩ−ＸＸＩ線に沿う断面図である。 図１８のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。 図１８に示した実装構造における半導体装置から、一つの導電板を省略した図である。 本発明の第２実施形態にかかる半導体装置の底面図である。 図２４から樹脂部を省略した図である。 図２５から一つの導電板を省略した図である。 本発明の第２実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図である。 本発明の第２実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図２９のＸＸＸ−ＸＸＸ線に沿う断面図である。 本発明の第２実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面図である。 本発明の第２実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図３３のＸＸＸＩＶ−ＸＸＸＩＶ線に沿う断面図である。 本発明の第３実施形態にかかる半導体装置の平面図である。 図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図である。 図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図である。 本発明の第３実施形態にかかる半導体装置が構成する回路の回路図である。 本発明の第４実施形態にかかる半導体装置の平面図である。 図３９のＸＬ−ＸＬ線に沿う断面図である。 図３９のＸＬＩ−ＸＬＩ線に沿う断面図である。 本発明の第４実施形態にかかる半導体装置が構成する回路の回路図である。 本発明の第５実施形態にかかる半導体装置の断面図である。 本発明の第５実施形態にかかる半導体装置が構成する回路の回路図である。
＜第１実施形態＞
図１〜図１７を用いて本発明の第１実施形態について説明する。
図１は、本発明の第１実施形態にかかる実装構造を示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
同図に示された実装構造８０１は、半導体装置１０１と、配線基板１０６と、ハンダ層８８１〜８８５とを備える。
配線基板１０６は、たとえばプリント配線基板である。配線基板１０６は、たとえば、絶縁基板と、当該絶縁基板に形成されたパターン電極（図示略）とを含む。半導体装置１０１は配線基板１０６に搭載されている。半導体装置１０１と、配線基板１０６との間には、ハンダ層８８１〜８８５が介在している。ハンダ層８８１〜８８５は、半導体装置１０１と配線基板１０６とを接合している。
図４は、半導体装置１０１の底面図である。図５は、図４から樹脂部７を省略した図である。図６は、図５から導電板２３を省略した図である。図７は、図６から導電板２２と半導体チップ３２とワイヤ４７とを省略した図である。図８は、半導体装置１０１が構成する回路の回路図である。
これらの図に示す半導体装置１０１は、ＤＣ／ＤＣコンバータである。半導体装置１０１は、導電板２１〜２３と、半導体チップ３１，３２と、導電性接合部４１１〜４１４と、２本のワイヤ４６，４７と、ワイヤボンディング用リード５１，５２と、樹脂部７（図５〜図７では想像線で示す）とを備える。
図１〜図７に示す樹脂部７は、導電板２１〜２３と、半導体チップ３１，３２と、導電性接合部４１１〜４１４と、２本のワイヤ４６，４７と、ワイヤボンディング用リード５１，５２と、を覆っている。樹脂部７は、たとえば、黒色のエポキシ樹脂よりなる。樹脂部７は、樹脂底面７１と、樹脂側面７２と、樹脂主面７３とを有する。
樹脂底面７１は、ＸＹ平面に広がる平面状であり、且つ、方向Ｚの一方向（方向Ｚａ）を向く。図２、図３に示す樹脂側面７２は、方向Ｚ視において、半導体チップ３１，３２を囲む形状である。樹脂側面７２は、第１部分７２１と、第２部分７２２とを有する。第１部分７２１は樹脂底面７１とつながる。第２部分７２２は第１部分７２１とつながる。第２部分７２２は、樹脂底面７１と鋭角をなすように、方向Ｚに対し傾斜している。樹脂主面７３は、ＸＹ平面に広がる平面状であり、且つ、方向Ｚの他方向（方向Ｚｂ）を向く。樹脂主面７３は第２部分７２２につながる。
図２、図３、図７に示す半導体チップ３１は、半導体からなる素子である。半導体チップ３１は、機能素子チップもしくは第１半導体チップの一例に相当する。半導体チップ３１としては、たとえば、ダイオード、トランジスタ、もしくは、ＩＣが挙げられる。図８に示すように、本実施形態では半導体チップ３１は、ＤＣ／ＤＣコンバータにおけるハイサイド用のトランジスタである。図７に示すように、半導体チップ３１は平面視矩形状である。半導体チップ３１の厚さ（方向Ｚにおける寸法）は、たとえば、２００μｍである。半導体チップ３１の方向Ｘにおける寸法は、たとえば、１６００μｍであり、半導体チップ３１の方向Ｙにおける寸法は、たとえば、２２００μｍである。
図２、図３、図７に示すように、半導体チップ３１は、主面電極３１１（第１主面電極）と、主面電極３１２（第２主面電極）と、裏面電極３１３（第１裏面電極）とを含む。主面電極３１１，３１２は互いに同一方向を向く。本実施形態において主面電極３１１，３１２はいずれも、半導体チップ３１の厚さ方向Ｚのうちの一方向（方向Ｚａ）を向く。裏面電極３１３は、主面電極３１１，３１２の各々が向く方向とは反対の方向を向く。本実施形態において裏面電極３１３は、半導体チップ３１の厚さ方向Ｚのうちの他方向（方向Ｚｂ）を向く。
本実施形態においては、主面電極３１１はソース電極であり、主面電極３１２はゲート電極であり、裏面電極３１３はドレイン電極である。なお、図８にてソース電極をＳとして示し、ゲート電極をＧとして示し、ドレイン電極をＤとして示している。他の実施形態の回路図においても同様の表記をしている。本実施形態と異なり、半導体チップは、主面電極３１１がドレイン電極であるものなどであってもよい。半導体チップがＩＣである場合には、半導体チップは２つの主面電極のみを含むのではなく、さらに多くの主面電極を含んでいても良い。
図２、図３、図６に示す半導体チップ３２は、半導体チップ３１に対し平面視のサイズが異なる点を除き、半導体チップ３１と略同様の構成を有する。半導体チップ３２は、半導体からなる素子である。半導体チップ３２は、機能素子チップもしくは第２半導体チップの一例に相当する。半導体チップ３２としては、たとえば、ダイオード、トランジスタ、もしくは、ＩＣが挙げられる。図８に示すように、本実施形態では半導体チップ３２は、ＤＣ／ＤＣコンバータにおけるローサイド用のトランジスタである。図６に示すように、半導体チップ３２は平面視矩形状である。半導体チップ３２の厚さ（方向Ｚにおける寸法）は、たとえば、２００μｍである。半導体チップ３２の方向Ｘにおける寸法は、たとえば、２８００μｍであり、半導体チップ３２の方向Ｙにおける寸法は、たとえば、４０００μｍである。
図２、図３、図６に示すように、半導体チップ３２は、主面電極３２１（第３主面電極）と、主面電極３２２（第４主面電極）と、裏面電極３２３（第２裏面電極）とを含む。主面電極３２１，３２２は互いに同一方向を向く（図２、図６参照）。本実施形態において主面電極３２１，３１２はいずれも方向Ｚａを向く。裏面電極３２３は、主面電極３２１，３２２の各々が向く方向とは反対の方向を向く。本実施形態において裏面電極３２３は方向Ｚｂを向く。
本実施形態においては、図８に示すように、主面電極３２１はソース電極であり、主面電極３２２はゲート電極であり、裏面電極３２３はドレイン電極である。本実施形態と異なり、半導体チップは、主面電極３２１がドレイン電極であるものなどであってもよい。半導体チップがＩＣである場合には、半導体チップは２つの主面電極のみを含むのではなく、さらに多くの主面電極を含んでいても良い。
図１〜図３、図７に示す導電板２１はたとえばＣｕなどの導体よりなる。導電板２１には、後述の導電性接合部４１１を介して半導体チップ３１が接合されている。導電板２１は、一つの平らな板を折り曲げ成型することにより形成される。導電板２１は、パッド部２１１と、中間部２１２と、実装部２１３と、を含む。
パッド部２１１はＸＹ平面に沿って広がる平板状である。パッド部２１１は、導電性接合部４１１を介して半導体チップ３１に接合されており、半導体チップ３１と導通している。より具体的には、パッド部２１１は、導電性接合部４１１を介して、半導体チップ３１の裏面電極３１３に接合されている。これにより、パッド部２１１は半導体チップ３１の裏面電極３１３と導通している。
中間部２１２は、パッド部２１１および実装部２１３の間に位置する。中間部２１２は、パッド部２１１および実装部２１３のいずれにもつながる。中間部２１２は板状を呈している。本実施形態において中間部２１２は、パッド部２１１に対し傾斜している。更に、中間部２１２は樹脂底面７１に対し傾斜している。中間部２１２は、ＸＹ平面視においてパッド部２１１から遠ざかるほど方向Ｚａに向かう形状である。図５に示すように、本実施形態においては、中間部２１２には複数の穴２１６が形成されている。各穴２１６には、樹脂部７の一部が充填されている。穴２１６が形成されているのは、樹脂部７と中間部２１２（導電板２１）とをより強く接合するためである。樹脂部７と中間部２１２（導電板２１）とがより強く接合すると、樹脂部７と中間部２１２とが剥離しにくくなり、耐湿性の向上を図ることができる。
実装部２１３は、樹脂部７から露出する部位を有する。より具体的には、実装部２１３は、樹脂側面７２における第１部分７２１と、樹脂底面７１と、から露出している。図１、図３に示すように、実装部２１３は、第１部分７２１から方向Ｙの一方に突出している。本実施形態と異なり、実装部２１３が第１部分７２１から突出しておらず、実装部２１３が、樹脂側面７２と面一の側面を有していても良い。図３〜図５に示すように、実装部２１３は実装面２１９を有する。実装面２１９は、樹脂底面７１から露出し且つ樹脂底面７１と面一である。図３に示すように、実装面２１９は、ハンダ層８８１を介して、配線基板１０６に接合されている。導電板２１はハンダ層８８１を経由して配線基板１０６の配線層と導通している。上述のように導電板２１は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部２１３の厚さ（方向Ｚにおける寸法）は、パッド部２１１の厚さ（方向Ｚにおける寸法）と同一である。
図１〜図３、図６に示す導電板２２は、導電板２１と略同様の構成を有する。導電板２２は、たとえばＣｕなどの導体よりなる。導電板２２は、導通部材もしくは第１導電板の一例に相当する。導電板２２には、後述の導電性接合部４１３を介して半導体チップ３２が接合されている。導電板２２は、一つの平らな板を折り曲げ成型することにより形成される。導電板２２は、パッド部２２１と、中間部２２２と、実装部２２３と、を含む。
パッド部２２１はＸＹ平面に沿って広がる平板状である。図３または図６に示すように、パッド部２２１は、ＸＹ平面視において、パッド部２１１と重なる。パッド部２２１とパッド部２１１との間には、半導体チップ３１が位置している。パッド部２２１は、導電性接合部４１２を介して半導体チップ３１に接合されており、半導体チップ３１と導通している。より具体的には、パッド部２２１は、導電性接合部４１２を介して半導体チップ３１の主面電極３１１に接合されている。これにより、パッド部２２１は半導体チップ３１の主面電極３１１と導通している。一方、パッド部２２１は、半導体チップ３１と半導体チップ３２との間に位置している。パッド部２２１は、導電性接合部４１３を介して半導体チップ３２に接合されており、半導体チップ３２と導通している。より具体的には、パッド部２２１は、導電性接合部４１３を介して半導体チップ３２の裏面電極３２３に接合されている。これにより、パッド部２２１は半導体チップ３２の裏面電極３２３と導通している。図６に示すように、パッド部２２１には、凹部２２７が形成されている。凹部２２７は、ＸＹ平面視において、パッド部２２１の外側から内側に凹む形状である。凹部２２７は、ＸＹ平面視において、主面電極３１２に重なる。
中間部２２２は、パッド部２２１および実装部２２３の間に位置する。中間部２２２は、パッド部２２１および実装部２２３のいずれにもつながる。中間部２２２は板状を呈している。本実施形態において中間部２２２は、パッド部２２１に対し傾斜している。更に、中間部２２２は樹脂底面７１に対し傾斜している。中間部２２２は、ＸＹ平面視においてパッド部２２１から遠ざかるほど方向Ｚａに向かう形状である。図５に示すように、本実施形態においては、中間部２２２には複数の穴２２６が形成されている。各穴２２６には、樹脂部７の一部が充填されている。穴２２６が形成されているのは、樹脂部７と中間部２２２（導電板２２）とをより強く接合するためである。樹脂部７と中間部２２２（導電板２２）とがより強く接合すると、樹脂部７と中間部２２２とが剥離しにくくなり、耐湿性の向上を図ることができる。
実装部２２３は、樹脂部７から露出する部位を有する。より具体的には、実装部２２３は、樹脂側面７２における第１部分７２１と、樹脂底面７１と、から露出している。図１、図３に示すように、実装部２２３は、第１部分７２１から方向Ｙのいずれか一方に突出している。本実施形態と異なり、実装部２２３が第１部分７２１から突出しておらず、実装部２２３が、樹脂側面７２と面一の側面を有していても良い。実装部２２３は実装面２２９を有する。実装面２２９は、樹脂底面７１から露出し且つ樹脂底面７１と面一である。実装面２２９は、ハンダ層８８２を介して、配線基板１０６に接合されている。導電板２２はハンダ層８８２を経由して配線基板１０６の配線層と導通している。上述のように導電板２２は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部２２３の厚さ（方向Ｚにおける寸法）は、パッド部２２１の厚さ（方向Ｚにおける寸法）と同一である。
図１〜図５に示す導電板２３は、たとえばＣｕなどの導体よりなる。導電板２３は第２導電板の一例に相当する。導電板２３は、後述の導電性接合部４１４を介して半導体チップ３２が接合されている。導電板２３は、ＸＹ平面に沿って広がる平板状である。導電板２３は、ＸＹ平面視において、パッド部２２１と重なる。導電板２３とパッド部２２１との間には、半導体チップ３２が位置している。導電板２３は、導電性接合部４１４を介して半導体チップ３２に接合されており、半導体チップ３２と導通している。図２〜図４に示すように、導電板２３は、樹脂部７から露出する部位を有する。より具体的には、導電板２３は、樹脂側面７２における第１部分７２１と、樹脂底面７１と、から露出している。図１、図４に示すように、導電板２３は、第１部分７２１から方向Ｘに突出している。本実施形態と異なり、導電板２３が第１部分７２１から突出しておらず、導電板２３が、樹脂側面７２と面一の側面を有していても良い。
図２、図３に示すように、導電板２３は、導電面２３１（第１導電面）と導電面２３２（第２導電面）とを有する。導電面２３１および導電面２３２はいずれも、ＸＹ平面に広がる平面状である。導電面２３１は方向Ｚｂを向き、導電面２３２は、方向Ｚａを向く。すなわち、導電面２３１および導電面２３２は、互いに反対方向を向く。導電面２３１は、導電性接合部４１４を介して半導体チップ３２の主面電極３２１に接合されている。これにより、導電板２３は、半導体チップ３２の主面電極３２１と導通している。一方、導電面２３２は、樹脂底面７１から露出している。そして導電面２３２は樹脂底面７１と面一である。導電面２３２は、ハンダ層８８３を介して、配線基板１０６に接合されている。導電面２３２は、ハンダ層８８３を経由して配線基板１０６の配線層と導通している。図５に示すように、導電板２３には凹部２３７が形成されている。凹部２３７は、ＸＹ平面視において、導電板２３の外側から内側に凹む形状である。凹部２３７は、ＸＹ平面視において、主面電極３２２に重なる。
図３に示すように、導電板２３は、方向Ｙにおける端において、導電面２３２から導電面２３１側に凹む段差部２３３を有する。そのため、導電面２３１は、方向Ｚ視において、導電面２３２よりも方向Ｙ側にはみ出る部位を有する。これにより、導電板２３が樹脂部７から脱落するのを防止できる。
図２、図３、図５〜図７に示す各導電性接合部４１１〜４１４は導体よりなる。各導電性接合部４１１〜４１４を構成する導体としては、ハンダもしくは銀などが挙げられる。本実施形態において、導電性接合部４１１，４１３を構成する導体は銀であり、導電性接合部４１２，４１４を構成する導体はハンダである。
導電性接合部４１１は、半導体チップ３１における裏面電極３１３と、導電板２１におけるパッド部２１１との間に介在している。導電性接合部４１１は、半導体チップ３１と導電板２１とを接合するためのものである。これにより、半導体チップ３１の裏面電極３１３と導電板２１とが導通している。
同様に、導電性接合部４１２は、半導体チップ３１における主面電極３１１と、導電板２２におけるパッド部２２１との間に介在している（図７には５個示す）。導電性接合部４１２は、半導体チップ３１と導電板２２とを接合するためのものである。これにより、半導体チップ３１の主面電極３１１と導電板２２とが導通している。
同様に、導電性接合部４１３は、半導体チップ３２における裏面電極３２３と、導電板２２におけるパッド部２２１との間に介在している。導電性接合部４１３は、半導体チップ３２と導電板２２とを接合するためのものである。これにより、半導体チップ３２の裏面電極３２３と導電板２２とが導通している。そのため、図８にも示すように、半導体チップ３２の裏面電極３２３（本実施形態ではローサイド用の素子のドレイン電極）と、半導体チップ３１の主面電極３１１（本実施形態ではハイサイド用の素子のソース電極）と、が導電性接合部４１２，４１３と導電板２２とを経由して、導通している。なお、図８では、導電性接合部４１２，４１３は図示していない。
同様に、導電性接合部４１４は、半導体チップ３２における主面電極３２１と、導電板２３における導電面２３１との間に介在している（図５、図６には１４個示す）。導電性接合部４１４は、半導体チップ３２と導電板２３とを接合するためのものである。これにより、半導体チップ３２の主面電極３２１と導電板２３とが導通している。
図１、図２、図５〜図７に示すワイヤボンディング用リード５１は、たとえばＣｕなどの導体よりなる。ワイヤボンディング用リード５１は、一つの平らな板を折り曲げ成型することにより形成される。本実施形態では特に、ワイヤボンディング用リード５１は導電板２１とともに、一つの平らな板を折り曲げ成型することにより形成される。ワイヤボンディング用リード５１は、パッド部５１１と、中間部５１２と、実装部５１３と、を含む。
パッド部５１１は、パッド主面５１５およびパッド裏面５１６を有する。パッド主面５１５は樹脂底面７１の位置する側（方向Ｚａ側）を向く。図２に示すように、パッド主面５１５は、方向Ｚにおいて、裏面電極３１３よりも主面電極３１１の配置された側（方向Ｚａ側）に位置している。一方、パッド裏面５１６はパッド主面５１５の向く方向と反対方向を向く。
中間部５１２は、パッド部５１１および実装部５１３の間に位置する。中間部５１２は、パッド部５１１および実装部５１３のいずれにもつながる。本実施形態において中間部５１２は、パッド部５１１に対し傾斜している。更に、中間部５１２は樹脂底面７１に対し傾斜している。中間部５１２は、ＸＹ平面視においてパッド部５１１から遠ざかるほど方向Ｚａに向かう形状である。
実装部５１３は、樹脂部７から露出する部位を有する。より具体的には、実装部５１３は、樹脂側面７２における第１部分７２１と、樹脂底面７１と、から露出している。実装部５１３は、第１部分７２１から方向Ｙの一方に突出している。図１、図２に示すように、実装部５１３は、実装部２１３と同一方向に、第１部分７２１から突出している。本実施形態と異なり、実装部５１３が第１部分７２１から突出しておらず、実装部５１３が、樹脂側面７２と面一の側面を有していても良い。実装部５１３は実装面５１９を有する。実装面５１９は、樹脂底面７１から露出し且つ樹脂底面７１と面一である。実装面５１９は、ハンダ層８８４を介して、配線基板１０６に接合されている。ワイヤボンディング用リード５１はハンダ層８８４を経由して配線基板１０６の配線層と導通している。上述のようにワイヤボンディング用リード５１は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部５１３の厚さ（方向Ｚにおける寸法）は、パッド部５１１の厚さ（方向Ｚにおける寸法）と同一である。本実施形態では更に、ワイヤボンディング用リード５１は導電板２１とともに、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部５１３の厚さ（方向Ｚにおける寸法）は、導電板２１における実装部２１３の厚さと同一である。以上より、本実施形態においては、パッド部５１１、実装部５１３、パッド部２１１、および実装部２１３の各厚さは、互いに同一である。
図１、図２、図５〜図７に示すワイヤボンディング用リード５２は、ワイヤボンディング用リード５１と略同様の構成を有する。ワイヤボンディング用リード５２は、たとえばＣｕなどの導体よりなる。ワイヤボンディング用リード５２は、一つの平らな板を折り曲げ成型することにより形成される。本実施形態では特に、ワイヤボンディング用リード５２は導電板２２とともに、一つの平らな板を折り曲げ成型することにより形成される。ワイヤボンディング用リード５２は、パッド部５２１と、中間部５２２と、実装部５２３と、を含む。
パッド部５２１は、パッド主面５２５およびパッド裏面５２６を有する。パッド主面５２５は樹脂底面７１の位置する側（方向Ｚａ側）を向く。図２に示すように、パッド主面５２５は、方向Ｚにおいて、裏面電極３２３よりも主面電極３２１の配置された側（方向Ｚａ側）に位置している。一方、パッド裏面５２６はパッド主面５２５の向く方向と反対方向を向く。
中間部５２２は、パッド部５２１および実装部５２３の間に位置する。中間部５２２は、パッド部５２１および実装部５２３のいずれにもつながる。本実施形態において中間部５２２は、パッド部５２１に対し傾斜している。更に、中間部５２２は樹脂底面７１に対し傾斜している。中間部５２２は、ＸＹ平面視においてパッド部５２１から遠ざかるほど方向Ｚａに向かう形状である。
実装部５２３は、樹脂部７から露出する部位を有する。より具体的には、実装部５２３は、樹脂側面７２における第１部分７２１と、樹脂底面７１と、から露出している。図２に示すように、実装部５２３は、第１部分７２１から方向Ｙの一方に突出している。実装部５２３は、実装部２２３と同一方向に、第１部分７２１から突出している。本実施形態と異なり、実装部５２３が第１部分７２１から突出しておらず、実装部５２３が、樹脂側面７２と面一の側面を有していても良い。実装部５２３は実装面５２９を有する。実装面５２９は、樹脂底面７１から露出し且つ樹脂底面７１と面一である。実装面５２９は、ハンダ層８８５を介して、配線基板１０６に接合されている。ワイヤボンディング用リード５２はハンダ層８８５を経由して配線基板１０６の配線層と導通している。上述のようにワイヤボンディング用リード５２は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部５２３の厚さ（方向Ｚにおける寸法）は、パッド部５２１の厚さ（方向Ｚにおける寸法）と同一である。本実施形態では更に、ワイヤボンディング用リード５２は導電板２２とともに、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部５２３の厚さ（方向Ｚにおける寸法）は、導電板２２における実装部２２３の厚さと同一である。以上より、本実施形態においては、パッド部５２１、実装部５２３、パッド部２２１、実装部２２３の各厚さは、互いに同一である。
ワイヤ４６，４７はいずれも、ＡｕもしくはＣｕなどの導体よりなる。ワイヤ４６は、第１ワイヤであり、半導体チップ３１の主面電極３１２と、パッド部５１１のパッド主面５１５と、に接合されている。これにより、ワイヤ４６を経由して、半導体チップ３１の主面電極３１２は、ワイヤボンディング用リード５１に導通している。図２に示すように、ワイヤ４６は、方向Ｚにおいて導電板２２に重なる部位を有する。図５に示すように、本実施形態では、ワイヤ４６の一部は、導電板２２に形成された凹部２２７に配置されている。このようにして、ワイヤ４６は、方向Ｚ視において、導電板２２と異なる位置に配置されている。
ワイヤ４７は、第２ワイヤであり、半導体チップ３２の主面電極３２２と、パッド部５２１のパッド主面５２５と、に接合されている。これにより、ワイヤ４７を経由して、半導体チップ３２の主面電極３２２は、ワイヤボンディング用リード５２に導通している。図２に示すように、ワイヤ４７は、方向Ｚにおいて導電板２３に重なる部位を有する。図５に示すように、本実施形態では、ワイヤ４７の一部は、導電板２３に形成された凹部２３７に配置されている。このようにして、ワイヤ４７は、方向Ｚ視において、導電板２３と異なる位置に配置されている。
次に、半導体装置１０１の製造方法の一例について簡単に説明する。
半導体装置１０１を製造するには、第１中間品８５１（図９、図１０参照）と、第２中間品８５２（図１１、図１２参照）と、リードフレーム８４３（図１３、図１４参照）と、を製造する。
第１中間品８５１を製造するには、まず、図９、図１０に示すリードフレーム８４１を一枚の導電板から形成する。リードフレーム８４１は、のちに、導電板２１、ワイヤボンディング用リード５１になるものである。次に、リードフレーム８４１に、導電性接合部４１１を介して、半導体チップ３１における裏面電極３１３を接合する。次に、半導体チップ３１における主面電極３１２と、リードフレーム８４１とに、ワイヤ４６を接合する。これにより、同図に示す第１中間品８５１が製造される。ワイヤ４６を接合する工程は、主面電極３１２が重力方向における上方を向いている状態で行われる。
同様に第２中間品８５２を製造するには、図１１、図１２に示すリードフレーム８４２を一枚の導電板から形成する。リードフレーム８４２は、のちに、導電板２２、ワイヤボンディング用リード５２になるものである。次に、リードフレーム８４２に、導電性接合部４１３を介して、半導体チップ３２における裏面電極３２３を接合する。次に、半導体チップ３２における主面電極３２２と、リードフレーム８４２とに、ワイヤ４７を接合する。これにより、同図に示す第２中間品８５２が製造される。ワイヤ４７を接合する工程は、主面電極３２２が重力方向における上方を向いている状態で行われる。
図１３、図１４に示すリードフレーム８４３は、一枚の導電板から形成する。リードフレーム８４３は、のちに、導電板２３になるものである。
次に、図１５に示すように、リードフレーム８４３に第２中間品８５２を接合する。本実施形態において、リードフレーム８４３と第２中間品８５２とを接合する工程においては、第２中間品８５２を図１２に示す状態から裏返す。そして、半導体チップ３２の主面電極３２１とリードフレーム８４３とを、導電性接合部４１４を介して接合する。
次に、図１６に示すように、リードフレーム８４２に第１中間品８５１を接合する。本実施形態において、リードフレーム８４２と第１中間品８５１とを接合する工程においては、第１中間品８５１を図１０に示す状態から裏返す。そして、半導体チップ３１の主面電極３１１とリードフレーム８４２とを、導電性接合部４１２を介して接合する。
次に、図１７に示すように、樹脂部７を形成する。次に、同図に示す線Ｌ１に沿って、リードフレーム８４１〜８４３をそれぞれ切断することにより（一部図示略）、図２等に示した半導体装置１０１が製造される。
次に、本実施形態の作用効果について説明する。
図２に示したように、半導体装置１０１においては、半導体チップ３１の主面電極３１１、および、半導体チップ３２は、いずれも、導電板２２に接合している。このような構成によると、半導体チップ３１および半導体チップ３２は、導電板２２を経由して互いに導通している。よって、半導体チップ３１および半導体チップ３２を、半導体装置１０１の外部の配線等を経由して導通させる必要がない。半導体装置１０１の外部の配線等を用いる必要がないと、半導体チップ３１と半導体チップ３２とを導通させる経路の配線抵抗および配線インダクタンスは、主に、導電板２２の抵抗およびインダクタンスのみとなる。これは、半導体装置１０１が構成する回路における配線抵抗や配線インダクタンスの低減を図るのに適する。したがって、半導体装置１０１は、低消費電力化および高性能化を図るのに適する。
図２に示したように、半導体装置１０１においては、主面電極３１２に接合されたワイヤ４６は、方向Ｚにおいて、主面電極３１１に接合された導電板２２に重なる部位を有する。このような構成によるとワイヤ４６と導電板２２との接触を防止できる。よって、ワイヤ４６と導電板２２との接触を防止すべく主面電極３１１から方向Ｚにおいて離間した位置に、導電板２２を配置する必要がない。これにより、導電板２２と主面電極３１１との間に無駄なスペースを形成する必要がない。その結果、半導体装置１０１の薄型化を図ることができる。同様に、半導体装置１０１においては、主面電極３２２に接合されたワイヤ４７は、方向Ｚにおいて、主面電極３２１に接合された導電板２３に重なる部位を有する。このような構成によっても、同様の理由により、半導体装置１０１の小型化を図ることができる。
図２に示したように、半導体装置１０１においては、パッド主面５１５は、方向Ｚにおいて、裏面電極３１３よりも主面電極３１１の配置された側（方向Ｚａ側）に位置する。パッド主面５１５が方向Ｚａ側にあればあるほど、パッド主面５１５に接合されたワイヤ４６が半導体チップ３１に接触しにくくなる。よって、本実施形態にかかる構成は、ワイヤ４６が半導体チップ３１に接触することを防止するのに適する。同様に、半導体装置１０１においては、パッド主面５２５は、方向Ｚにおいて、裏面電極３２３よりも主面電極３２１の配置された側（方向Ｚａ側）に位置する。このような構成も、ワイヤ４７が半導体チップ３２に接触するのを防止するのに適する。
半導体装置１０１においては、ワイヤボンディング用リード５１は、パッド部５１１と実装部５１３との間に位置する中間部５１２を含む。中間部５１２は、樹脂底面７１に対し傾斜している。このような構成によると、ワイヤ４６をパッド部５１１に接合する際に用いるキャピラリ（図示略）が中間部５１２に接触することを、防止できる。同様に、半導体装置１０１においては、ワイヤボンディング用リード５２は、パッド部５２１と実装部５２３との間に位置する中間部５２２を含む。中間部５２２は樹脂底面７１に対し傾斜している。このような構成によると、ワイヤ４７をパッド部５２１に接合する際に用いるキャピラリ（図示略）が中間部５２２に接触することを、防止できる。
以下に、図１８〜図４４を用いて、本発明の他の実施形態について説明する。以下の実施形態において第１実施形態で述べた構成と同一もしくは類似の構成については、同一の符号を付してその説明を省略する。
＜第２実施形態＞
図１８〜図３４を用いて、本発明の第２実施形態について説明する。
図１８は、本発明の第２実施形態にかかる実装構造を示す平面図である。図１９は、図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。図２０は、図１８のＸＸ−ＸＸ線に沿う断面図である。図２１は、図１８のＸＸＩ−ＸＸＩ線に沿う断面図である。図２２は、図１８のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。
本実施形態は、半導体装置１０２における半導体チップ３２が、半導体チップ３１に対し、方向Ｚ視においてずれた位置に配置されている点において、第１実施形態と相違する。同図に示された実装構造８０２は、半導体装置１０２と、配線基板１０６と、ハンダ層８８１，８８４，８８６〜８８８とを備える。
半導体装置１０２は配線基板１０６に搭載されている。半導体装置１０２と、配線基板１０６との間には、ハンダ層８８１，８８４，８８６〜８８８が介在している。ハンダ層８８１，８８４，８８６〜８８８は、半導体装置１０２と配線基板１０６とを接合している。
図２３は、図１８に示した半導体装置１０２から、導電板２５を省略した図である。図２４は、半導体装置１０２の底面図である。図２５は、図２４から樹脂部７を省略した図である。図２６は、図２５から導電板２４を省略した図である。
これらの図に示す半導体装置１０２は、半導体装置１０１と同様に、ＤＣ／ＤＣコンバータである。半導体装置１０２は、図８に示す回路と同一の回路を構成する。半導体装置１０２は、導電板２１，２４，２５、半導体チップ３１，３２、導電性接合部４１１〜４１４、２本のワイヤ４６，４７、ワイヤボンディング用リード５１，５３、および、樹脂部７を備える。本実施形態においては、導電板２１、半導体チップ３１，３２、導電性接合部４１１〜４１４、２本のワイヤ４６，４７、およびワイヤボンディング用リード５１は、第１実施形態における構成と同様であるから、説明を省略し、導電板２４，２５と、ワイヤボンディング用リード５３と、について主に説明する。
ただし、本実施形態では、主面電極３２１，３２２はいずれも方向Ｚｂを向く。裏面電極３２３は、主面電極３２１，３２２の各々が向く方向とは反対の方向を向く。すなわち、本実施形態において裏面電極３２３は方向Ｚａを向く。
図１８〜図２４に示す導電板２４は、たとえばＣｕなどの導体よりなる。導電板２４は、導通部材もしくは第１導電板の一例に相当する。導電板２４は、ＸＹ平面に沿って広がる平板状である。図１８に示すように、導電板２４は、ＸＹ平面視において、パッド部２１２と重なる。導電板２４とパッド部２１２との間には、半導体チップ３１が位置している。導電板２４は、導電性接合部４１２を介して半導体チップ３１に接合されており、半導体チップ３１と導通している。図１９〜図２２に示すように、導電板２４は、樹脂部７から露出する部位を有する。より具体的には、導電板２４は、樹脂側面７２における第１部分７２１と、樹脂底面７１と、から露出している。導電板２４は、第１部分７２１から突出している。本実施形態と異なり、導電板２４が第１部分７２１から突出しておらず、導電板２４が、樹脂側面７２と面一の側面を有していても良い。
導電板２４は、導電面２４１（第１導電面）と導電面２４２（第２導電面）とを有する。導電面２４１および導電面２４２はいずれも、ＸＹ平面に広がる平面状である。導電面２４１は方向Ｚｂを向き、導電面２４２は、方向Ｚａを向く。すなわち、導電面２４１および導電面２４２は、互いに反対方向を向く。導電面２４１は、導電性接合部４１２を介して半導体チップ３１の主面電極３１１に接合されている。これにより、導電板２４は、半導体チップ３１の主面電極３１１と導通している。一方、導電面２４２は、樹脂底面７１から露出している。そして導電面２４２は樹脂底面７１と面一である。導電面２４２は、ハンダ層８８６を介して、配線基板１０６に接合されている。導電面２４２は、ハンダ層８８６を経由して配線基板１０６の配線層と導通している。図２４、図２５に示すように、導電板２４には、凹部２４７が形成されている。凹部２４７は、ＸＹ平面視において、導電板２４の外側から内側に凹む形状である。凹部２４７は、ＸＹ平面視において、主面電極３１２に重なる。導電板２４には、穴２４８が形成されている。穴２４８は、第１実施形態における穴２１６と同様に、耐湿性の向上を図るために設けられている。
導電板２５は、第２導電板の一例に相当し、たとえばＣｕなどの導体よりなる。導電板２５には、導電性接合部４１４を介して半導体チップ３２が接合されている。導電板２５は、一つの平らな板を折り曲げ成型することにより形成される。本実施形態においては、導電板２５は導電板２１とともに、一つの平らな板を折り曲げ成型することにより形成される。導電板２５は、パッド部２５１と、中間部２５２と、実装部２５３と、を含む。
パッド部２５１はＸＹ平面に沿って広がる平板状である。パッド部２５１は、ＸＹ平面視において、導電板２４と重なる。パッド部２５１と導電板２４との間には、半導体チップ３２が位置している。パッド部２５１は、導電性接合部４１４を介して半導体チップ３２に接合されており、半導体チップ３２と導通している。より具体的には、パッド部２５１は、導電性接合部４１４を介して半導体チップ３２の主面電極３２１に接合されている。これにより、パッド部２５１は半導体チップ３２の主面電極３２１と導通している。パッド部２５１には、凹部２５７が形成されている。凹部２５７は、ＸＹ平面視において、パッド部２５１の外側から内側に凹む形状である。凹部２５７は、ＸＹ平面視において、主面電極３２２に重なる。
図２１に示すように、中間部２５２は、パッド部２５１および実装部２５３の間に位置する。中間部２５２は、パッド部２５１および実装部２５３のいずれにもつながる。中間部２５２は板状を呈している。本実施形態において中間部２５２は、パッド部２５１に対し傾斜している。更に、中間部２５２は樹脂底面７１に対し傾斜している。中間部２５２は、ＸＹ平面視においてパッド部２５１から遠ざかるほど方向Ｚａに向かう形状である。
実装部２５３は、樹脂部７から露出する部位を有する。より具体的には、実装部２５３は、樹脂側面７２における第１部分７２１と、樹脂底面７１と、から露出している。図２１に示すように、実装部２５３は、第１部分７２１から方向Ｙの一方に突出している。本実施形態と異なり、実装部２５３が第１部分７２１から突出しておらず、実装部２５３が、樹脂側面７２と面一の側面を有していても良い。実装部２５３は実装面２５９を有する。実装面２５９は、樹脂底面７１から露出し且つ樹脂底面７１と面一である。実装面２５９は、ハンダ層８８７を介して、配線基板１０６に接合されている。導電板２５はハンダ層８８７を経由して配線基板１０６の配線層と導通している。上述のように導電板２５は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部２５３の厚さ（方向Ｚにおける寸法）は、パッド部２５１の厚さ（方向Ｚにおける寸法）と同一である。本実施形態では更に、導電板２５は導電板２１とともに、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部２５３の厚さ（方向Ｚにおける寸法）は、実装部２１３の厚さ（方向Ｚにおける）と同一である。
図２２に示すワイヤボンディング用リード５３は、ワイヤボンディング用リード５１と略同様の構成を有するが、ワイヤがボンディングされるパッド主面の向く方向が、ワイヤボンディング用リード５１と異なる。以下、具体的に説明する。
ワイヤボンディング用リード５３は、たとえばＣｕなどの導体よりなる。ワイヤボンディング用リード５３は、一つの平らな板を折り曲げ成型することにより形成される。本実施形態では特に、ワイヤボンディング用リード５３は導電板２４とともに、一つの平らな板を折り曲げ成型することにより形成される。ワイヤボンディング用リード５３は、パッド部５３１と、中間部５３２と、実装部５３３と、を含む。
パッド部５３１は、パッド主面５３５およびパッド裏面５３６を有する。パッド主面５３５にはワイヤ４７がボンディングされている。図２２に示すように、パッド主面５３５は、方向Ｚにおいて、裏面電極３２３よりも主面電極３２１の配置された側（方向Ｚｂ側）に位置している。一方、パッド裏面５３６はパッド主面５３５の向く方向と反対方向を向く。パッド裏面５３６は、樹脂底面７１の位置する側を向いている。本実施形態においては、図２２に示すように、パッド裏面５３６は、導電板２４に形成された段差部２４３における段差面２４９よりも、樹脂底面７１の位置する側に配置されている。これにより、パッド主面５３５にワイヤ４７をボンディングする際に用いるヒータ（使用時にはパッド裏面５３６の図２２における下側に配置される）が、導電板２４に接近したとしても、当該ヒータが導電板２４に接触することを防止できる。
中間部５３２は、パッド部５３１および実装部５３３の間に位置する。中間部５３２は、パッド部５３１および実装部５３３のいずれにもつながる。本実施形態において中間部５３２は、パッド部５３１に対し傾斜している。更に、中間部５３２は樹脂底面７１に対し傾斜している。中間部５３２は、ＸＹ平面視においてパッド部５３１から遠ざかるほど方向Ｚａに向かう形状である。
実装部５３３は、樹脂部７から露出する部位を有する。より具体的には、実装部５３３は、樹脂側面７２における第１部分７２１と、樹脂底面７１と、から露出している。図１８、図２２に示すように、実装部５３３は、第１部分７２１から方向Ｙの一方に突出している。実装部５３３は、実装部２５３と同一方向に、第１部分７２１から突出している。本実施形態と異なり、実装部５３３が第１部分７２１から突出しておらず、実装部５３３が、樹脂側面７２と面一の側面を有していても良い。実装部５３３は実装面５３９を有する。実装面５３９は、樹脂底面７１から露出し且つ樹脂底面７１と面一である。実装面５３９は、ハンダ層８８８を介して、配線基板１０６に接合されている。ワイヤボンディング用リード５３はハンダ層８８８を経由して配線基板１０６の配線層と導通している。上述のようにワイヤボンディング用リード５３は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部５３３の厚さ（方向Ｚにおける寸法）は、パッド部５３１の厚さ（方向Ｚにおける寸法）と同一である。本実施形態では更に、ワイヤボンディング用リード５３は、導電板２４とともに、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部５３３の厚さ（方向Ｚにおける寸法）は、導電板２４の厚さと同一である。
次に、半導体装置１０２の製造方法の一例について簡単に説明する。
半導体装置１０２を製造するには、第１中間品８５１（図２７、図２８参照）と、第２中間品８５３（図２９、図３０参照）と、リードフレーム８４５（図３１、図３２参照）と、を製造する。
第１中間品８５１は、第１実施形態で述べたように製造する。
第２中間品８５３を製造するには、まず、図２９、図３０に示すリードフレーム８４４を一枚の導電板から形成する。リードフレーム８４４は、のちに、導電板２４、ワイヤボンディング用リード５３になるものである。次に、リードフレーム８４４に、導電性接合部４１３を介して、半導体チップ３２における裏面電極３２３を接合する。次に、半導体チップ３２における主面電極３２２と、リードフレーム８４４とに、ワイヤ４７を接合する。これにより、同図に示す第２中間品８５３が製造される。ワイヤ４７を接合する工程は、主面電極３２１が重力方向における上方を向いている状態で行われる。
リードフレーム８４５は、一枚の導電板から折り曲げ成型することにより形成する。リードフレーム８４５は、のちに、導電板２５になるものである。
次に、図３３、図３４に示すように、導電性接合部４１２を介して、第２中間品８５３におけるリードフレーム８４４に、半導体チップ３１における主面電極３１１を接合する。同様に、図３３に示すように、導電性接合部４１４を介して、半導体チップ３２の主面電極３２１に、リードフレーム８４５を接合する。
次に、上述の樹脂部７（製造方法の説明では図示略）を形成したのちに、線Ｌ２に沿って、リードフレーム８４１，８４４，８４５をそれぞれ切断することにより、図１９等に示した半導体装置１０２が製造される。
次に、本実施形態の作用効果について説明する。
半導体装置１０２においては、半導体チップ３１の主面電極３１１、および、半導体チップ３２は、いずれも、導電板２４に接合している。このような構成によると、半導体チップ３１および半導体チップ３２は、導電板２４を経由して互いに導通している。よって、半導体チップ３１および半導体チップ３２を、半導体装置１０２の外部の配線等を経由して導通させる必要がない。半導体装置１０２の外部の配線等を用いる必要がないと、半導体チップ３１と半導体チップ３２とを導通させる経路の配線抵抗および配線インダクタンスは、主に、導電板２４の抵抗およびインダクタンスのみとなる。これは、半導体装置１０２が構成する回路における配線抵抗や配線インダクタンスの低減を図るのに適する。したがって、半導体装置１０２は、低消費電力化および高性能化を図るのに適する。
図１９に示すように、半導体装置１０２においては、主面電極３１２に接合されたワイヤ４６は、方向Ｚにおいて、主面電極３１１に接合された導電板２４に重なる部位を有する。このような構成によると、第１実施形態で述べたのと同様の理由により、半導体装置１０２の薄型化を図ることができる。同様に、半導体装置１０２においては、主面電極３２２に接合されたワイヤ４７は、方向Ｚにおいて、主面電極３２１に接合された導電板２５に重なる部位を有する。このような構成によっても、同様の理由により、半導体装置１０２の小型化を図ることができる。
図１９に示すように、半導体装置１０２においては、パッド主面５１５は、方向Ｚにおいて、裏面電極３１３よりも主面電極３１１の配置された側（方向Ｚａ側）に位置する。このような構成によると、第１実施形態で述べたのと同様の理由により、ワイヤ４６が半導体チップ３１に接触することを防止するのに適する。同様に、図２２に示すように、半導体装置１０２においては、パッド主面５３５は、方向Ｚにおいて、裏面電極３２３よりも主面電極３２１の配置された側（方向Ｚｂ側）に位置する。このような構成も、ワイヤ４７が半導体チップ３２に接触するのを防止するのに適する。
半導体装置１０２によると、第１実施形態で述べたのと同様の理由により、ワイヤ４６をパッド部５１１に接合する際に用いるキャピラリ（図示略）が中間部５１２に接触することを、防止できる。同様に、半導体装置１０２においては、ワイヤボンディング用リード５３は、パッド部５３１と実装部５３３との間に位置する中間部５３２を含む。中間部５３２は樹脂底面７１に対し傾斜している。このような構成によると、ワイヤ４７をパッド部５３１に接合する際に用いるキャピラリ（図示略）が中間部５３２に接触することを、防止できる。
図２２に示すように、半導体装置１０２においては、パッド裏面５３６はパッド主面５３５の向く方向と反対方向を向く。パッド裏面５３６は、樹脂底面７１の位置する側を向いている。このような構成によると、パッド裏面５３６は樹脂底面７１から方向Ｚにおいて離間しており、樹脂底面７１から露出していない。そのため、ハンダ層８８８はパッド裏面５３６には接合せず、パッド裏面５３６よりも導電板２４から離間した実装面５３９に接合することとなる。そのため、ハンダ層８８８と、導電板２４に接合するハンダ層８８６との離間距離を大きくすることができる。ハンダ層８８８およびハンダ層８８６の離間距離を大きくできると、ハンダ層８８８およびハンダ層８８６の意図しない接触を防止することができる。これにより、ハンダ層８８８とハンダ層８８６とがショートすることを防止できる。
＜第３実施形態＞
図３５〜図３８を用いて、本発明の第３実施形態について説明する。
図３５は、本発明の第３実施形態にかかる半導体装置の平面図である。図３６は、図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図である。図３７は、図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図である。図３８は、本発明の第３実施形態にかかる半導体装置が構成する回路の回路図である。
これらの図に示す半導体装置１０３は、半導体チップ３１，３２、導電板２２、および、ワイヤボンディング用リード５１，５２をそれぞれ２つずつ備える点において、上述の半導体装置１０１と異なる。図３８に示すように、半導体装置１０３は、フルブリッジ回路を構成している。本実施形態において、２つの半導体チップ３１のうち一方を半導体チップ３１ａとし、２つの半導体チップ３１のうち他方を半導体チップ３１ｂとする。同様に、２つの半導体チップ３２のうち一方を半導体チップ３２ａとし、２つの半導体チップ３２のうち他方を半導体チップ３２ｂとする。
半導体装置１０３においては、導電板２１は、半導体チップ３１ａ，３１ｂのいずれにも接合している。これにより図３８に示すように、半導体チップ３１ａ，３１ｂの裏面電極３１３（ドレイン電極）どうしが互いに導通している。導電板２３は、半導体チップ３２ａ，３２ｂのいずれにも接合している。これにより図３８に示すように、半導体チップ３２ａ，３２ｂの主面電極３２１（ソース電極）どうしが互いに導通している。また図３８に示すように、半導体チップ３１ａの主面電極３１１（ソース電極）と、半導体チップ３２ａの裏面電極３２３（ドレイン電極）とは、互いに導通している。同様に、半導体チップ３１ｂの主面電極３１１と、半導体チップ３２ｂの裏面電極３２３とは、互いに導通している。
本実施形態によっても、半導体装置１０３が構成する回路における配線抵抗や配線インダクタンスの低減を図ることができる。したがって、半導体装置１０３は、低消費電力化および高性能化を図るのに適する。さらに、第１実施形態で述べたのと同様の利点を得ることができる。
＜第４実施形態＞
図３９〜図４２を用いて、本発明の第４実施形態について説明する。
図３９は、本発明の第４実施形態にかかる半導体装置の平面図である。図４０は、図３９のＸＬ−ＸＬ線に沿う断面図である。図４１は、図３９のＸＬＩ−ＸＬＩ線に沿う断面図である。図４２は、本発明の第４実施形態にかかる半導体装置が構成する回路の回路図である。
これらの図に示す半導体装置１０４は、導電板２６と、半導体チップ３３，３４と、ワイヤ４８，４９と、ワイヤボンディング用リード５８と、を更に備える点において、上述の半導体装置１０２と異なる。図４２に示すように、半導体装置１０４は、フルブリッジ回路を構成している。図４１に示すように、本実施形態においては、第２実施形態と異なり、半導体チップ３１の主面電極３１１、および、半導体チップ３２の主面電極３２１は、互いに同一方向（方向Ｚａ）を向いている。
半導体チップ３３，３４は、トランジスタである。半導体チップ３３の裏面電極３３３と、半導体チップ３４の裏面電極３４３とは導電性接合部を介して導電板２６に接合している（一部図示略）。これにより図４２に示すように、裏面電極３３３，３３４（ドレイン電極）どうしが互いに導通している。半導体チップ３３の主面電極３３１は導電板２１に接合されている。これにより図４２に示すように、半導体チップ３３の主面電極３３１（ソース電極）は、半導体チップ３１の裏面電極３１３（ドレイン電極）と導通している。半導体チップ３４の主面電極３４１は導電板２５に接合されている。これにより図４２に示すように、半導体チップ３４の主面電極３４１（ソース電極）は、半導体チップ３２の裏面電極３２３（ドレイン電極）と導通している。ワイヤ４８は、半導体チップ３３の主面電極３３２とワイヤボンディング用リード５８とを接続しており、ワイヤ４９は、半導体チップ３４の主面電極３４２とワイヤボンディング用リード５８とを接続している。
本実施形態によっても、半導体装置１０４が構成する回路における配線抵抗や配線インダクタンスの低減を図ることができる。したがって、半導体装置１０４は、低消費電力化および高性能化を図るのに適する。さらに、第２実施形態で述べたのと同様の利点を得ることができる。
＜第５実施形態＞
図４３，図４４を用いて、本発明の第５実施形態について説明する。
図４３は、本発明の第５実施形態にかかる半導体装置の断面図である。図４４は、本発明の第５実施形態にかかる半導体装置が構成する回路の回路図である。
半導体装置１０５は、導電板２１，２８，２９と、半導体チップ３１と、ダイオード３８と、抵抗３９と、導電性接合部４１１，４２１，４２２と、ワイヤ４６，４６１と、導通部材４６２と、ワイヤボンディング用リード５１，５９と、樹脂部７と、を備える。導電板２１、半導体チップ３１、導電性接合部４１１、ワイヤ４６、ワイヤボンディング用リード５９、および、樹脂部７は、第１実施形態における構成と同様であるから、説明を省略する。半導体装置１０５は過電流保護回路であり、ＤＣ／ＤＣコントローラ周辺に配置されることが多い。
導電板２８，２９はＣｕなどの導体よりなる。導電板２８および導電板２９はいずれも、樹脂底面７１から露出している。ダイオード３８は、導電性接合部４２１を介して導電板２１に接合されている。これにより図４４に示すように、ダイオード３８は、半導体チップ３１の裏面電極３１３（本実施形態ではドレイン電極）と互いに導通している。抵抗３９は導電性接合部４２２を介して、導電板２８，２９に接合されている。これにより、抵抗３９は導電板２８，２９に導通している。導通部材４６２は、半導体チップ３１の主面電極３１１と抵抗３９の一端とに接合している。これにより図４４に示すように、導通部材４６２を経由して、半導体チップ３１の主面電極３１１（本実施形態ではソース電極）は、抵抗３９と導通している。導通部材４６２はＣｕなどの導体よりなる。ワイヤ４６は、方向Ｚにおいて、導通部材４６２に重なる部位、および、抵抗３９に重なる部位を有する。ダイオード３８および抵抗３９は、機能素子チップの一例である。
ワイヤボンディング用リード５９は、ワイヤボンディング用リード５１と同様の構成であるから、説明を省略する。ワイヤボンディング用リード５９とダイオード３８とに、ワイヤ４６１が接合されている。
半導体装置１０５においては、半導体チップ３１の主面電極３１１、および、抵抗３９は、いずれも、導通部材４６２に接合している。このような構成によると、半導体チップ３１および抵抗３９は、導通部材４６２を経由して互いに導通している。よって、半導体チップ３１および抵抗３９を、半導体装置１０５の外部の配線等を経由して導通させる必要がない。半導体装置１０５の外部の配線等を用いる必要がないと、半導体チップ３１と、抵抗３９とを導通させる経路の配線抵抗および配線インダクタンスは、主に、導通部材４６２の抵抗およびインダクタンスのみとなる。これは、半導体装置１０５が構成する回路における配線抵抗や配線インダクタンスの低減を図るのに適する。したがって、半導体装置１０５は、低消費電力化および高性能化を図るのに適する。
半導体装置１０５においては、主面電極３１２に接合されたワイヤ４６は、方向Ｚにおいて、主面電極３１１に接合された導通部材４６２に重なる部位を有する。このような構成によると、上述の実施形態で述べたのと同様の理由により、半導体装置１０５の薄型化を図ることができる。同様に、ワイヤ４６は、方向Ｚにおいて抵抗３９と重なる部位を有する。このような構成によっても、半導体装置１０５の薄型化を図ることができる。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。半導体装置が構成する回路は、上述のものに限られない。当該回路は、たとえば、バッファ回路や３層モータであってもよい。本発明の機能素子チップは、トランジスタやダイオードや抵抗の他に、コンデンサであってもよい。
８０１，８０２ 実装構造
８８１〜８８８ ハンダ層
１０１〜１０５ 半導体装置
１０６ 配線基板
２１，２２，２２ａ，２２ｂ，２３〜２６，２８，２９ 導電板
２１１，２２１，２５１ パッド部
２１２，２２２，２５２ 中間部
２１６，２２６，２４８ 穴
２１３，２２３，２５３ 実装部
２１９，２２９，２５９ 実装面
２２７，２３７，２４７，２５７ 凹部
２３１，２３２，２４１，２４２ 導電面
２３３ 段差部
３１，３１ａ，３１ｂ，３２，３２ａ，３２ｂ，３３，３４ 半導体チップ
３１１，３１２，３２１，３２２ 主面電極
３１３，３２３ 裏面電極
３８ ダイオード
３９ 抵抗
４１１〜４１８，４２１，４２２ 導電性接合部
４６〜４９，４６１ ワイヤ
４６２ 導通部材
５１，５１ａ，５１ｂ，５２，５２ａ，５２ｂ，５３，５８，５９ ワイヤボンディング用リード
５１１，５２１，５３１ パッド部
５１５，５２５，５３５ パッド主面
５１６，５２６，５３６ パッド裏面
５１２，５２２，５３２ 中間部
５１３，５２３，５３３ 実装部
５１９，５２９ 実装面
７ 樹脂部
７１ 樹脂底面
７２ 樹脂側面
７２１ 第１部分
７２２ 第２部分
７３ 樹脂主面
８５１ 第１中間品
８５２，８５３ 第２中間品
８４１〜８４５ リードフレーム
Ｌ１，Ｌ２ 線

Claims (21)

  1. 複数の機能素子チップと、
    上記複数の機能素子チップのうちの２つの機能素子チップのいずれにも接合された導通部材と、
    第１ワイヤと、
    上記複数の機能素子チップ、上記導通部材、および上記第１ワイヤを覆う樹脂部と、を備え、
    上記２つの機能素子チップの一方は、互いに同一方向を向く第１ソース電極および第１ゲート電極と、上記第１ソース電極の向く方向とは反対の方向を向く第１ドレイン電極と、を含む第１半導体チップであり、上記導通部材は、上記第１ソース電極に接合され、上記第１ワイヤは、上記第１ゲート電極に接合され、且つ、上記第１半導体チップの厚さ方向において上記導通部材に重なる部位を有しており、
    上記導通部材は、第１導電板であり、上記２つの機能素子チップの他方は、上記第１ソース電極の向く方向と同一方向を向く第２ソース電極および第２ゲート電極と上記第２ソース電極の向く方向とは反対の方向を向く第２ドレイン電極とを含む第２半導体チップであり、
    上記第１半導体チップの上記第１ソース電極と上記第２半導体チップの上記第２ドレイン電極とは、上記第１導電板を介して電気的に接続されている、半導体装置。
  2. 上記樹脂部から露出しているワイヤボンディング用リードを更に備え、
    上記ワイヤボンディング用リードは、上記第１ワイヤが接合されたパッド主面を有するパッド部を含む、請求項１に記載の半導体装置。
  3. 上記パッド主面は、上記厚さ方向において、上記第１ドレイン電極よりも上記第１ソース電極の配置された側に位置する、請求項２に記載の半導体装置。
  4. 上記樹脂部は、上記厚さ方向のいずれか一方を向く樹脂底面を有し、
    上記ワイヤボンディング用リードは、上記樹脂底面から露出する実装部を含む、請求項２または３に記載の半導体装置。
  5. 上記実装部は、上記樹脂底面と面一である実装面を有する、請求項４に記載の半導体装置。
  6. 上記ワイヤボンディング用リードは、上記パッド部と上記実装部との間に位置する中間部を含み、上記中間部は、上記樹脂底面に対し傾斜している、請求項５に記載の半導体装置。
  7. 上記パッド主面は、上記樹脂底面の位置する側を向く、請求項４ないし６のいずれかに記載の半導体装置。
  8. 上記パッド部は、上記パッド主面とは反対側のパッド裏面を有し、上記パッド裏面は、上記樹脂底面の位置する側を向く、請求項４ないし６のいずれかに記載の半導体装置。
  9. 上記第２半導体チップは、上記厚さ方向視において、上記第１半導体チップからずれた位置に配置されている、請求項１ないし８のいずれかに記載の半導体装置。
  10. 上記第１導電板には、上記第１ワイヤの一部が配置された凹部が形成されている、請求項１ないし９のいずれかに記載の半導体装置。
  11. 第２導電板を更に備え、
    上記第２ソース電極は、上記第２導電板に接合されている、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 上記第２導電板は、上記第２ソース電極が接合された第１導電面と、上記第１導電面の向く方向とは反対方向を向く第２導電面と、を有し、
    上記第２導電面は、上記樹脂部から露出している、請求項１１に記載の半導体装置。
  13. 上記第１導電面は、上記厚さ方向視において、上記第２導電面からはみ出る部位を有する、請求項１２に記載の半導体装置。
  14. 第２ワイヤを更に備え、
    上記第２ワイヤは、上記第２ゲート電極に接合され、且つ、上記厚さ方向において上記第２導電板に重なる、請求項１１ないし１３のいずれかに記載の半導体装置。
  15. 第２導電板を更に備え、
    上記第２ソース電極は、上記第２導電板に接合されている、請求項１ないし１０のいずれかに記載の半導体装置。
  16. 上記第１導電板は、上記第１ソース電極が接合された第１導電面と、上記第１ソース電極とは反対側の第２導電面と、を有し、上記第２導電面は、上記樹脂部から露出する、請求項１５に記載の半導体装置。
  17. 上記第１導電面は、上記厚さ方向視において、上記第２導電面からはみ出る部位を有する、請求項１６に記載の半導体装置。
  18. 第２ワイヤを更に備え、
    上記第２ワイヤは、上記第２ゲート電極に接合され、且つ、上記厚さ方向において上記第２導電板に重なる、請求項１５ないし１７のいずれかに記載の半導体装置。
  19. 上記第１導電板には、上記樹脂部の一部が入り込む孔が形成されている、請求項１ないし１８のいずれかに記載の半導体装置。
  20. 上記機能素子チップのいずれか一つは、ダイオード、抵抗、もしくはコンデンサである、請求項１に記載の半導体装置。
  21. 請求項１ないし２０のいずれかに記載の半導体装置と、
    上記半導体装置が配置された配線基板と、
    上記半導体装置および上記配線基板の間に介在するハンダ層と、を備える、半導体装置の実装構造。
JP2011041453A 2011-02-28 2011-02-28 半導体装置、および、半導体装置の実装構造 Active JP5813963B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011041453A JP5813963B2 (ja) 2011-02-28 2011-02-28 半導体装置、および、半導体装置の実装構造
US13/406,527 US8963304B2 (en) 2011-02-28 2012-02-27 Semiconductor device and semiconductor device mounting structure
US14/613,473 US9711481B2 (en) 2011-02-28 2015-02-04 Semiconductor device and semiconductor device mounting structure
US15/617,746 US10535624B2 (en) 2011-02-28 2017-06-08 Semiconductor device and semiconductor device mounting structure having conductor plates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011041453A JP5813963B2 (ja) 2011-02-28 2011-02-28 半導体装置、および、半導体装置の実装構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015183820A Division JP6162764B2 (ja) 2015-09-17 2015-09-17 半導体装置、および、半導体装置の実装構造

Publications (2)

Publication Number Publication Date
JP2012178504A JP2012178504A (ja) 2012-09-13
JP5813963B2 true JP5813963B2 (ja) 2015-11-17

Family

ID=46718411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011041453A Active JP5813963B2 (ja) 2011-02-28 2011-02-28 半導体装置、および、半導体装置の実装構造

Country Status (2)

Country Link
US (3) US8963304B2 (ja)
JP (1) JP5813963B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2014073311A1 (ja) * 2012-11-09 2014-05-15 富士電機株式会社 半導体装置
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
JP6162643B2 (ja) * 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
US9589868B2 (en) * 2015-03-11 2017-03-07 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors
JP6639320B2 (ja) * 2016-04-27 2020-02-05 マレリ株式会社 半導体装置
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
CN108376714B (zh) * 2018-03-01 2021-03-16 山东沂光集成电路有限公司 一种sma贴片二极管
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP7271570B2 (ja) * 2018-11-19 2023-05-11 ローム株式会社 半導体装置
US11342248B2 (en) 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
JP7118204B1 (ja) 2021-04-12 2022-08-15 三菱電機株式会社 半導体装置
JP7118205B1 (ja) 2021-04-12 2022-08-15 三菱電機株式会社 半導体装置及びそれを用いた半導体モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639515B2 (ja) 2000-09-04 2005-04-20 三洋電機株式会社 Ｍｏｓｆｅｔの実装構造の製造方法
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP4239580B2 (ja) * 2002-12-13 2009-03-18 株式会社デンソー 半導体装置
FR2855837B1 (fr) * 2003-06-06 2006-01-27 Api Seplast Fil ayant des proprietes de resistance a la coupure
JP4489485B2 (ja) 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP2006049542A (ja) * 2004-08-04 2006-02-16 Toyota Motor Corp パワーモジュール
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
WO2006068643A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Semiconductor package structure having enhanced thermal dissipation characteristics
US7442295B2 (en) * 2006-07-14 2008-10-28 Jian-Rung Cheng Water purification and treatment apparatus and treatment process using the apparatus
JP4860442B2 (ja) 2006-11-20 2012-01-25 ローム株式会社 半導体装置
JP4640345B2 (ja) * 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP4910889B2 (ja) * 2007-05-31 2012-04-04 株式会社デンソー 半導体装置
US7991831B2 (en) * 2007-07-30 2011-08-02 Northwestern University System and method for speculative remote display
JP2009224560A (ja) * 2008-03-17 2009-10-01 Denso Corp 半導体装置およびその製造方法
JP4344776B2 (ja) * 2008-08-11 2009-10-14 株式会社ルネサステクノロジ 半導体装置
JP5443837B2 (ja) * 2009-06-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5943795B2 (ja) * 2012-09-26 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US10535624B2 (en) 2020-01-14
US20170271297A1 (en) 2017-09-21
US8963304B2 (en) 2015-02-24
US20150155253A1 (en) 2015-06-04
US20120217616A1 (en) 2012-08-30
US9711481B2 (en) 2017-07-18
JP2012178504A (ja) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5813963B2 (ja) 半導体装置、および、半導体装置の実装構造
US9496205B2 (en) Power semiconductor package
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP4600576B2 (ja) 半導体装置およびその製造方法
WO2021005916A1 (ja) 半導体装置及び電子装置
WO2021251126A1 (ja) 半導体装置
US20190333850A1 (en) Wiring board having bridging element straddling over interfaces
JP3958156B2 (ja) 電力用半導体装置
JP6162764B2 (ja) 半導体装置、および、半導体装置の実装構造
JP2013219268A (ja) 半導体デバイス
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
JP2017199897A (ja) 半導体装置
JP4237542B2 (ja) 半導体装置
JP5822468B2 (ja) 半導体装置
JP4791104B2 (ja) 半導体チップおよび半導体チップの製造方法
US20120056240A1 (en) Semiconductor device
JP2020098811A (ja) 半導体装置および電力変換装置
JP2004363319A (ja) 実装基板及び半導体装置
JP2007059430A (ja) 半導体装置
US7019409B2 (en) Circuit device
KR20230158860A (ko) 파워 모듈 및 그 제조 방법
JPH0923055A (ja) 電子回路基板
JP2008159786A (ja) 半導体装置及び接着配線部材の製造方法
JP2007059548A (ja) 半導体チップおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150917

R150 Certificate of patent or registration of utility model

Ref document number: 5813963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250