JP4860442B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4860442B2
JP4860442B2 JP2006313011A JP2006313011A JP4860442B2 JP 4860442 B2 JP4860442 B2 JP 4860442B2 JP 2006313011 A JP2006313011 A JP 2006313011A JP 2006313011 A JP2006313011 A JP 2006313011A JP 4860442 B2 JP4860442 B2 JP 4860442B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
die bonding
bonding pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006313011A
Other languages
English (en)
Other versions
JP2008130750A (ja
Inventor
康文 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006313011A priority Critical patent/JP4860442B2/ja
Priority to EP07120552A priority patent/EP1923916A2/en
Priority to TW096143455A priority patent/TW200834872A/zh
Priority to CNA2007101667900A priority patent/CN101188227A/zh
Priority to US11/985,936 priority patent/US20080116590A1/en
Publication of JP2008130750A publication Critical patent/JP2008130750A/ja
Application granted granted Critical
Publication of JP4860442B2 publication Critical patent/JP4860442B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、複数の半導体素子を搭載して構成される半導体装置に関する。
近年、複数の半導体素子を１つのパッケージに組み込む、半導体装置の複合化の要求が強くなっている。このような複合化は、たとえば、特許文献１に記載されている半導体装置のように、２つの半導体素子を同じリード部材に並列にボンディングすることで行われていた。
図５には、従来の手法によって２つの半導体素子９４１，９４２がボンディングされた半導体装置Ｘの平面図を示している。半導体装置Ｘは、ダイボンディングパッド９１１と端子部９１２とで構成されたメインリード９１０と、ダイボンディングパッド９１１上に搭載された半導体素子９４１，９４２と、半導体素子９４１，９４２とワイヤ群９５０を介して導通する端子群９３０とを備えている。また、図５では省略して仮想線で示しているが、この半導体装置Ｘは、半導体素子９４１，９４２およびワイヤ群９５０を保護するための樹脂パッケージ９６０を有している。この半導体装置Ｘは、端子部９１２、端子群９３０を介して外部の回路に接続され、２つの半導体素子９４１，９４２を駆動させることができる。
しかしながら、半導体装置Ｘにおいては、半導体素子９４１と半導体素子９４２を搭載するためにメインリード９１０が図５の上下方向に沿って長く延びている。このため、半導体装置Ｘの外形寸法は、半導体素子９４１と半導体素子９４２とを別々に１つずつ搭載した半導体装置を２つ並べたのと同等の大きさになっていた。
特開２００５−１３６３３２号公報
本発明は、上記した事情のもとで考え出されたものであって、同じ面積内に搭載できる半導体素子の数をより増やすことが可能な半導体装置の提供を課題としている。
本発明によって提供される半導体装置は、複数の半導体素子と、表面に上記半導体素子がボンディングされた複数のダイボンディングパッドと、上記半導体素子を覆う樹脂パッケージと、を備えた半導体装置であって、上記複数の半導体素子は、第１の半導体素子と第２の半導体素子とを含んでおり、上記複数のダイボンディングパッドは、上記第１の半導体素子がボンディングされた第１のダイボンディングパッドと、上記第２の半導体素子がボンディングされた第２のダイボンディングパッドとを含んでおり、上記第１のダイボンディングパッドと上記第２のダイボンディングパッドとは、上記第１の半導体素子と上記第２の半導体素子とが正対する配置とされており、かつそれぞれの裏面の少なくとも一部ずつが上記樹脂パッケージから露出しており、上記第１の半導体素子に対して第１のワイヤ群を介して導通する第１のリード群と、上記第２の半導体素子に対して第２のワイヤ群を介して導通する第２のリード群と、を備えており、上記第１のリード群と上記第２のリード群とは、上記第１および第２の半導体素子が正対する方向と直角である方向において反対の方向に向かって上記樹脂パッケージから延出しており、上記第１のワイヤ群と上記第２のワイヤ群とは、上記第１および第２の半導体素子が正対する方向と直角である方向において互いに重ならない配置とされていることを特徴とする。
このような構成によれば、上記第１の半導体素子と上記第２の半導体素子とをそれらが正対する方向に重ねて配置することができるので、同じ面積内により多くの、あるいは、より大きな半導体素子を搭載させることが可能となる。さらに、上記第１のダイボンディングパッドおよび上記第２のダイボンディングパッドのそれぞれの裏面の少なくとも一部ずつが上記樹脂パッケージから露出しているので、上記第１および第２の半導体装置が駆動する際に生じる熱を速やかに外部へ放熱することができる。
このような構成によれば、上記第１のワイヤ群と上記第２のワイヤ群とが互いに重ならないので、上記第１および第２の半導体素子が正対する方向における上記半導体装置の高さを抑えることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１には、本発明に係る半導体装置の実施形態の一例を示している。図２は図１のII-II線に沿う断面図であり、図３は図１のIII-III線に沿う断面図であり、図４は図２および図３におけるIV-IV線に沿う断面図である。本実施形態の半導体装置Ａは、メインリード１０，２０と、リード群３１Ａ，３２Ａと、半導体素子４１，４２と、ワイヤ群５１，５２と、樹脂パッケージ６０とを備えている。なお、図４では、樹脂パッケージ６０を省略し、その外枠のみ仮想線で示している。また、以下の説明においては、図２における上下方向を半導体装置Ａの高さ方向とする。
メインリード１０は、図２および図４に示すように、表面に半導体素子４１を搭載するダイボンディングパッド１１と、ダイボンディングパッド１１の両端から同じ方向に向けて突出する２本の帯状の端子部１２とで構成されている。このメインリード１０は、ダイボンディングパッド１１の裏面１１ａが樹脂パッケージ６０の外部へ露出するように樹脂パッケージ６０の下端付近に設置されている。
メインリード２０は、図２および図４に示すように、表面に半導体素子４２を搭載するダイボンディングパッド２１と、ダイボンディングパッド２１の両端から突出する２本の傾斜部２３と、傾斜部２３の先端に形成された端子部２２とで構成されている。ダイボンディングパッド２１は、ダイボンディングパッド１１と少なくとも半導体素子４１，４２の高さを足した長さよりも長い間隔を隔てて、互いの表面同士が正対するように配置されている。また、ダイボンディングパッド２１はその裏面２１ａが樹脂パッケージ６０外部へ露出するように樹脂パッケージ６０の上端付近に設置されている。端子部２２は樹脂パッケージ６０の下端付近に位置しており、端子部１２とは逆の方向に向けて樹脂パッケージ６０から突出している。傾斜部２３は、樹脂パッケージ６０の上端付近に位置するダイボンディングパッド２１と、下端付近に位置する端子部２２とをつなぐように所定の傾斜を有するように形成されている。
リード群３１Ａは、２つの端子部１２の間に、図４における上下方向に沿って並列配置された４つのリード３１によって構成されている。各リード３１は、端子部３１ａと、傾斜部３１ｂと、ワイヤボンディングパッド３１ｃとで構成されている。各端子部３１ａは、いずれも端子部１２と同じ高さにあり、端子部１２，２２とともに半導体装置Ａを他の回路に組み込むときの接続端子として機能する。ワイヤボンディングパッド３１ｃは、図３に示すように、半導体素子４１と同じ高さに配置されており、端子部３１ａより高い位置に配置されている。端子部３１ａとワイヤボンディングパッド３１ｃとは、傾斜部３１ｂによって連結されている。
リード群３２Ａは、２つの端子部２２の間に、図４における上下方向に沿って並列配置された４つのリード３２によって構成されている。各リード３２は、端子部３２ａと、傾斜部３２ｂと、ワイヤボンディングパッド３２ｃとで構成されている。各端子部３２ａは、いずれも端子部２２と同じ高さにあり、端子部１２，２２，３１ａとともに半導体装置Ａを他の回路に組み込むときの接続端子として機能する。ワイヤボンディングパッド３２ｃは、図３に示すように、半導体素子４２と同じ高さに配置されており、端子部３２ａより高い位置に配置されている。端子部３２ａとワイヤボンディングパッド３２ｃとは、傾斜部３２ｂによって連結されている。
半導体素子４１は、ダイボンディングパッド１１にボンディングされており、ワイヤ群５１を介してワイヤボンディングパッド３１ｃと導通している。一方、半導体素子４２は、ダイボンディングパッド２１にボンディングされており、ワイヤ群５２を介してワイヤボンディングパッド３２ｃと導通している。ワイヤボンディングパッド３１ｃは、図４における左寄りの位置にあるので、半導体素子４１におけるワイヤ群５１との接合部は、図４における左寄りの位置にある。逆に、ワイヤボンディングパッド３２ｃは、図４における右寄りの位置にあるので、半導体素子４２におけるワイヤ群５２との接合部は、図４における右寄りの位置にある。また、半導体素子４１におけるワイヤ群５１との接合部と、半導体素子４２におけるワイヤ群５２との接合部とは、図４における上下方向に沿って異なる位置になるようにそれぞれ配置されている。なお、図２および図３では半導体素子４１と半導体素子４２とは同様の形状に示しているが、半導体素子４１と半導体素子４２とは全く異なった形状や大きさであっても構わない。
半導体素子４１におけるワイヤ群５１との接合部と、半導体素子４２におけるワイヤ群５２との接合部と、が上記のような配置になっているので、図４の面内において、ワイヤ群５１とワイヤ群５２とは、互いに重ならない配置になっている。ワイヤ群５１，５２はそれぞれ４本のワイヤからなっている。これらの４本のワイヤは、それぞれワイヤボンディングパッド３１ｃ，３２ｃのいずれかにボンディングされている。なお、ワイヤ群５１，５２は、ワイヤの本数を増やしてもよく、たとえば、ワイヤボンディングパッド３１ｃ，３２ｃのそれぞれに対して２本以上のワイヤがボンディングされていても構わない。
樹脂パッケージ６０は、ダイボンディングパッド１１，１２、ワイヤボンディングパッド３１ｃ，３２ｃ、半導体素子４１，４２およびワイヤ群５１，５２を封止するように、たとえばエポキシ樹脂などによって形成されている。この樹脂パッケージ６０は、ダイボンディングパッド１１，２１の裏面１１ａ，２１ａを外部へ露出させるように形成されている。本実施形態では、樹脂パッケージ６０は傾斜部２３，３１ｂ，３２ｂを覆っているが、それらの全部もしくは一部を露出させても構わない。また、樹脂パッケージ６０の半導体素子４１を覆う部分と半導体素子４２を覆う部分とが分離し別々になっていてもよい。
メインリード１０，２０および各リード３１，３２は、同じリードフレームから切り出されたものであり、たとえばＣｕ，Ｎｉなどの電気伝導性および熱伝導性に優れた金属で形成されるのが望ましい。また、ワイヤ群５１，５２は、たとえばＡｕなどで形成されているのが望ましい。
次に、半導体装置Ａの作用について説明する。
このような構成の半導体装置Ａによれば、従来では１個の半導体素子しか搭載できなかった面積内に２個の半導体素子を搭載することが可能となっている。このため、半導体装置Ａは、半導体素子４１，４２をそれぞれ１個ずつ搭載する半導体装置を並べる場合に比べて、必要な実装面積を大幅に減らすことが可能となっている。
また、この半導体装置Ａは、たとえば、樹脂パッケージ６０の下端を基板に載せ、上端にヒートシンクを載せて使用される。このとき、ダイボンディングパッド１１の裏面１１ａが基板に直接接触し、ダイボンディングパッド２１の裏面２１ａがヒートシンクに直接接触する。したがって、半導体素子４１，４２が駆動時に放出する熱を効率よく外部へ放熱することができる。
さらに、半導体装置Ａは、ワイヤ群５１，５２が図４の面内で互いに重ならない配置になっている。このため、半導体素子４１と半導体素子４２との間隔を狭く抑えることができ、半導体装置Ａの高さを抑えることが可能となっている。
本発明に係る半導体装置の別の実施形態においては、半導体装置Ａにおける半導体素子４１または半導体素子４２のかわりに複数の半導体素子が搭載されていてもよい。たとえば、ダイボンディングパッド１１に２つの半導体素子を搭載し、ダイボンディングパッド２１にも２つの半導体素子をボンディングすることで、４つの半導体素子を備えた半導体装置も実施可能である。また、ダイボンディングパッド１１にボンディングされる半導体素子の数と、ダイボンディングパッド２１にボンディングされる半導体素子の数が異なっていても構わない。さらに、ダイボンディングパッド１１，１２に複数の半導体素子がボンディングされる場合に、ダイボンディングパッド１１，１２がそれぞれ分割されていてもよい。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、ダイボンディングパッド１１，２１の裏面１１ａ，２１ａのうち一部だけが樹脂パッケージ６０の外部へ露出する場合も本発明の範囲内である。さらに、端子部１２，２２の数も変更可能であり、リード群３１Ａ，３２Ａの数および並び方も変更可能である。また、リード群３１Ａ，３２Ａの各リード３１，３２の一部または全部が電気的に導通するように形成されている場合も実施可能である。
本発明に係る半導体装置の平面図である。 図１のII-II線に沿う断面図である。 図１のIII-III線に沿う断面図である。 図２および図３のIV-IV線に沿う断面図である。 従来の半導体装置の平面図である。
符号の説明
Ａ 半導体装置
１０，２０ メインリード
１１，２１ ダイボンディングパッド
１１ａ，２１ａ 裏面
１２，２２ 端子部
２３ 傾斜部
３１Ａ，３２Ａ リード群
３１，３２ リード
３１ａ，３２ａ 端子部
３１ｂ，３２ｂ 傾斜部
３１ｃ，３２ｃ ワイヤボンディングパッド
４１，４２ 半導体素子
５１，５２ ワイヤ群
６０ 樹脂パッケージ

Claims (1)

  1. 複数の半導体素子と、
    表面に上記半導体素子がボンディングされた複数のダイボンディングパッドと、
    上記半導体素子を覆う樹脂パッケージと、
    を備えた半導体装置であって、
    上記複数の半導体素子は、第１の半導体素子と第２の半導体素子とを含んでおり、
    上記複数のダイボンディングパッドは、上記第１の半導体素子がボンディングされた第１のダイボンディングパッドと、上記第２の半導体素子がボンディングされた第２のダイボンディングパッドとを含んでおり、
    上記第１のダイボンディングパッドと上記第２のダイボンディングパッドとは、上記第１の半導体素子と上記第２の半導体素子とが正対する配置とされており、かつそれぞれの裏面の少なくとも一部ずつが上記樹脂パッケージから露出しており、
    上記第１の半導体素子に対して第１のワイヤ群を介して導通する第１のリード群と、上記第２の半導体素子に対して第２のワイヤ群を介して導通する第２のリード群と、を備えており、
    上記第１のリード群と上記第２のリード群とは、上記第１および第２の半導体素子が正対する方向と直角である方向において反対の方向に向かって上記樹脂パッケージから延出しており、
    上記第１のワイヤ群と上記第２のワイヤ群とは、上記第１および第２の半導体素子が正対する方向と直角である方向において互いに重ならない配置とされていることを特徴とする、半導体装置。
JP2006313011A 2006-11-20 2006-11-20 半導体装置 Expired - Fee Related JP4860442B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006313011A JP4860442B2 (ja) 2006-11-20 2006-11-20 半導体装置
EP07120552A EP1923916A2 (en) 2006-11-20 2007-11-13 Semiconductor device
TW096143455A TW200834872A (en) 2006-11-20 2007-11-16 Semiconductor device
CNA2007101667900A CN101188227A (zh) 2006-11-20 2007-11-19 半导体装置
US11/985,936 US20080116590A1 (en) 2006-11-20 2007-11-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006313011A JP4860442B2 (ja) 2006-11-20 2006-11-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2008130750A JP2008130750A (ja) 2008-06-05
JP4860442B2 true JP4860442B2 (ja) 2012-01-25

Family

ID=39086121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006313011A Expired - Fee Related JP4860442B2 (ja) 2006-11-20 2006-11-20 半導体装置

Country Status (5)

Country Link
US (1) US20080116590A1 (ja)
EP (1) EP1923916A2 (ja)
JP (1) JP4860442B2 (ja)
CN (1) CN101188227A (ja)
TW (1) TW200834872A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283656A (ja) * 2008-05-22 2009-12-03 Denso Corp 半導体装置およびその製造方法
JP2010109255A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置
JP5813963B2 (ja) 2011-02-28 2015-11-17 ローム株式会社 半導体装置、および、半導体装置の実装構造
US9997437B2 (en) 2015-04-28 2018-06-12 Shindengen Electric Manufacturing Co., Ltd. Power semiconductor module for improved thermal performance
JP6162764B2 (ja) * 2015-09-17 2017-07-12 ローム株式会社 半導体装置、および、半導体装置の実装構造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778596B2 (ja) * 1988-08-19 1995-08-23 富士写真フイルム株式会社 ハロゲン化銀写真乳剤の製造方法
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
JP3023303B2 (ja) * 1996-01-16 2000-03-21 松下電子工業株式会社 半導体装置の成形方法
JPH1168034A (ja) * 1997-08-25 1999-03-09 Sanyo Electric Co Ltd 半導体装置
US6541856B2 (en) * 2001-06-06 2003-04-01 Micron Technology, Inc. Thermally enhanced high density semiconductor package
US7208821B2 (en) * 2004-10-18 2007-04-24 Chippac, Inc. Multichip leadframe package

Also Published As

Publication number Publication date
TW200834872A (en) 2008-08-16
JP2008130750A (ja) 2008-06-05
CN101188227A (zh) 2008-05-28
EP1923916A2 (en) 2008-05-21
US20080116590A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
JP5232367B2 (ja) 半導体装置
JP5528900B2 (ja) 発光素子モジュール
JP6065979B2 (ja) 半導体装置
JP5098301B2 (ja) 電力用半導体装置
WO2014034411A1 (ja) 電力用半導体装置
KR102511000B1 (ko) 반도체 패키지용 클립 구조체 및 이를 포함하는 반도체 패키지
JP4860442B2 (ja) 半導体装置
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
JP2007027404A (ja) 半導体装置
JP6909630B2 (ja) 半導体装置
JP2006310609A (ja) 半導体装置
JP5273265B2 (ja) 電力用半導体装置
JP5693395B2 (ja) 半導体装置
JP5601282B2 (ja) 半導体装置
JP2006294729A (ja) 半導体装置
JP7050487B2 (ja) 電子デバイス
JP2008177424A (ja) 半導体装置
JP2015037151A (ja) 半導体装置
WO2015107997A1 (ja) モジュール基板
JP5180495B2 (ja) 半導体装置およびその製造方法
WO2013065647A1 (ja) 半導体装置
JP4994883B2 (ja) 樹脂封止型半導体装置
CN111602240B (zh) 树脂封装型半导体装置
JP6416055B2 (ja) 半導体装置
JP5819469B2 (ja) 発光素子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111102

R150 Certificate of patent or registration of utility model

Ref document number: 4860442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees