JP3023303B2 - 半導体装置の成形方法 - Google Patents
半導体装置の成形方法Info
- Publication number
- JP3023303B2 JP3023303B2 JP470096A JP470096A JP3023303B2 JP 3023303 B2 JP3023303 B2 JP 3023303B2 JP 470096 A JP470096 A JP 470096A JP 470096 A JP470096 A JP 470096A JP 3023303 B2 JP3023303 B2 JP 3023303B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- resin
- chip
- mold
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、特に薄形化、軽
量化および高放熱性を必要とする半導体装置の成形方法
に関するものである。
量化および高放熱性を必要とする半導体装置の成形方法
に関するものである。
【０００２】
【従来の技術】従来、エポキシ樹脂の成形による半導体
装置の構造は、その中心部にダイパッドおよびチップを
置き、その全体をエポキシ樹脂で覆っているものが一般
的である。また、近年の半導体装置の薄形化への要望を
満たすためチップ、リードフレーム、或いはそれらを覆
う樹脂の厚みそのものの薄肉化を図ってきた。
装置の構造は、その中心部にダイパッドおよびチップを
置き、その全体をエポキシ樹脂で覆っているものが一般
的である。また、近年の半導体装置の薄形化への要望を
満たすためチップ、リードフレーム、或いはそれらを覆
う樹脂の厚みそのものの薄肉化を図ってきた。
【０００３】また、通常、ＱＦＰ（ｑｕａｄ ｆｌａｔ
ｐａｃｋａｇｅ）といわれる半導体装置の成形は、特
定の形を彫り込んだ金型を搭載したプレス機を使用し、
ワイヤーボンドが終了した製品を上下から挟み込み熱を
かけペレット状に固められた樹脂を溶融しながら流し込
む方法が取られている。このとき溶融した樹脂の注入の
仕方としては、チップとチップを乗せているダイパッド
をチップ上とダイパッド下で均等に覆っていくようにす
ることが理想的であり、そういう流れになるように設備
においては金型温度、樹脂注入速度、金型においてはゲ
ート口の大きさ、角度を調整するといった対応を取って
いる。
ｐａｃｋａｇｅ）といわれる半導体装置の成形は、特
定の形を彫り込んだ金型を搭載したプレス機を使用し、
ワイヤーボンドが終了した製品を上下から挟み込み熱を
かけペレット状に固められた樹脂を溶融しながら流し込
む方法が取られている。このとき溶融した樹脂の注入の
仕方としては、チップとチップを乗せているダイパッド
をチップ上とダイパッド下で均等に覆っていくようにす
ることが理想的であり、そういう流れになるように設備
においては金型温度、樹脂注入速度、金型においてはゲ
ート口の大きさ、角度を調整するといった対応を取って
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、それら
材料の薄肉化は強度の確保或いは成形性の安定化という
面において困難となり、さらなる薄形化を図るために
は、現在開発が進んでいるテープキャリアパッケージ或
いはチップサイズパッケージ等への展開が必要となって
くる。しかしそれらの方法を用いる場合、半導体装置自
体の構造が変わり実装方法も変えていく必要があること
から、すぐに扱えないという問題点もある。
材料の薄肉化は強度の確保或いは成形性の安定化という
面において困難となり、さらなる薄形化を図るために
は、現在開発が進んでいるテープキャリアパッケージ或
いはチップサイズパッケージ等への展開が必要となって
くる。しかしそれらの方法を用いる場合、半導体装置自
体の構造が変わり実装方法も変えていく必要があること
から、すぐに扱えないという問題点もある。
【０００５】また、成形する場合も、パッケージが薄く
なり、チップ上およびダイパッド下の樹脂が流れ込む空
間が薄くなるにしたがってスムーズな樹脂の流れが損な
われ、それにともなってチップ上とダイパッド下の樹脂
の注入の仕方が不均等になると、ダイパッドが上に或い
は下にシフトする。特に薄いパッケージの場合、パッケ
ージ表面にワイヤーが露出したり、切れるというような
不具合が起こる。
なり、チップ上およびダイパッド下の樹脂が流れ込む空
間が薄くなるにしたがってスムーズな樹脂の流れが損な
われ、それにともなってチップ上とダイパッド下の樹脂
の注入の仕方が不均等になると、ダイパッドが上に或い
は下にシフトする。特に薄いパッケージの場合、パッケ
ージ表面にワイヤーが露出したり、切れるというような
不具合が起こる。
【０００６】さらに、半導体装置の薄形化にともない耐
クラック性が問題視されている中、一般的に報告されて
いる、ダイパッド裏面と樹脂との界面に溜まった水分や
チップ裏面とダイパッドとの界面にある水分が実装中の
加熱により気化膨張しパッケージクラックを引き起こす
ことがある。したがって、この発明の目的は、従来の実
装設備で実装が行え、安定した樹脂成形が行えるととも
にさらなる薄形化が可能になる半導体装置の成形方法を
提供することである。
クラック性が問題視されている中、一般的に報告されて
いる、ダイパッド裏面と樹脂との界面に溜まった水分や
チップ裏面とダイパッドとの界面にある水分が実装中の
加熱により気化膨張しパッケージクラックを引き起こす
ことがある。したがって、この発明の目的は、従来の実
装設備で実装が行え、安定した樹脂成形が行えるととも
にさらなる薄形化が可能になる半導体装置の成形方法を
提供することである。
【０００７】請求項１記載の半導体装置の成形方法は、
ダイパッドの表面上にチップを固定しこのチップとリー
ドをワイヤで接続する工程と、分割可能な金型の対向面
に形成されたキャビティに前記チップおよびダイパッド
を配置した状態で前記リードを前記キャビティの外周部
で保持する工程と、前記チップの上方に流れるように樹
脂を前記キャビティ内に注入する工程とを含む半導体装
置の成形方法であって、前記ダイパッドを金型のキャビ
ティに配置する際は、前記ダイパッドを金型から浮いた
状態で配置し、前記キャビティ内に樹脂を注入した際に
はチップの上方に流れる樹脂により前記ダイパッドを下
に沈ませて金型に当接させ、ダイパッドの下を金型で規
制して成形するものである。このように、樹脂がチップ
の上方に流れるようにキャビティ内に樹脂を注入する
と、その樹脂の圧力によりチップを固定したダイパッド
は下に沈み金型に当接してその姿勢が規制される。この
ため、樹脂注入においてダイパッドが上下にシフトする
ことがなく、ワイヤに対しても負担が小さくなる。特に
薄形のパッケージの場合でもワイヤがパッケージ表面に
露出したり切れるというようなことがなく、安定した成
形が行える。
ダイパッドの表面上にチップを固定しこのチップとリー
ドをワイヤで接続する工程と、分割可能な金型の対向面
に形成されたキャビティに前記チップおよびダイパッド
を配置した状態で前記リードを前記キャビティの外周部
で保持する工程と、前記チップの上方に流れるように樹
脂を前記キャビティ内に注入する工程とを含む半導体装
置の成形方法であって、前記ダイパッドを金型のキャビ
ティに配置する際は、前記ダイパッドを金型から浮いた
状態で配置し、前記キャビティ内に樹脂を注入した際に
はチップの上方に流れる樹脂により前記ダイパッドを下
に沈ませて金型に当接させ、ダイパッドの下を金型で規
制して成形するものである。このように、樹脂がチップ
の上方に流れるようにキャビティ内に樹脂を注入する
と、その樹脂の圧力によりチップを固定したダイパッド
は下に沈み金型に当接してその姿勢が規制される。この
ため、樹脂注入においてダイパッドが上下にシフトする
ことがなく、ワイヤに対しても負担が小さくなる。特に
薄形のパッケージの場合でもワイヤがパッケージ表面に
露出したり切れるというようなことがなく、安定した成
形が行える。
【０００８】
【０００９】
【００１０】
【発明の実施の形態】この発明の実施の形態の半導体装
置の成形方法を図１ないし図４に基づいて説明する。こ
の半導体装置は、ダイパッド３の表面上に接着剤でチッ
プ４を固定し、ダイパッド３の裏面を除いてその全体を
エポキシ樹脂１で被覆している。また、チップ４とリー
ド５はワイヤ２で接続されている。
置の成形方法を図１ないし図４に基づいて説明する。こ
の半導体装置は、ダイパッド３の表面上に接着剤でチッ
プ４を固定し、ダイパッド３の裏面を除いてその全体を
エポキシ樹脂１で被覆している。また、チップ４とリー
ド５はワイヤ２で接続されている。
【００１１】リード５は樹脂成形されたパッケージ側面
から一列に、半導体装置の裏面から一定の距離ｔを置い
たところから外側に向けて突出している。また、ダイパ
ッド３とリード５との間には一定の段差ｈを設け、リー
ド５が落ちないように樹脂１で確実に固定されている。
ワイヤ２は金、アルミニウム或いは銅等からなり、この
ワイヤ２を介してチップ４上の回路から発信される信号
がリード５に送られる。また、ダイパッド３の裏面はパ
ッケージの裏面と面一になり外部に露出している。
から一列に、半導体装置の裏面から一定の距離ｔを置い
たところから外側に向けて突出している。また、ダイパ
ッド３とリード５との間には一定の段差ｈを設け、リー
ド５が落ちないように樹脂１で確実に固定されている。
ワイヤ２は金、アルミニウム或いは銅等からなり、この
ワイヤ２を介してチップ４上の回路から発信される信号
がリード５に送られる。また、ダイパッド３の裏面はパ
ッケージの裏面と面一になり外部に露出している。
【００１２】つぎに、この半導体装置の成形方法につい
て説明する。この成形に使用される金型Ａは分割可能な
上型１２と下型１３とからなり、対向面にキャビティ１
４が形成される。このキャビティ１４の外周部１５はリ
ード５を保持できるような形状にしてある。また、樹脂
１をキャビティ１４内に注入するためのランナ７および
ゲート口８が設けてある。また、封止成形後のダイパッ
ド３とリード５との間には、上記のように一定の段差ｈ
が設けられる構造にしておく。
て説明する。この成形に使用される金型Ａは分割可能な
上型１２と下型１３とからなり、対向面にキャビティ１
４が形成される。このキャビティ１４の外周部１５はリ
ード５を保持できるような形状にしてある。また、樹脂
１をキャビティ１４内に注入するためのランナ７および
ゲート口８が設けてある。また、封止成形後のダイパッ
ド３とリード５との間には、上記のように一定の段差ｈ
が設けられる構造にしておく。
【００１３】そして、図２に示すように、ダイパッド３
の表面上にチップ４が接着剤で固定され、チップ４とリ
ード５がワイヤ２で繋がれ状態のワイヤボンド済みのリ
ードフレームを金型Ａに装着する。この場合、ダイパッ
ド３が下型１３から浮いた状態でキャビティ１４の中央
に配置されるように、ワイヤ２で繋がれたリード５の一
端をキャビティ１４内に突出させてリード５の他端を外
周部１５にて保持する。この際、ダイパッド３の裏面が
できるだけ下型１３に接近するように設定しておく。つ
ぎに、図３に示すように、ゲート口８からキャビティ１
４内に樹脂１を注入する。この際、従来と同様にペレッ
ト状に固められた樹脂１を溶融しながら流し込む。矢印
Ｃは樹脂１の流動方向を示している。樹脂１を注入する
際は、ゲート口８の角度或いは注入速度の調整により樹
脂１がチップ４の上方に流れるようにし、その上からの
樹脂１の圧力を利用しダイパッド３が沈むようにする。
このように、必ず注入中の樹脂１が上方に流れるように
設定しておけば、チップ４を乗せたダイパッド３は下に
沈むしかなく、下は金型Ａの下型１３で規制されるため
安定した成形が得られる。
の表面上にチップ４が接着剤で固定され、チップ４とリ
ード５がワイヤ２で繋がれ状態のワイヤボンド済みのリ
ードフレームを金型Ａに装着する。この場合、ダイパッ
ド３が下型１３から浮いた状態でキャビティ１４の中央
に配置されるように、ワイヤ２で繋がれたリード５の一
端をキャビティ１４内に突出させてリード５の他端を外
周部１５にて保持する。この際、ダイパッド３の裏面が
できるだけ下型１３に接近するように設定しておく。つ
ぎに、図３に示すように、ゲート口８からキャビティ１
４内に樹脂１を注入する。この際、従来と同様にペレッ
ト状に固められた樹脂１を溶融しながら流し込む。矢印
Ｃは樹脂１の流動方向を示している。樹脂１を注入する
際は、ゲート口８の角度或いは注入速度の調整により樹
脂１がチップ４の上方に流れるようにし、その上からの
樹脂１の圧力を利用しダイパッド３が沈むようにする。
このように、必ず注入中の樹脂１が上方に流れるように
設定しておけば、チップ４を乗せたダイパッド３は下に
沈むしかなく、下は金型Ａの下型１３で規制されるため
安定した成形が得られる。
【００１４】さらに成形後、図４に示すように露出した
ダイパッド３の裏面に樹脂ばり１０がある場合は、ウオ
ータージェット等のばり取りを実施することで、きれい
にすることができる。以上の工程により、図１に示すよ
うなダイパッド３の裏面が外部に露出した半導体装置を
得ることができる。この実施の形態によれば、ダイパッ
ド３の裏面が外部に露出しているので、ダイパッド３の
裏面の樹脂１の厚み分、薄形化を図ることができる。ま
た、外形においても従来のものとでは厚み以外変わると
ころはないので、実装についても従来の技術を持って実
施できる。また、ダイパッド３の裏面が露出しているこ
とから、放熱性に優れている。さらに、本構造はダイパ
ッド３の裏面とエポキシ樹脂１との界面が存在しないた
め、ダイパッド３の裏面と樹脂１との界面に水分が溜ま
らず、この水分の気化膨張によるパッケージクラックを
引き起こすことがない。また、ダイパッド３の裏面が露
出していることから、チップ４の裏面とダイパッド３と
の界面にある水分が実装中の加熱により気化しても、気
化した蒸気はダイパッド３の側面をたどり、即外部に逃
がすことができ、パッケージクラックには至らない。こ
れらのことより耐クラック性においても優れた半導体装
置といえる。
ダイパッド３の裏面に樹脂ばり１０がある場合は、ウオ
ータージェット等のばり取りを実施することで、きれい
にすることができる。以上の工程により、図１に示すよ
うなダイパッド３の裏面が外部に露出した半導体装置を
得ることができる。この実施の形態によれば、ダイパッ
ド３の裏面が外部に露出しているので、ダイパッド３の
裏面の樹脂１の厚み分、薄形化を図ることができる。ま
た、外形においても従来のものとでは厚み以外変わると
ころはないので、実装についても従来の技術を持って実
施できる。また、ダイパッド３の裏面が露出しているこ
とから、放熱性に優れている。さらに、本構造はダイパ
ッド３の裏面とエポキシ樹脂１との界面が存在しないた
め、ダイパッド３の裏面と樹脂１との界面に水分が溜ま
らず、この水分の気化膨張によるパッケージクラックを
引き起こすことがない。また、ダイパッド３の裏面が露
出していることから、チップ４の裏面とダイパッド３と
の界面にある水分が実装中の加熱により気化しても、気
化した蒸気はダイパッド３の側面をたどり、即外部に逃
がすことができ、パッケージクラックには至らない。こ
れらのことより耐クラック性においても優れた半導体装
置といえる。
【００１５】また、樹脂１がチップ４の上方に流れるよ
うにキャビティ１４内に樹脂１を注入すると、その樹脂
１の圧力によりチップ４を固定したダイパッド３は下に
沈み金型Ａに当接してその姿勢が規制される。このた
め、樹脂１の注入においてダイパッド３が上下にシフト
することがなく、ワイヤ２に対しても負担が小さくな
る。特に薄形のパッケージの場合でもワイヤ２がパッケ
ージ表面に露出したり切れるというようなことがなく、
安定した成形が行える。
うにキャビティ１４内に樹脂１を注入すると、その樹脂
１の圧力によりチップ４を固定したダイパッド３は下に
沈み金型Ａに当接してその姿勢が規制される。このた
め、樹脂１の注入においてダイパッド３が上下にシフト
することがなく、ワイヤ２に対しても負担が小さくな
る。特に薄形のパッケージの場合でもワイヤ２がパッケ
ージ表面に露出したり切れるというようなことがなく、
安定した成形が行える。
【００１６】
【００１７】
【発明の効果】請求項１記載の半導体装置の成形方法に
よれば、樹脂がチップの上方に流れるようにキャビティ
内に樹脂を注入すると、その樹脂の圧力によりチップを
固定したダイパッドは下に沈み金型に当接してその姿勢
が規制される。このため、樹脂注入においてダイパッド
が上下にシフトすることがなく、ワイヤに対しても負担
が小さくなる。特に薄形のパッケージの場合でもワイヤ
がパッケージ表面に露出したり切れるというようなこと
がなく、安定した成形が行える。
よれば、樹脂がチップの上方に流れるようにキャビティ
内に樹脂を注入すると、その樹脂の圧力によりチップを
固定したダイパッドは下に沈み金型に当接してその姿勢
が規制される。このため、樹脂注入においてダイパッド
が上下にシフトすることがなく、ワイヤに対しても負担
が小さくなる。特に薄形のパッケージの場合でもワイヤ
がパッケージ表面に露出したり切れるというようなこと
がなく、安定した成形が行える。
【００１８】
【図１】この発明の実施の形態の半導体装置の断面側面
図である。
図である。
【図２】ワイヤーボンド済み製品を金型に設置した状態
の説明図である。
の説明図である。
【図３】ワイヤーボンド済み製品を金型に設置した後、
樹脂を注入している状態の説明図である。
樹脂を注入している状態の説明図である。
【図４】封止済み製品をダイパッドが露出している側か
ら見た平面図である。
ら見た平面図である。
１ 樹脂 ２ ワイヤ ３ ダイパッド ４ チップ ５ リード ７ ランナ ８ ゲート口 １０ 薄ばり １２ 上型 １３ 下型 １４ キャビティ １５ 外周部 Ａ 金型
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 23/28
Claims (1)
- 【請求項１】 ダイパッドの表面上にチップを固定しこ
のチップとリードをワイヤで接続する工程と、分割可能
な金型の対向面に形成されたキャビティに前記チップお
よびダイパッドを配置した状態で前記リードを前記キャ
ビティの外周部で保持する工程と、前記チップの上方に
流れるように樹脂を前記キャビティ内に注入する工程と
を含む半導体装置の成形方法であって、前記ダイパッド
を金型のキャビティに配置する際は、前記ダイパッドを
金型から浮いた状態で配置し、前記キャビティ内に樹脂
を注入した際にはチップの上方に流れる樹脂により前記
ダイパッドを下に沈ませて金型に当接させ、ダイパッド
の下を金型で規制して成形することを特徴とする半導体
装置の成形方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP470096A JP3023303B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置の成形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP470096A JP3023303B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置の成形方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199639A JPH09199639A (ja) | 1997-07-31 |
| JP3023303B2 true JP3023303B2 (ja) | 2000-03-21 |
Family
ID=11591168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP470096A Expired - Fee Related JP3023303B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置の成形方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3023303B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4860442B2 (ja) * | 2006-11-20 | 2012-01-25 | ローム株式会社 | 半導体装置 |
| WO2016072012A1 (ja) * | 2014-11-07 | 2016-05-12 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| JPWO2017002268A1 (ja) * | 2015-07-02 | 2017-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP7170498B2 (ja) | 2018-10-24 | 2022-11-14 | 株式会社三井ハイテック | リードフレーム、及びリードフレームパッケージ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04114455A (ja) * | 1990-09-05 | 1992-04-15 | Seiko Epson Corp | 半導体装置及びその実装構造 |
| JPH0529529A (ja) * | 1991-07-24 | 1993-02-05 | Matsushita Electron Corp | 樹脂封止型半導体装置 |
| JPH06252318A (ja) * | 1993-02-26 | 1994-09-09 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH0730016A (ja) * | 1993-06-24 | 1995-01-31 | Fujitsu Ltd | 放熱板付き半導体装置及びその製造方法 |
-
1996
- 1996-01-16 JP JP470096A patent/JP3023303B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09199639A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291274B1 (en) | Resin molded semiconductor device and method for manufacturing the same | |
| US7671453B2 (en) | Semiconductor device and method for producing the same | |
| EP1335428B1 (en) | Resin-moulded semiconductor device and method for manufacturing the same | |
| US6081029A (en) | Resin encapsulated semiconductor device having a reduced thickness and improved reliability | |
| US5474958A (en) | Method for making semiconductor device having no die supporting surface | |
| US6482675B2 (en) | Substrate strip for use in packaging semiconductor chips and method for making the substrate strip | |
| US6211574B1 (en) | Semiconductor package with wire protection and method therefor | |
| US6258314B1 (en) | Method for manufacturing resin-molded semiconductor device | |
| US6918178B2 (en) | Method of attaching a heat sink to an IC package | |
| US20050146057A1 (en) | Micro lead frame package having transparent encapsulant | |
| US8084301B2 (en) | Resin sheet, circuit device and method of manufacturing the same | |
| US6221695B1 (en) | Method for fabricating a compression layer on the dead frame to reduce stress defects | |
| US5252783A (en) | Semiconductor package | |
| US6743706B2 (en) | Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body | |
| JP3023303B2 (ja) | 半導体装置の成形方法 | |
| JPS6249742B2 (ja) | ||
| JPH05160296A (ja) | 半導体集積回路ベアチップの樹脂封止方法 | |
| JP2755440B2 (ja) | 樹脂モールド型半導体装置及び樹脂モールド装置 | |
| JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP3716101B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
| JPH10270606A (ja) | パッケージ型半導体装置の構造 | |
| US5759875A (en) | Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use | |
| JPH05102216A (ja) | 半導体装置 | |
| JP2010086996A (ja) | 回路装置の製造方法 | |
| JPH07307350A (ja) | 半導体リードフレ−ムおよびパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |