JP2010086996A - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP2010086996A
JP2010086996A JP2008250915A JP2008250915A JP2010086996A JP 2010086996 A JP2010086996 A JP 2010086996A JP 2008250915 A JP2008250915 A JP 2008250915A JP 2008250915 A JP2008250915 A JP 2008250915A JP 2010086996 A JP2010086996 A JP 2010086996A
Authority
JP
Japan
Prior art keywords
resin
island
sealing resin
semiconductor element
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008250915A
Other languages
English (en)
Inventor
Masami Mogi
昌巳 茂木
Masaru Kanakubo
優 金久保
Katsuyoshi Mino
勝義 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008250915A priority Critical patent/JP2010086996A/ja
Publication of JP2010086996A publication Critical patent/JP2010086996A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体素子に貼着されたアイランドが、薄く封止樹脂により被覆された回路装置の製造方法を提供する。
【解決手段】本発明では、上面に半導体素子12が実装された複数のアイランド20を、金型のキャビティ36の内部に収納させ、各アイランド20の下面と金型内壁との間に、樹脂シート42を介在させている。この状態で、金型30を180℃程度に加熱し、ゲート44から液状の封止樹脂を注入している。この様にすることで、注入された第1封止樹脂により半導体素子12およびアイランド20の側面を被覆し、溶融した樹脂シート42から成る第2封止樹脂14Bによりアイランド20の下面を薄く被覆することが可能となる。
【選択図】図4

Description

本発明は回路装置の製造方法に関し、特に、半導体素子が実装されたアイランドが封止樹脂により薄く被覆される回路装置の製造方法に関する。
携帯電話等の電子機器の小型化および高機能化に伴い、こうした機器に使用される回路装置にも、よりいっそうの小型化が要求されている。
高集積化された回路素子をパッケージする構造は、従来のQFP(Quad Flat Package)から、CSP(Chip Size Package)またはWLP(wafer level package)へ移行している。CSPでは、一主面に外部接続電極が形成されたウェハをダイシングすることによりパッケージが形成される(特許文献1)。従って、CSPは、回路素子と同等のサイズにて実装基板に固着することが可能となり、CSPが実装される側の実装基板を小型化することが可能となる。このことから、CSPを採用することにより、携帯電話等のセット全体を小型化することも可能となる。
図6を参照して、従来のCSP型の回路装置100を説明する。回路装置100は、上面に拡散領域が構成された半導体基板から成る回路素子101と、この回路素子101の上面を被覆する保護膜102と、外部電極107とを備えて構成されている。また、電極104は、保護膜102を部分的に除去して設けた開口部に設けられた金属膜であり、回路素子101に設けた拡散領域と接続されている。外部電極107は、金から成るバンプ電極または半田から成る半田ボールであり、電極104の上面に固着されている。保護膜としては、PSG(Phospho−Silicate−Glass)膜やSi(シリコン窒化膜)等が採用される。
特開平9−64049号公報
しかしながら、上記した構成の回路装置100では、シリコン等の半導体材料から成る回路素子101の下面が外部に露出されるので、回路素子100を搬送する工程や実装する工程にて、回路素子101にクラックが発生してしまう問題があった。
このように回路素子101にクラックが発生する問題は、回路素子101の下面を樹脂等の保護膜により被覆すると緩和される。しかしながら、ポッティング等の塗布方法により回路素子101の下面に保護膜を形成すると、この保護膜を薄く且つ平坦に形成することが困難であった。この保護膜が厚く形成されてしまうと回路装置100全体の厚みが増加してしまう問題が発生し、保護膜が平坦に形成されないと回路装置100の平坦性が損なわれる問題が発生する。
本発明は上記した問題点を鑑みて成されたものであり、本発明の目的は、回路素子の主面を極めて薄く樹脂により平坦に被覆することを可能とする回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、複数のアイランドが設けられたリードフレームを用意する工程と、一主面に外部接続電極が設けられた半導体素子を用意し、前記半導体素子の他主面を前記アイランドに固着する工程と、前記アイランドおよび前記半導体素子を封止樹脂により封止する工程と、前記アイランドどうしの間に位置する前記封止樹脂を切断する工程と、を備え、前記封止する工程では、熱硬化性樹脂を含む樹脂シートを溶融させて前記アイランドを被覆することを特徴とする。
本発明によれば、極めて薄く形成された樹脂シートを溶融させて、半導体素子に固着されたアイランドの主面を被覆しているので、薄く且つ平坦な樹脂により主面が被覆された回路装置が提供される。更に、この構成により、クラックの発生が防止されると共に装置全体の機械的強度が向上された回路装置が製造される。
更にまた、半導体素子12の裏面に、銅等の導電材料から成るアイランド20が貼着されるので、このアイランド20がヒートスプレッダーとして機能し、装置全体の放熱性が向上される。
図1を参照して、本形態にて製造される回路装置10の構成を説明する。図1(A)は回路装置10の斜視図であり、図1(B)は代表的な断面図である。回路装置10は、装置全体の大きさが半導体素子よりも僅かに大きい、CSPまたはWLPと称される面実装型のパッケージである。
図1(A)および図1(B)を参照して、回路装置10は、半導体素子12と、半導体素子12の上面に設けられた外部接続電極16と、半導体素子12の下面に貼着されたアイランド20と、半導体素子およびアイランド20を一体的に封止する封止樹脂14とから主要に構成されている。
半導体素子12は、シリコン等の半導体材料から成り、所定の電気回路を実現するための拡散領域が上面に形成されている。半導体素子12としては、バイポーラトランジスタ等のディスクリートのトランジスタとして構成されても良いし、多数のトランジスタ等が形成されたLSIとして構成されても良い。
アイランド20は、導電性接着材又は絶縁性接着材を介して、半導体素子12の下面に接着されている。ここで、導電性接着材としては半田または導電性ペーストが採用され、絶縁性接着材としてはエポキシ樹脂等が採用される。アイランド20の材料としては、銅またはアルミニウム等を主材料とする金属が採用される。アイランド20の平面的な大きさは、紙面上では半導体素子12よりも大きく形成されているが、半導体素子12と同等でも良いし、小さくても良い。また、アイランド20の厚みは、例えば0.5mm程度である。
アイランド20を半導体素子12の下面に固着させることにより、半導体素子12が動作することにより発生する熱を、アイランド20を経由して良好に外部に放出させることができる。更には、アイランド20を導電路の一部として用いることも可能である。例えば、半導体素子12に2つのMOSFETを設け、両MOSFETのドレイン電極をアイランド20を経由して接続しても良い。この様にすることで、抵抗値の低い銅から成るアイランド20により、半導体素子12に形成された素子同士が接続されるので、オン抵抗が低減される。
半導体素子12の上面は、PSG(Phospho−Silicate−Glass)膜やSi(シリコン窒化膜)から成る絶縁膜26により被覆されている。そして、この絶縁膜26を部分的に開口した領域に、金属膜から成るパッド18が形成されている。
外部接続電極16は、パッド18の上面に形成された電極であり、上端部は封止樹脂14から外部に露出している。外部接続電極16は、ワイヤボンディングにより接続された金バンプ等である。更に、第1封止樹脂14Aから外部に露出する外部接続電極16の上面に、半田ボールを溶着しても良い。
封止樹脂14は、フィラー等の添加剤が加えられた熱硬化性樹脂から成り、アイランド20および半導体素子12を一体的に封止している。図1を参照すると、回路装置10の上面、下面および側面は封止樹脂14から成る面であり、上面には外部接続電極16の端部が露出している。ここでは、封止樹脂14により、アイランド20の下面、側面および上面の周辺部が被覆される。更には、封止樹脂14により、半導体素子12の側面および上面が被覆される。
封止樹脂14を構成する熱硬化性樹脂としては、エポキシ樹脂、オルソクレゾールノボラック・ビフェニール、ジシクロペンタジエン等が採用される。また、封止樹脂14には、熱抵抗の低減等を目的としてフィラーが混入されている。封止樹脂14に混入されるフィラーの割合は、例えば70重量%以上90重量%以下である。フィラーの種類としては、結晶シリカと破砕シリカとの混合物が採用されているが、溶融シリカ、アルミナまたは窒化ケイ素が採用されても良い。更に、混入されるフィラーの平均粒径は、例えば、20μm以上30μm以下である。
図1(B)を参照して、封止樹脂14に関して更に説明する。封止樹脂14は、第1封止樹脂14Aと、第2封止樹脂14Bとから成る。紙面では、第1封止樹脂14Aと第2封止樹脂14Bとの境界が描かれているが、実際の回路装置では両者は一体化している。詳細は下記するが、第1封止樹脂14Aは金型のキャビティに液状の樹脂を注入することで形成され、第2封止樹脂14Bはアイランド20の下面に配置された樹脂シートを溶融することで形成される。アイランド20を被覆する第2封止樹脂14Bの厚みT1は、例えば0.1mm以上0.3mm以下であり非常に薄い。薄い第2封止樹脂14Bは熱抵抗も小さくなるので、半導体素子等の回路素子から放出された熱は、アイランド20および第2封止樹脂14Bを経由して良好に外部に放出される。
本実施の形態では、第2封止樹脂14Bに含まれるフィラーは、第1封止樹脂14Aに含まれるフィラーよりも均一に分散した状態となっている。具体的には、第1封止樹脂14Aは、金型のキャビティに液状の樹脂を注入することにより形成される。従って、樹脂注入時にフィラーが偏って配置され、フィラーが密に配置される領域と、フィラーが疎に配置される領域が出現する恐れがある。一方、アイランド20の下面を被覆する第2封止樹脂14Bは、射出成形により形成されるのではなく、アイランド20の下面に配置された樹脂シートを溶融して加熱硬化することで形成される。従って、第2封止樹脂14Bは樹脂封止の工程にて基本的には流動しないので、第2封止樹脂14B全域にわたり比較的均一にフィラーが充填される。このことにより、第2封止樹脂14Bの熱抵抗が全体にわたり均一となるので、アイランド20の下面からの放熱が全体的に良好となる。
また、上記した第1封止樹脂14Aと第2封止樹脂14Bとは、組成が同様であっても良いし、異なっても良い。例えば、アイランド20からの放熱を良好にするために、第2封止樹脂14Bのフィラーの含有率を、第1封止樹脂14Aよりも高めても良い。
図2から図5を参照して、上記した構成の回路装置の製造方法を説明する。
図2を参照して、先ず、複数のアイランド20が設けられたリードフレーム60を用意し、このアイランド20の上面に半導体素子12を固着する。図2(A)はリードフレームを示す平面図であり、図2(B)は図2(A)の部分的な拡大図であり、図2(C)は断面図である。
図2(A)を参照して、リードフレーム60は、厚みが0.3mm程度の銅等の金属から成る金属板に対して、エッチング加工又はプレス加工を施すことにより、所定形状に形成されている。また、リードフレーム60は、全体として短冊形形状を呈している。
リードフレーム60には、複数個のブロック62が互いに離間して複数個配置されている。図2(A)では、離間して配置された2個のブロックが図示されているが、更に多数個のブロック62が一列に配置されても良いし、マトリックス状に配置されても良い。ここで、1つのブロック62は、マトリックス状に配置された多数個のユニット64から構成されている。
図2(B)を参照して、1つのブロック62の内部には、マトリックス状に多数個のアイランド20が設けられており、細長に形成された連結部68によりアイランド20同士は互いに連結されている。
図2(C)を参照して、個々のアイランド20の上面には半導体素子12が固着される。半導体素子12の固着は、半田や導電性ペースト等の導電性固着材またはエポキシ樹脂等の絶縁性固着材が用いられる。本工程では、リードフレーム60に設けられた全てのブロック62に含まれるアイランド20に対して、半導体素子12が固着される。
図3を参照して、次に、リードフレーム60のブロックを、金型30のキャビティ36の内部に収納させる。図3(A)は本工程を示す断面図であり、図3(B)は樹脂シート42が溶融する前の状態を示す拡大断面図であり、図3(C)は樹脂シート42が溶融した後の状態を示す拡大断面図である。
図3(A)を参照して、ここでは、樹脂シート42を下金型34の内壁下面に載置した後に、この樹脂シート42の上面にリードフレーム60を載置している。ここでは、図2(A)に示す各ブロックが、金型30のキャビティ36に収納されて封止される。
上金型32と下金型34とを当接させることで、キャビティ36の内部にリードフレーム60が収納される。そして、リードフレーム60の残余部が、上金型32および下金型34により狭持されて固定されている。この様に上下金型によりリードフレーム60が狭持されることにより、キャビティ36の内部におけるアイランドの上下方向および左右方向の位置が固定されている。尚、この工程の初期段階に於いては、樹脂シート42は、粒状の熱硬化性樹脂が加圧加工された固体の状態である。また、金型30には不図示のヒータが装備されており、樹脂シート42が溶融して加熱硬化する温度(例えば170℃以上)に金型30は加熱されている。この金型30の加熱は、樹脂シート42を載置する前から開始しても良いし、樹脂シート42を載置して後から開始しても良い。
ここで、リードフレーム60の下面を被覆する樹脂シート42に関して説明する。樹脂シート42は、溶融して加熱硬化されることで、アイランド20を被覆する封止樹脂の一部を成すものである。具体的には、樹脂シート42は、フィラーや硬化剤等が添加された粉末状の熱硬化性樹脂を、所定形状のシート状に加圧成型されている。樹脂シート42の組成としては、金型のキャビティ36に注入される封止樹脂と同様でも良いし、異なっても良い。例えば、製造される半導体素子の裏面からの放熱を良好にするために、樹脂シート42に含まれるフィラーの割合を、後に注入される封止樹脂よりも多くしても良い。ここで、樹脂シート42を構成する粒子状の熱硬化性樹脂は、直径が1mm以下の粒状とされている。
また、樹脂シート42は極めて高い圧力にて常温で加圧成形されるので、充填率(樹脂シート42の全体に対して樹脂粉等の構成要素が占める体積割合)は99%程度であり、後に説明するタブレットよりも高い。従って、樹脂シート42に含まれる空気は極めて少量であるので、このアイランド20の下面を被覆する封止樹脂にボイドが発生することが抑止される。
図3(B)を参照して、樹脂シート42の厚みT2は、製造される回路装置10に於いてアイランド20の下面を被覆する封止樹脂の厚み(図1(B)に示したT1)よりも厚く形成されている。具体的には、図1(B)に示した封止樹脂の厚みT1が0.1mm以上0.3mm以下の場合は、樹脂シート42の厚さT2は0.5mm以上0.6mm以下に設定される。一方、上記したように、キャビティ36の内部に於けるアイランド20の位置は、リードフレーム60が金型により狭持されることで固定される。従って、金型30の形状は、アイランド20の下面と下金型34の内壁上面との距離が、T1(図1(B)参照)と成るように設定されている。このことから、下金型34に樹脂シート42とリードフレーム60(アイランド20)とを重畳して載置して、金型30によりリードフレーム60を狭持すると、上金型32が上方から下方に押し曲げる応力によりリードフレーム60が弾性変形し、結果的にリードフレーム60(アイランド20)の下面により樹脂シート42が下金型34に押しつけられて固定される。この図では、金型により狭持されることで、弾性変形したリードフレーム60の形状を、誇張して示している。
金型30は上記したように加熱されているので、時間の経過と共に樹脂シート42は溶融して軟化し、液状又は半固形状の樹脂シート42によりアイランド20の下面は被覆される。
また、図3(C)を参照して、上記したようにリードフレーム60は弾性変形した状態で金型に狭持されているので、樹脂シート42が軟化して支持力を失うと、リードフレーム60の形状が元に戻り下方に沈み込む。この様に、沈み込んだアイランド20の下面を被覆する樹脂シート42の厚みT3は、例えば0.1mm以上0.3mm以下であり、図1(B)に示す封止樹脂の厚みT1と同等である。
ここで、本工程では、各半導体素子12の上面に形成された外部接続電極16の上端は上金型32の内壁に接触している。ここで、外部接続電極16の破損や変形を防止するために、上金型32の内部側壁を樹脂から成る保護シートにより被覆し、外部接続電極16の上端を保護シートに接触させても良い。
図4(A)を参照して、次に、キャビティ36に封止樹脂を注入する。具体的には、下金型34に設けたポッド40Aに、タブレット48を投入して加熱溶融した後に、プランジャー50にてタブレット48を加圧する。タブレット48は、上記した樹脂シート42と同様の組成であり、フィラー等の添加物が混入された粉状の熱硬化性樹脂を筒状に加圧成型したものである。上記したように、金型は170℃程度以上に加熱されているので、ポッド40Aにタブレット48を投入すると、タブレット48は徐々に溶融する。溶融して液状または半固形状の状態となった封止樹脂がランナー38を流通してゲート44を通過した後に、キャビティ36に供給される。この樹脂の供給に伴い、キャビティ36の内部の空気は、エアベント46を経由して外部に放出される。以下の説明では、ゲート44から供給される封止樹脂を第1封止樹脂14Aと称し、溶融した樹脂シート42から成る封止樹脂を第2封止樹脂14Bと称する。
図4(B)を参照して、注入された液状の第1封止樹脂14Aは、キャビティ36に充填される。具体的には、注入された第1封止樹脂14Aにより、アイランドの側面および上面の周辺部、半導体素子12の側面および上面が被覆される。更には、外部接続電極16の側面も、注入された第1封止樹脂14Aにより被覆される。ここで、金型の温度は、第1封止樹脂14Aが加熱硬化する温度よりも高温となっているので、キャビティ36に充填された第1封止樹脂14Aおよび第2封止樹脂14Bは、時間の経過と共に重合して硬化する。
金型にて加熱することにより、第1封止樹脂14Aおよび第2封止樹脂14Bの両方が十分に重合して加熱硬化したら、上金型32と下金型34とを離間させ、両樹脂により被覆されたリードフレーム60を取り出す。
本工程では、金型30を使用して第2封止樹脂14Bが形成されるので、各アイランド20の下面を、所定の厚みで精度良く平坦に樹脂封止することができる。
図5を参照して、次に、上記工程により形成された封止樹脂14(第1封止樹脂14Aおよび第2封止樹脂14B)を、ダイシングブレードを用いたダイシングにより分割し、個別の回路装置を得る。具体的には、各アイランド20の境界に位置する封止樹脂14をダイシングすることにより、各回路装置に分離する。本実施形態では、図2(A)に示すように、リードフレーム60に設けられた各ブロック62には、アイランド20がマトリックス状に配置されているので、格子状に上記ダイシングは行われる。
以上の工程により、図1に構成を示す回路装置10が製造される。
本発明の回路装置の製造方法により製造される回路装置を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)はリードフレームを示す平面図であり、(B)は拡大された平面図であり、(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)および(C)は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、(A)および(B)は断面図である。 本発明の回路装置の製造方法を示す断面図である。 従来の回路装置を示す断面図である。
符号の説明
10 回路装置
12 半導体素子
14 封止樹脂
14A 第1封止樹脂
14B 第2封止樹脂
16 外部接続電極
18 パッド
20 アイランド
30 金型
32 上金型
34 下金型
36 キャビティ
38 ランナー
40A ポッド
42 樹脂シート
44 ゲート
46 エアベント
48 タブレット
50 プランジャー
60 リードフレーム
62 ブロック
68 連結部

Claims (5)

  1. 複数のアイランドが設けられたリードフレームを用意する工程と、
    一主面に外部接続電極が設けられた半導体素子を用意し、前記半導体素子の他主面を前記アイランドに固着する工程と、
    前記アイランドおよび前記半導体素子を封止樹脂により封止する工程と、
    前記アイランドどうしの間に位置する前記封止樹脂を切断する工程と、を備え、
    前記封止する工程では、熱硬化性樹脂を含む樹脂シートを溶融させて前記アイランドを被覆することを特徴とする回路装置の製造方法。
  2. 前記封止する工程ではモールド金型を用いて前記封止樹脂が形成され、
    前記樹脂シートは、前記アイランドと前記モールド金型の内壁との間に配置されて溶融され、
    前記アイランドの側面および前記半導体素子は、前記モールド金型のキャビティに注入される樹脂により被覆されることを特徴とする請求項1記載の回路装置の製造方法。
  3. 前記樹脂シートは、加熱硬化する前の粉体の前記熱硬化性樹脂を加圧して成形されることを特徴とする請求項2記載の回路装置の製造方法。
  4. 一枚の前記樹脂シートにより、複数の前記アイランドが被覆されることを特徴とする請求項3記載の回路装置の製造方法。
  5. 前記モールド金型の前記キャビティに注入される樹脂と、前記樹脂シートとは組成が同じであることを特徴とする請求項4記載の回路装置の製造方法。
JP2008250915A 2008-09-29 2008-09-29 回路装置の製造方法 Pending JP2010086996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008250915A JP2010086996A (ja) 2008-09-29 2008-09-29 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250915A JP2010086996A (ja) 2008-09-29 2008-09-29 回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010086996A true JP2010086996A (ja) 2010-04-15

Family

ID=42250712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250915A Pending JP2010086996A (ja) 2008-09-29 2008-09-29 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010086996A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028512A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路装置の製造方法
JP2012028510A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102216A (ja) * 1991-10-09 1993-04-23 Hitachi Ltd 半導体装置
JPH08330472A (ja) * 1995-05-31 1996-12-13 Toppan Printing Co Ltd 半導体装置とその製造方法
JP2001267344A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2006093556A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102216A (ja) * 1991-10-09 1993-04-23 Hitachi Ltd 半導体装置
JPH08330472A (ja) * 1995-05-31 1996-12-13 Toppan Printing Co Ltd 半導体装置とその製造方法
JP2001267344A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2006093556A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028512A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路装置の製造方法
JP2012028510A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路装置及びその製造方法

Similar Documents

Publication Publication Date Title
US7671453B2 (en) Semiconductor device and method for producing the same
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
JP4547279B2 (ja) 半導体装置の製造方法
TWI485817B (zh) 微電子封裝及其散熱方法
CN108604578B (zh) 电力用半导体装置及其制造方法
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
TW201208016A (en) Method of assembling semiconductor device with heat spreader
KR101236141B1 (ko) 회로 장치의 제조 방법
JP2010109246A (ja) 半導体装置および半導体装置の製造方法
US8841166B2 (en) Manufacturing method of semiconductor device, and semiconductor device
US9142523B2 (en) Semiconductor device and manufacturing method thereof
JP5542318B2 (ja) 樹脂シートおよびそれを用いた回路装置の製造方法
JP4521015B2 (ja) 半導体装置の製造方法
JP4760876B2 (ja) 電子装置およびその製造方法
JP5308108B2 (ja) 回路装置の製造方法
JP2004327558A (ja) 半導体装置
JP2010086996A (ja) 回路装置の製造方法
JPH0661417A (ja) 半導体装置,電子回路装置,それらの製造方法および製造装置
JP2003197680A (ja) 半導体装置の製造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5308107B2 (ja) 回路装置の製造方法
JP5607447B2 (ja) 回路装置
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
JP2007157800A (ja) 半導体装置の実装構造および半導体装置の実装構造の封止方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128