JP5308107B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP5308107B2
JP5308107B2 JP2008233780A JP2008233780A JP5308107B2 JP 5308107 B2 JP5308107 B2 JP 5308107B2 JP 2008233780 A JP2008233780 A JP 2008233780A JP 2008233780 A JP2008233780 A JP 2008233780A JP 5308107 B2 JP5308107 B2 JP 5308107B2
Authority
JP
Japan
Prior art keywords
island
resin
sealing resin
resin sheet
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008233780A
Other languages
English (en)
Other versions
JP2010067851A (ja
Inventor
昌巳 茂木
優 金久保
勝義 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2008233780A priority Critical patent/JP5308107B2/ja
Publication of JP2010067851A publication Critical patent/JP2010067851A/ja
Application granted granted Critical
Publication of JP5308107B2 publication Critical patent/JP5308107B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は回路装置の製造方法に関し、特に、アイランドとリードとを備えるリードフレーム型の回路装置の製造方法に関する。
LSI等の半導体素子を樹脂封止する構造として、リードフレーム型の回路装置がある(下記特許文献1を参照)。図5(A)を参照して、リードフレーム型の回路装置100の構成を説明する。
回路装置100は、リードフレームとして形成されるアイランド102およびリード110と、アイランド102の上面に固着される半導体素子104と、半導体素子104の上面に設けられた電極とリード110とを接続させる金属細線106と、半導体素子104を樹脂封止する封止樹脂108とを備えている。
アイランド102およびリード110は、厚みが0.3mm程度の銅等の金属から成る金属板に対して、エッチング加工またはパンチング加工を施すことにより形成される。
半導体素子104は、上面に多数個の電極が形成されるLSIまたはディスクリートのトランジスタであり、アイランド102の上面に実装されている。そして、径が数十μm程度の金線から成る金属細線106を経由して、半導体素子104の上面に設けられた電極はリード110に接続される。
封止樹脂108は、フィラーが混入された熱硬化性樹脂または熱可塑性樹脂からなり、半導体素子104、アイランド102、リード110および金属細線106を被覆している。ここでは、装置全体の耐湿性および耐圧性を向上させるために、アイランド102の下面も封止樹脂108により被覆されている。
図5(B)を参照して、上記した構成の回路装置100を樹脂封止する方法を説明する。図5(B)は、半導体素子104を樹脂封止する工程を示す断面図である。ここでは、アイランド102およびリード110はリードフレームの状態で供給されており、アイランド102の上面には半導体素子104が固着されている。そして、半導体素子104の上面の電極は、金属細線106を経由してリード110と接続されている。この状態のアイランド102およびリード110は、モールド用の金型112のキャビティ114の内部に収納される。アイランド102の下面は、金型112の下面から離間して配置されている。この状態で、金型112に設けた不図示のゲートから、キャビティ114の内部に、液状の封止樹脂を注入する。注入された封止樹脂により、半導体素子104、アイランド102、リード110および金属細線106が被覆される。また、アイランド102の下面を被覆するために、アイランド102の下面と金型112の内壁との間にも封止樹脂は充填される。
特開平11−340257号公報
しかしながら、上記した封止方法では、アイランド102の下面が被覆されない問題があった。具体的には、図5(A)を参照して、半導体素子104から発生した熱をアイランド102および封止樹脂108を経由して良好に外部に放出させるためには、アイランド102の下面を被覆する封止樹脂108を薄くした方がよい。例えば、アイランド102の下面を被覆する封止樹脂108の厚みを0.5mm程度以下に薄くすると、装置全体の放熱性が向上される。しかしながら、図5(B)を参照して、このようにするためには、樹脂封止の工程に於いて、アイランド102の下面と金型112の内壁との間隙を狭くする必要があり、この間隙に封止樹脂が充填されない恐れがある。封止樹脂が充填されない領域が発生すると、この領域がボイドとなり不良が発生する。
また、キャビティ114に封止樹脂を注入する際に、封止樹脂に与える圧力を高めると、アイランド102の下方の狭い間隙に封止樹脂を充填することができる可能性もある。しかしながら、封止樹脂を注入する圧力を高めると、直径が数十μm程度の細い金属細線106が断線してしまう恐れがある。
本発明は上記した問題点を鑑みて成されたものであり、熱硬化性樹脂から成る封止樹脂により一体的に半導体素子およびアイランドを封止し、更に、アイランドの下面を薄く封止樹脂により被覆する回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、アイランドの上面に半導体素子を実装し、前記アイランドの周囲に一端が配置されたリードと前記半導体素子とを接続する工程と、前記半導体素子が実装された前記アイランドをモールド金型のキャビティに収納させて、前記半導体素子および前記アイランドを、熱硬化性樹脂を含む封止樹脂により封止する工程と、を備え、前記封止する工程では、熱硬化性樹脂を含む樹脂シートを、前記アイランドと前記モールド金型の内壁との間に介在させ、溶融した前記樹脂シートにより前記アイランドの下面を被覆し、前記封止する工程では、前記アイランドの側辺から導出される吊りリードを前記モールド金型で狭持することにより、前記樹脂シートを前記アイランドの下面に押圧した状態で固定し、溶融した前記樹脂シートから成る封止樹脂により前記アイランドの下面が被覆される厚さは、前記樹脂シートよりも薄いことを特徴とする。

本発明によれば、熱硬化性樹脂を含む薄い樹脂シートを、アイランドの下面とモールド金型の内壁下面との間隙に介在させた状態で、トランスファーモールドを行っている。従って、アイランドの下面とモールド金型の内壁下面との間隙に、溶融して加熱硬化した樹脂シートが充填されるので、加熱硬化された樹脂シートによりアイランドの下面を薄く被覆することができる。
図1を参照して、本発明の回路装置の製造方法により製造される回路装置10の構成を説明する。図1(A)は回路装置10の平面図であり、図1(B)は断面図である。
図1(A)および図1(B)を参照して、回路装置10は、半導体素子20と、半導体素子20が実装されるアイランド12と、金属細線22を経由して半導体素子20と接続されるリード18と、これらを一体的に樹脂封止する封止樹脂14とを備えている。
半導体素子20は、例えば、上面に多数個の電極が形成されたIC、LSIまたはディスクリートのトランジスタであり、アイランド12の上面に固着されている。半導体素子20の平面的な大きさは、大規模な電気回路が組み込まれたLSIが採用されると、1.0cm×1.0cm以上と成る場合もある。半導体素子20の裏面は、半田や導電性ペースト等の導電性固着材またはエポキシ樹脂等の絶縁性固着材を介して、アイランド12の上面に接着される。
アイランド12およびリード18は、銅などの金属から成る一枚の導電板に対して、エッチング加工またはプレス加工を施すことにより形成される。アイランド12およびリード18の厚みは、例えば0.3mm程度である。
アイランド12は、回路装置10の中心部付近に四角形形状に形成され、上面に固着される半導体素子20よりも若干大きく形成される。例えば、上面に固着される半導体素子20のサイズが1.0cm×1.0cmであれば、アイランド12のサイズは1.2cm×1.2cm程度とされる。また、アイランド12の裏面は封止樹脂14により薄く被覆されている。更に、アイランド12の4隅から外側に向かって吊りリード26が延在しているが、この吊りリード26は製造工程にてアイランド12を機械的に支持するためのものである。
リード18は、金属細線22を経由して半導体素子20の電極と接続され、一端が封止樹脂14から外部に露出している。ここでは、半導体素子20を囲むように多数個のリード18が配置されている。ここで、半導体素子20とリード18とを接続させる接続手段としては、一枚の金属板を所定形状に成形した接続導電板が採用されても良い。
封止樹脂14は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図1(B)では、封止樹脂14により、半導体素子20、金属細線22、リード18の一部、アイランド12の側面および下面が封止樹脂14により被覆されている。封止樹脂14を構成する熱硬化性樹脂としては、エポキシ樹脂、オルソクレゾールノボラック・ビフェニール、ジシクロペンタジエン等が採用される。また、封止樹脂14には、熱抵抗の低減等を目的としてフィラーが混入されている。封止樹脂14に混入されるフィラーの割合は、例えば70重量%以上90重量%以下である。フィラーの種類としては、結晶シリカと破砕シリカとの混合物が採用されているが、溶融シリカ、アルミナまたは窒化ケイ素が採用されても良い。更に、混入されるフィラーの平均粒径は、例えば、20μm以上30μm以下である。
図1(B)を参照して、封止樹脂14に関して更に説明する。封止樹脂14は、第1封止樹脂14Aと、第2封止樹脂14Bとから成る。紙面では、第1封止樹脂14Aと第2封止樹脂14Bとの境界が描かれているが、実際の回路装置では両者は一体化している。詳細は下記するが、第1封止樹脂14Aは金型のキャビティに液状の樹脂を注入することで形成され、第2封止樹脂14Bはアイランド12の下面に配置された樹脂シートを溶融することで形成される。アイランド12の下面を被覆する第2封止樹脂14Bの厚みT1は、例えば0.1mm以上0.3mm以下であり非常に薄い。薄い第2封止樹脂14Bは熱抵抗も小さくなるので、半導体素子20から放出された熱は、アイランド12および第2封止樹脂14Bを経由して良好に外部に放出される。
本実施の形態では、第2封止樹脂14Bに含まれるフィラーは、第1封止樹脂14Aに含まれるフィラーよりも均一に分散した状態となっている。具体的には、第1封止樹脂14Aは、金型のキャビティに液状の樹脂を注入することにより形成される。従って、液状の熱硬化性樹脂の流動が阻まれる領域では、フィラーが滞留して比較的密な状態となる。例えば、半導体素子20や金属細線22が配置された領域A1では、液状の封止樹脂の流動がこれらの素子により阻まれて、フィラーが密な状態となる。これに対して、半導体素子が配置されていない領域A2では、封止樹脂の流動が良好であるので、領域A1や第2封止樹脂14Bよりも比較的疎にフィラーが配置される。従って、第1封止樹脂14Aの第2領域A2では、局所的に熱伝導性が劣る恐れがある。
一方、アイランド12の下面を被覆する第2封止樹脂14Bは、射出成形により形成されるのではなく、アイランド12の下面に配置された樹脂シートを溶融して加熱硬化することで形成される。従って、第2封止樹脂14Bは樹脂封止の工程にて基本的には流動しないので、第2封止樹脂14B全域にわたり比較的均一にフィラーが充填される。このことにより、第2封止樹脂14Bの熱抵抗が全体にわたり均一となるので、アイランド12下面からの放熱が全体的に良好となる。
図1(B)を参照すると、アイランド12の下面全面と側面の下部の一部が、第2封止樹脂14Bにより被覆されているが、アイランド12の下面のみが第2封止樹脂14Bにより被覆され、アイランド12の側面および上面周辺部は第1封止樹脂14Aにより被覆されても良い。更には、アイランド12の下面の中心部付近が第2封止樹脂14Bにより被覆され、アイランド12の上面周辺部、側面及び下面の周辺部が第1封止樹脂14Aにより被覆されても良い。
図2から図4を参照して、上記した構成の回路装置の製造方法を説明する。
図2を参照して、先ず、所定形状のリードフレーム60を用意し、リードフレーム60に形成された各ユニット64に半導体素子20を接続する。図2(A)はリードフレーム60を示す平面図であり、図2(B)はリードフレーム60に含まれるユニット64を示す平面図であり、図2(C)はユニット64の断面図である。
図2(A)を参照して、リードフレーム60は、厚みが0.3mm程度の銅等の金属から成る金属板に対して、エッチング加工又はプレス加工を施すことにより、所定形状に形成されている。また、リードフレーム60は、全体として短冊形形状を呈している。
リードフレーム60には、複数個のブロック62が互いに離間して複数個配置されている。図2(A)では、離間して配置された2個のブロックが図示されているが、更に多数個のブロック62が一列に配置されても良いし、マトリックス状に配置されても良い。ここで、1つのブロック62は、マトリックス状に配置された多数個のユニット64から構成されている。
図2(B)を参照して、ブロック62の内部には、縦方向および横方向に連結部66、68が格子状に延在している。そして、連結部66、68により囲まれる領域の内部にユニット64が形成される。具体的には、連結部66、68から一体的にリード18がユニット64の内部に向かって延在している。そして、ユニット64の中央部付近に四角形形状のアイランド12が形成され、このアイランド12の4隅は吊りリード26を介して連結部66、68と連続している。ここで、アイランド12と連結部とを連結する連結手段としては、通常のリード18が採用されても良い。
図2(C)を参照して、個々のユニット64に含まれるアイランド12の上面には半導体素子20が固着される。半導体素子20の固着は、半田や導電性ペースト等の導電性固着材またはエポキシ樹脂等の絶縁性固着材が用いられる。半導体素子20の上面に設けられた電極は、金属細線22を経由してリード18と接続される。ここで、アイランド12の下面は、後の工程にて封止樹脂にて封止されるために、リード18の両端部よりも上方に位置している。
図3を参照して、次に、上面に半導体素子20が固着されたアイランド12を金型30のキャビティ36の内部に収納させる。図3(A)は本工程を示す断面図であり、図3(B)は樹脂シート42が溶融する前の状態を示す拡大断面図であり、図3(C)は樹脂シート42が溶融した後の状態を示す拡大断面図である。
図3(A)を参照して、ここでは、樹脂シート42を下金型34の内壁下面に載置した後に、この樹脂シート42の上面にアイランド12を載置している。そして、上金型32と下金型34とを当接させることで、キャビティ36の内部にアイランド12が収納される。また、アイランド12から連続する吊りリード26は、上金型32と下金型34に狭持されて固定されている。この様に上下金型により吊りリード26が狭持されることにより、キャビティ36の内部におけるアイランド12の上下方向および左右方向の位置が固定されている。尚、この工程の初期段階に於いては、樹脂シート42は、粒状の熱硬化性樹脂が加圧加工された固体の状態である。また、金型30には不図示のヒータが装備されており、樹脂シート42が溶融して加熱硬化する温度(例えば170℃以上)に金型30は加熱されている。この金型30の加熱は、樹脂シート42を載置する前から開始しても良いし、樹脂シート42を載置して後から開始しても良い。
ここで、アイランド12の下面を被覆する樹脂シート42に関して説明する。樹脂シート42は、溶融して加熱硬化されることで、アイランド12を被覆する封止樹脂の一部を成すものである。具体的には、樹脂シート42は、フィラーや硬化剤等が添加された粉末状の熱硬化性樹脂を、所定形状のシート状に加圧成型されている。樹脂シート42の組成としては、金型のキャビティ36に注入される封止樹脂と同様でも良いし、異なっても良い。例えば、アイランド12の裏面からの放熱を良好にするために、樹脂シート42に含まれるフィラーの割合を、後に注入される封止樹脂よりも多くしても良い。ここで、樹脂シート42を構成する粒子状の熱硬化性樹脂は、直径が1mm以下の粒状とされている。
また、樹脂シート42は極めて高い圧力にて常温で加圧成形されるので、充填率(樹脂シート42の全体に対して樹脂粉等の構成要素が占める体積割合)は99%程度であり、後に説明するタブレットよりも高い。従って、樹脂シート42に含まれる空気は極めて少量であるので、この樹脂シート42を被覆する封止樹脂にボイドが発生することが抑止される。
図3(B)を参照して、樹脂シート42の厚みT2は、製造される回路装置10に於いてアイランド12の下面を被覆する封止樹脂の厚み(図1(C)に示したT1)よりも厚く形成されている。具体的には、図1(C)に示した封止樹脂の厚みT1が0.1mm以上0.3mm以下の場合は、樹脂シート42の厚さT2は0.5mm以上0.6mm以下に設定される。一方、上記したように、キャビティ36の内部に於けるアイランド12の位置は、金型により吊りリード26が狭持されることで固定される。従って、吊りリード26の形状および位置は、アイランド12の下面と下金型34の内壁上面との距離が、T1(図1(C)参照)と成るように設定されている。このことから、下金型34に樹脂シート42とアイランド12とを重畳して載置して、金型30により吊りリード26を狭持すると、上金型32が上方から下方に押し曲げる応力により吊りリード26が弾性変形し、結果的にアイランド12の下面により樹脂シート42が下金型34に押しつけられて固定される。この図では、金型により狭持されることで、弾性変形した吊りリード26の状態を示している。また、変形していない状態の吊りリード26の形状を点線にて示している。
金型30は上記したように加熱されているので、時間の経過と共に樹脂シート42は溶融して軟化し、液状又は半固形状の樹脂シート42によりアイランド12の下面は被覆される。
また、図3(C)を参照して、上記したように吊りリード26は弾性変形した状態で金型に狭持されているので、樹脂シート42が軟化して支持力を失うと、吊りリード26の形状が元に戻り、アイランド12が下方に沈み込む。そして、アイランド12の沈み込みと共に、軟化した樹脂シート42の一部分はアイランド12の下方から側方へ移動し、アイランド12の側面の下端付近を被覆する(図1(B)参照)。この様に、沈み込んだアイランド12の下面を被覆する樹脂シート42の厚みT3は、例えば0.1mm以上0.3mm以下であり、図1(B)に示す封止樹脂の厚みT1と同等である。
また、樹脂シート42の平面的な大きさはアイランド12よりも大きく形成され、樹脂シート42の周辺部はアイランド12から側方にはみ出ている。この様に樹脂シート42をアイランド12よりも平面的に大きく形成することで、溶融した樹脂シート42によりアイランド12の下面が全面的に被覆されると共に、アイランド12の側面も含めて被覆される。
ここで、樹脂シート42の平面的な大きさは、樹脂シート42と同等でも良いし、樹脂シート42よりも若干小さくても良い。樹脂シート42がアイランド12よりも小さい場合は、アイランド12下面の中心部付近が樹脂シート42により被覆される。
図4(A)を参照して、次に、キャビティ36に封止樹脂を注入する。具体的には、下金型34に設けたポッド40Aに、タブレット48を投入して加熱溶融した後に、プランジャー50にてタブレット48を加圧する。タブレット48は、上記した樹脂シート42と同様の組成であり、フィラー等の添加物が混入された粉状の熱硬化性樹脂を筒状に加圧成型したものである。上記したように、金型は170℃程度以上に加熱されているので、ポッド40Aにタブレット48を投入すると、タブレット48は徐々に溶融する。溶融して液状または半固形状の状態となった封止樹脂がランナー38を流通してゲート44を通過した後に、キャビティ36に供給される。以下の説明では、ゲート44から供給される封止樹脂を第1封止樹脂14Aと称し、溶融した樹脂シート42から成る封止樹脂を第2封止樹脂14Bと称する。
図4(B)を参照して、注入された液状の第1封止樹脂14Aは、キャビティ36に充填される。ここで、金型の温度は、第1封止樹脂14Aが加熱硬化する温度よりも高温となっているので、キャビティ36に充填された第1封止樹脂14Aは時間の経過と共に重合して硬化する。図に示すように、樹脂シート42から成る第2封止樹脂14Bによりアイランド12の下面と側面の下部が被覆されている場合は、アイランド12の上面周辺部および側面の上部が第2封止樹脂14Bにより被覆される。一方、第2封止樹脂14Bによりアイランド12の下面のみが被覆される場合は、アイランド12の上面周辺部と側面が全面的に第1封止樹脂14Aにより被覆される。また、第2封止樹脂14Bによりアイランド12の中心部付近のみが部分的に被覆される場合は、アイランド12の上面周辺部、側面および下面の周辺部が第1封止樹脂14Aにより被覆される。
金型にて加熱することにより、第1封止樹脂14Aおよび第2封止樹脂14Bの両方が十分に重合して加熱硬化したら、上金型32と下金型34とを離間させ、成型品である回路装置を取り出す。その後に、エアベント46およびランナー38に充填された部分の封止樹脂14を、封止樹脂14本体から分離する。
図4(B)を参照すると、第1封止樹脂14Aと第2封止樹脂との境界が示されている。しかしながら、アイランド12の下面に充填された第2封止樹脂14Bと、ゲート44から注入される第1封止樹脂14Aとは、液状または半固形状の状態で混合されるので、両者は一体化して形成されている。ここで、第1封止樹脂14Aおよび第2封止樹脂14Bが、溶融されてから硬化するまでに必要とされる時間は10秒〜20秒程度である。
本工程では、樹脂シート42を溶融させた第2封止樹脂14Bを、ゲート44から注入される第1封止樹脂14Aよりも先に加熱硬化させている。この様にすることで、アイランド12の大部分を被覆する第1封止樹脂14Aの硬化収縮により、第1封止樹脂14Aと第2封止樹脂14Bとの境界部分に加圧力を加え、この部分の耐湿性を確保することができる。一方、第2封止樹脂14Bが第1封止樹脂14Aよりも後に硬化収縮してしまうと、第2封止樹脂14Bに作用する硬化収縮により、前記境界部分にクラックが発生して耐湿性が劣化してしまう恐れがある。
第2封止樹脂14Bを第1封止樹脂14Aよりも先に硬化させる方法としては、これらの樹脂を加熱する時間を調整する方法と、樹脂の組成を調整する方法がある。上記した実施の形態では、加熱する時間を調整している。即ち、第2封止樹脂14Bと成る樹脂シート42を先にキャビティ36の内部にて加熱し、その後に、第1封止樹脂14Aとなるタブレット48をポッド40Aに投入している。また、樹脂の組成を調整する場合は、樹脂シート42に含まれる熱硬化性樹脂として、タブレット48に含まれる熱硬化性樹脂よりも、加熱硬化に必要とされる時間が短いものを採用する。この場合は、樹脂シート42とタブレット48とが加熱され始めるタイミングを同時にしても良い。
以上の工程により、図1に示す構成の回路装置10が製造される。
本発明の回路装置の製造方法により製造される回路装置を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は拡大された平面図であり、(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)および(C)は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、(A)および(B)は断面図である。 従来の回路装置を示す図であり、(A)および(B)は断面図である。
符号の説明
10 回路装置
12 アイランド
14 封止樹脂
14A 第1封止樹脂
14B 第2封止樹脂
18 リード
20 半導体素子
22 金属細線
26 吊りリード
30 金型
32 上金型
34 下金型
36 キャビティ
38 ランナー
40A ポッド
42 樹脂シート
44 ゲート
46 エアベント
48 タブレット
50 プランジャー
60 リードフレーム
62 ブロック
64 ユニット
66 連結部
68 連結部

Claims (6)

  1. アイランドの上面に半導体素子を実装し、前記アイランドの周囲に一端が配置されたリードと前記半導体素子とを接続する工程と、
    前記半導体素子が実装された前記アイランドをモールド金型のキャビティに収納させて、前記半導体素子および前記アイランドを、熱硬化性樹脂を含む封止樹脂により封止する工程と、を備え、
    前記封止する工程では、熱硬化性樹脂を含む樹脂シートを、前記アイランドと前記モールド金型の内壁との間に介在させ、溶融した前記樹脂シートにより前記アイランドの下面を被覆し、
    前記アイランドの側辺から導出される吊りリードを前記モールド金型で狭持することにより、前記樹脂シートを前記アイランドの下面に押圧した状態で固定し、
    溶融した前記樹脂シートから成る封止樹脂により前記アイランドの下面が被覆される厚さは、前記樹脂シートよりも薄いことを特徴とする回路装置の製造方法。
  2. 前記封止する工程では、
    前記樹脂シートを溶融させた後に、前記モールド金型のゲートから前記キャビティに液状の封止樹脂を注入し、
    溶融された前記樹脂シートを、前記注入される前記封止樹脂よりも先に加熱硬化させることを特徴とする請求項1に記載の回路装置の製造方法。
  3. 前記樹脂シートは、加熱硬化する前の粉体の前記熱硬化性樹脂を加圧して成形されることを特徴とする請求項1または請求項2に記載の回路装置の製造方法。
  4. 前記モールド金型のゲートから前記キャビティに注入される樹脂と、前記樹脂シートとは組成が同じであることを特徴とする請求項1から請求項3の何れかに記載の回路装置の製造方法。
  5. 前記樹脂シートの大きさを前記アイランドよりも大きく形成し、前記アイランドの下面全域を前記樹脂シートにより被覆することを特徴とする請求項1から請求項4の何れかに記載の回路装置の製造方法。
  6. 溶融した前記樹脂シートから成り前記アイランドの下面を被覆する前記封止樹脂に含まれるフィラーは、前記モールド金型のゲートから注入されて前記半導体素子を被覆する前記封止樹脂に含まれるフィラーよりも、均一に分散した状態であることを特徴とする請求項1から請求項5の何れかに記載の回路装置の製造方法。
JP2008233780A 2008-09-11 2008-09-11 回路装置の製造方法 Expired - Fee Related JP5308107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008233780A JP5308107B2 (ja) 2008-09-11 2008-09-11 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008233780A JP5308107B2 (ja) 2008-09-11 2008-09-11 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010067851A JP2010067851A (ja) 2010-03-25
JP5308107B2 true JP5308107B2 (ja) 2013-10-09

Family

ID=42193171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233780A Expired - Fee Related JP5308107B2 (ja) 2008-09-11 2008-09-11 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP5308107B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5824765B2 (ja) * 2011-01-11 2015-12-02 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
DE112012004032A5 (de) * 2011-09-27 2014-07-24 Rupprecht Gabriel Elektrisch isolierendes Harz-Gehäuse für Halbleiterbauelemente oder Baugruppen und Herstellungsverfahren mit einem Mold-Prozess

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102216A (ja) * 1991-10-09 1993-04-23 Hitachi Ltd 半導体装置
JP2781689B2 (ja) * 1992-01-22 1998-07-30 九州日本電気株式会社 半導体装置の製造方法
JP2758769B2 (ja) * 1992-02-28 1998-05-28 九州日本電気株式会社 半導体装置製造方法
JP3455116B2 (ja) * 1998-09-30 2003-10-14 株式会社三井ハイテック 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010067851A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
TWI260036B (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP5563918B2 (ja) 回路装置の製造方法
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
JP2005109100A (ja) 半導体装置およびその製造方法
JP5542318B2 (ja) 樹脂シートおよびそれを用いた回路装置の製造方法
JP6469660B2 (ja) 半導体装置の製造方法
JP5308108B2 (ja) 回路装置の製造方法
JP4760876B2 (ja) 電子装置およびその製造方法
JP5308107B2 (ja) 回路装置の製造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010086996A (ja) 回路装置の製造方法
KR101316273B1 (ko) 회로 장치
JP2011114134A (ja) 回路装置の製造方法
JP2013004848A (ja) 半導体装置およびその製造方法
JP2006237275A (ja) 半導体装置の製造方法および半導体装置
JP6171920B2 (ja) モールドパッケージ
JP2010086991A (ja) 回路装置およびその製造方法
JP2008004971A (ja) 半導体装置およびその製造方法
WO2013061603A1 (ja) 回路装置の製造方法
WO2013076932A1 (ja) 回路装置の製造方法
JP2002313827A (ja) 半導体実装用パッケージの製造方法及び半導体実装用パッケージ製造用の金型

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5308107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees