KR101316273B1 - 회로 장치 - Google Patents

회로 장치 Download PDF

Info

Publication number
KR101316273B1
KR101316273B1 KR1020110072471A KR20110072471A KR101316273B1 KR 101316273 B1 KR101316273 B1 KR 101316273B1 KR 1020110072471 A KR1020110072471 A KR 1020110072471A KR 20110072471 A KR20110072471 A KR 20110072471A KR 101316273 B1 KR101316273 B1 KR 101316273B1
Authority
KR
South Korea
Prior art keywords
resin
circuit board
resin sealing
sealing body
circuit
Prior art date
Application number
KR1020110072471A
Other languages
English (en)
Other versions
KR20120010186A (ko
Inventor
가쯔요시 미노
아끼라 이와부찌
고 니시무라
마사미 모떼기
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20120010186A publication Critical patent/KR20120010186A/ko
Application granted granted Critical
Publication of KR101316273B1 publication Critical patent/KR101316273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler

Abstract

종래의 회로 장치에서는 회로 기판 상에 배치된 회로 소자 등으로부터 발생하는 열을 효율적으로 수지 밀봉체의 외부로 방열하기 어렵다고 하는 문제가 있었다. 본 발명의 회로 장치(1)에서는, 회로 기판(4)의 하면측은 제2 수지 밀봉체(2B)에 의해 피복되고, 회로 기판(4)의 상면측 등은 제1 수지 밀봉체(2A)에 의해 피복된다. 그리고, 회로 장치(1) 외부에의 방열은, 주로 제2 수지 밀봉체(2B)를 통하여 행해지기 때문에, 제2 수지 밀봉체(2B)에 포함되는 필러의 입경은 제1 수지 밀봉체(2A)에 포함되는 필러의 입경보다도 크게 하여, 회로 장치(1) 외부에의 방열성이 대폭 향상된다.

Description

회로 장치 {CIRCUIT APPARATUS}
본 발명은 수지 패키지의 방열성을 향상시키는 회로 장치에 관한 것이다.
종래의 회로 장치의 제조 방법의 일 실시예로서, 하기의 제조 방법이 알려져 있다. 도 6의 (A)에 도시한 바와 같이, Al 기판 등의 금속 기판으로 이루어지는 회로 기판(51)을 준비하고, 회로 기판(51) 상면에 절연성의 수지층(52) 및 도전 패턴(53)을 형성한다. 그리고, 도전 패턴(53) 상에 회로 소자(54)나 리드(55)를 전기적으로 접속하고, 회로 기판(51) 상에 혼성 집적 회로를 형성한다. 그 후, 수지 밀봉 금형(56)의 캐비티(57) 내에 회로 기판(51)을 배치하고, 상부 금형(58)과 하부 금형(59)에 의해 리드(55)를 끼움 지지함으로써, 회로 기판(51)은 캐비티(57) 내에 고정된다.
도 6의 (B)에 도시한 바와 같이, 수지 밀봉 금형(56)의 게이트부(60)를 통하여 캐비티(57) 내에 수지를 주입한다. 이때, 화살표(61)로 나타낸 바와 같이, 주입된 수지는 우선 회로 기판(51)의 측면에 닿는다. 수지는 화살표(61A 및 61B)로 나타낸 바와 같이, 회로 기판(51)의 상면측 및 하면측으로 유입된다. 그리고, 회로 기판(51)의 하면 단부에는 곡면(62)이 배치됨으로써, 효율적으로 회로 기판(51) 하면측으로 수지를 유입시킨다. 회로 기판(51) 하면의 수지 밀봉체의 두께는, 예를 들어 0.5mm 정도이지만, 상술한 수지 주입 방법에 의해 그 좁은 간극에의 수지의 충전이 실현된다(예를 들어, 특허문헌 1 참조).
또한, 종래의 회로 장치의 일 실시예로서, 하기의 구조가 알려져 있다. 도 7에 도시한 바와 같이, 회로 장치(71)에서는 회로 기판(72)의 상면에 도전 패턴(73)과 회로 소자(74)로 이루어지는 혼성 집적 회로가 구축되고, 회로 기판(72)의 상면, 측면 및 하면은 수지 밀봉체(75)에 의해 일체로 피복된다. 그리고, 수지 밀봉체(75)는 트랜스퍼 몰드에 의해 형성되는 제1 수지 밀봉체(75A)와, 고형의 수지 시트를 용융하여 형성되는 제2 수지 밀봉체(75B)로 구성된다. 또한, 도시한 바와 같이, 수지 밀봉체(75)의 측면으로부터는 회로 기판(72) 상면의 도전 패턴(73)과 전기적으로 접속되는 리드(76)가 수지 밀봉체(75)의 외부로 도출된다(예를 들어, 특허문헌 2 참조).
일본 특허 공개 제2003-17515호 공보(6쪽 내지 9쪽, 도 8 내지 도 9) 일본 특허 공개 제2010-67852호 공보(4쪽 내지 10쪽, 도 1 내지 도 4)
우선, 도 6의 (A) 및 (B)를 사용하여 설명한 제조 방법에서는, 수지 밀봉 금형(56)의 게이트부(60)로부터 주입된 수지가 회로 기판(51)의 측면에 부딪치고, 또한 회로 기판(51)에 형성된 곡면(62)을 이용함으로써, 회로 기판(51)의 하면의 좁은 영역에 수지가 충전되기 쉬워진다. 그리고, 회로 기판(51)의 하면의 좁은 영역에 미충전 영역이 발생하는 것을 방지하기 위해서는, 수지가 유동하기 위한 폭이 필요하여, 회로 기판(51) 하면의 수지 밀봉체의 두께의 박막화가 실현되기 어렵고, 수지 밀봉체로부터의 방열성이 향상되기 어렵다고 하는 문제가 있었다.
특히, 이 방열성의 문제를 해결하기 위해서는, 밀봉용의 수지 내의 필러의 함유율을 증대시키는 것이나 그 입경을 크게 하는 것이 고려된다. 그러나, 필러의 함유율을 증대시킴으로써, 또한 그 입경을 크게 함으로써 수지의 유동성이 악화되어, 회로 기판(51)의 하면에 미충전 영역이 발생하기 쉬워진다고 하는 새로운 문제가 있었다. 또한, 사용되는 필러의 재료나 형상에 있어서도, 1종류의 수지로 회로 기판(51)의 전체면을 일체로 밀봉하는 제조 방법에서는, 회로 소자의 손상이나 금속 세선의 단선 등의 문제도 있어, 그 재료나 형상이 한정된다고 하는 문제가 있었다.
이어서, 도 7을 사용하여 설명한 회로 장치(71)에서는, 회로 기판(72) 하면의 미충전 영역을 방지하고, 수지 밀봉체의 박형화를 실현하고 있지만, 한층 더 방열성을 향상시키기 위한 구조에 관하여 전혀 개시가 이루어져 있지 않다.
상술한 각 사정을 감안하여 이루어진 것이며, 본 발명의 회로 장치에서는 회로 기판과, 상기 회로 기판의 일주면측에 설치된 도전 패턴과, 상기 도전 패턴 상에 고착된 회로 소자와, 상기 회로 기판을 피복하는 수지 밀봉체를 갖는 회로 장치에 있어서, 상기 수지 밀봉체는 적어도 상기 회로 기판의 일주면측을 피복하는 제1 수지 밀봉체와, 적어도 상기 회로 기판의 상기 일주면과 대향하는 다른 주면측을 피복하는 제2 수지 밀봉체를 갖고, 상기 제2 수지 밀봉체에 포함되는 필러의 입경은, 상기 제1 수지 밀봉체에 포함되는 필러의 입경보다도 큰 것을 특징으로 한다.
본 발명에서는 회로 기판의 하면측을 피복하는 수지에 포함되는 필러의 입경이, 회로 기판의 상면측을 피복하는 수지에 포함되는 필러의 입경보다도 커짐으로써, 회로 장치 외부에의 방열성이 향상된다.
또한, 본 발명에서는 회로 기판 하면측에는 회로 소자 등을 배치하지 않는 구조로 하고, 회로 기판 하면측의 수지 내의 필러로서 알루미나를 사용함으로써, 그 필러를 포함하는 수지의 열 저항이 대폭 저감된다.
또한, 본 발명에서는 회로 기판의 하면측의 수지는 수지 시트를 사용하여 형성됨으로써, 그 수지 내에 포함되는 필러의 입경이 커지고, 회로 장치 외부에의 방열성이 향상된다.
또한, 본 발명에서는 회로 기판의 하면측에 배치되는 필러 형상이 다각형 형상으로 됨으로써, 그 필러를 포함하는 수지의 열 저항이 대폭 저감된다.
또한, 본 발명에서는 내습성이 중시되는 회로 기판 상면측의 수지 내의 필러로서 실리카를 사용함으로써 재료 비용이 대폭 저감된다.
도 1은 본 발명의 실시 형태에서의 회로 장치를 설명하는 (A) 사시도, (B) 단면도.
도 2는 본 발명의 실시 형태에서의 회로 장치를 설명하는 (A) 사시도, (B) 단면도.
도 3은 본 발명의 실시 형태에서의 회로 장치의 제조 방법을 설명하는 (A) 단면도, (B) 단면도, (C) 단면도.
도 4는 본 발명의 실시 형태에서의 회로 장치의 제조 방법을 설명하는 (A) 단면도, (B) 단면도.
도 5는 본 발명의 실시 형태에서의 반도체 장치를 설명하는 (A) 평면도, (B) 단면도.
도 6은 종래의 실시 형태에서의 회로 장치 및 그 제조 방법을 설명하는 (A) 단면도, (B) 단면도.
도 7은 종래의 실시 형태에서의 회로 장치를 설명하는 단면도.
이하에, 본 발명의 제1 실시 형태인 회로 장치에 대하여 설명한다. 도 1의 (B)는 도 1의 (A)에 도시하는 회로 장치의 A-A선 방향의 단면도이다. 도 2의 (A)는 수지 시트를 설명하는 사시도이다. 도 2의 (B)는 수지 시트를 설명하는 단면도이다.
도 1의 (A)는 회로 장치(1)의 사시도를 도시하며, 회로 장치(1)에서는 수지 밀봉체(2) 내의 회로 기판(4)(도 1의 (B) 참조) 상면에 도전 패턴(6)(도 1의 (B) 참조)과 회로 소자로 이루어지는 혼성 집적 회로가 구축되고, 이 회로와 접속된 리드(3)가 수지 밀봉체(2)로부터 외부로 도출된다. 그리고, 회로 기판(4)의 상면, 측면 및 하면은 열경화성 수지로 이루어지는 수지 밀봉체(2)에 의해 피복된다.
도 1의 (B)에 도시한 바와 같이, 회로 기판(4)은 알루미늄이나 구리 등의 금속으로 이루어지는 기판이며, 예를 들어 세로×가로×두께=61mm×42.5mm×1.5mm 정도의 형상으로 된다. 여기서, 회로 기판(4)의 재료로서 금속 이외의 것이 채용되어도 되며, 예를 들어 세라믹이나 수지 재료가 채용되어도 된다.
절연층(5)은 회로 기판(4)의 표면 전역을 덮도록 형성된다. 절연층(5)은 필러가 고충전된 에폭시 수지로 이루어진다. 그리고, 도전 패턴(6)이 절연층(5) 상면에 소정의 회로가 실현되도록 형성된다. 도전 패턴(6)은, 예를 들어 구리 등의 금속막으로 이루어지고, 그 두께가 50㎛ 정도로 된다.
회로 소자를 구성하는 반도체 소자(7)나 칩 소자(8)는, 땜납 등의 접착재(9)를 통하여 도전 패턴(6)의 소정의 개소에 고착된다. 그리고, 반도체 소자(7)와 도전 패턴(6)은 금속 세선(10)을 통하여 접속된다. 여기서, 반도체 소자(7)로서는 트랜지스터, LSI 칩, 다이오드 등이 채용된다. 칩 소자(8)로서는 칩 저항이나 칩 콘덴서 등이 채용된다. 또한, 도시한 바와 같이, 반도체 소자(7)와 도전 패턴(6)의 사이에 히트 싱크가 배치되는 경우이어도 된다.
리드(3)는 회로 기판(4)의 주변부에 설치된 패드(11)에 고착되어, 입력 신호나 출력 신호가 통과하는 외부 접속 단자로서 기능한다. 그리고, 도 1의 (A)에 도시한 바와 같이, 다수의 리드(3)는 회로 기판(4)의 길이 방향의 대향하는 2개의 측 변을 따라 배치된다. 또한, 패드(11)는 도전 패턴(6)의 일 영역이다.
수지 밀봉체(2)는 제1 수지 밀봉체(2A)와 제2 수지 밀봉체(2B)로 이루어진다. 지면에서는 제1 수지 밀봉체(2A)와 제2 수지 밀봉체(2B)의 경계가 그려져 있지만, 실제의 회로 장치(1)에서는 양자(2A, 2B)는 일체화되어 있다. 그리고, 제1 수지 밀봉체(2A)는 수지 밀봉 금형의 캐비티 내에 용융된 수지를 주입하여 형성된다. 제1 수지 밀봉체(2A)는 반도체 소자(7) 등의 회로 소자, 리드(3)의 접속 부분, 회로 기판(4)의 상면 및 측면을 피복한다.
한편, 제2 수지 밀봉체(2B)는 회로 기판(4)의 하면에 배치된 수지 시트(12)(도 2의 (A) 참조)를 용융하여 형성된다. 제2 수지 밀봉체(2B)는 적어도 회로 기판(4)의 하면을 피복하고, 그 두께 T1은, 예를 들어 0.1mm 이상 0.3mm 이하로서 매우 박막으로 된다. 그리고, 제2 수지 밀봉체(2B)에서의 열 저항이 저감되고, 반도체 소자(7) 등의 회로 소자로부터 방출된 열은 회로 기판(4) 및 제2 수지 밀봉체(2B)를 경유하여 양호하게 외부로 방출된다.
또한, 도 1의 (B)에서는 회로 기판(4) 하면의 전체면이 제2 수지 밀봉체(2B)에 의해 피복되고, 그 밖의 영역이 제1 수지 밀봉체(2A)에 의해 피복되는 경우에 대하여 설명하였지만, 이 경우에 한정되는 것이 아니다. 예를 들어, 회로 기판(4)의 하면 및 측면의 일부가 제2 수지 밀봉체(2B)에 의해 피복되고, 그 밖의 영역이 제1 수지 밀봉체(2A)에 의해 피복되는 경우이어도 된다. 또한, 회로 기판(4)의 하면의 중심부 부근이 제2 수지 밀봉체(2B)에 의해 피복되고, 그 밖의 영역이 제1 수지 밀봉체(2A)에 의해 피복되는 경우이어도 된다.
도 2의 (A)에 도시한 바와 같이, 수지 시트(12)는 열경화성 수지를 주성분으로 하는 입상의 분말 수지를 가압 가공(타정 가공)하여 성형되어 시트 형상으로 된다. 분말 수지로서는 에폭시 수지, 오르토크레졸노볼락ㆍ비페닐, 디시클로펜타디엔 등이 채용된다. 그리고, 분말 수지에는 필러가 혼입되고, 필러의 종류로서는 알루미나가 채용되고, 알루미나와 혼재하도록 결정 실리카, 파쇄 실리카, 용융 실리카나 질화규소가 채용되는 경우이어도 된다.
수지 시트(12)의 평면적인 크기(L1×L2)는 수지 시트(12)가 사용되는 회로 장치(1)의 종류에 따라 상이하지만, 사용되는 회로 기판(4)과 동등한 크기 또는 약간 회로 기판(4)보다도 커진다. 한편, 수지 시트(12)의 두께 T2는, 예를 들어 0.1mm 이상 0.6mm 이하이다. 수지 시트(12)의 두께를 0.6mm 이하로 함으로써, 회로 기판(4)의 하면측의 제2 수지 밀봉체(2B)가 얇게 형성되고, 회로 기판(4)의 하면측으로부터의 방열성이 향상된다.
도 2의 (B)에 도시한 바와 같이, 수지 시트(12)는 다수의 입상의 분말 수지(13)로 구성된다. 이 분말 수지(13)는 필러 등의 첨가제가 첨가된 에폭시 수지 등의 열경화성 수지로 이루어지고, 각 분말 수지(13)의 직경은, 예를 들어 1.0mm 이하이다. 그리고, 수지 시트(12)에서는 분말 수지(13)의 충전율(수지 시트(12) 전체의 용적에 대하여 분말 수지(13)가 차지하는 비율)은 99% 이상이다. 이와 같이 수지 시트(12)의 충전율을 높게 함으로써, 수지 시트(12)가 용융하여 형성되는 제2 수지 밀봉체(2B)에의 보이드의 발생이 억제된다.
상술한 바와 같이, 우선, 제1 수지 밀봉체(2A)는 수지 밀봉 금형의 캐비티에 용융된 수지를 주입하여 형성된다. 그리고, 수지 내에 포함되는 단단한 필러가 수지 주입 시에 회로 소자나 금속 세선에 충돌하여 회로 소자가 손상되고, 금속 세선이 무너져 단선되는 것을 억제할 필요가 있다. 그로 인해, 제1 수지 밀봉체(2A)를 형성하는 수지에 포함되는 필러의 형상은 구형의 것이 사용되며, 그 입경도 최대 75㎛ 정도의 것이 사용된다.
또한, 제1 수지 밀봉체(2A)는, 주로 회로 기판(4)의 상면측을 피복하고, 방열성보다도 금속 세선의 부식 방지 등의 내습성의 쪽이 요구된다. 그로 인해, 필러로서는 내습성이 우수한 실리카가 사용된다. 실리카의 재료 비용은 알루미나와 비교하여 저렴하기 때문에, 제1 수지 밀봉체(2A)의 내습성을 유지하면서 재료 비용도 저감된다. 또한, 제1 수지 밀봉체(2A)에서는 내습성이 중시되기 때문에, 필러의 함유량을 저감하는 것도 가능하며, 이 경우에는 수지 주입 시에 단단한 필러가 회로 소자나 금속 세선에 충돌하는 빈도가 적어져 회로 소자의 손상 등이 억제된다.
이어서, 제2 수지 밀봉체(2B)는 수지 시트(12)를 용융함으로써 형성된다. 상세한 것은 후술하겠지만, 회로 기판(4)이 용융된 수지 시트(12)의 수지 내로 가라앉음으로써, 제2 수지 밀봉체(2B)는 회로 기판(2)의 하면측을 피복하도록 형성된다. 즉, 제1 수지 밀봉체(2A)와는 달리 제2 수지 밀봉체(2B)를 형성하는 수지는, 회로 기판(4)의 하면과 하부 금형(22)의 내벽의 사이의, 예를 들어 0.3mm 정도의 간극을 유동시킬 필요는 없다. 그로 인해, 제2 수지 밀봉체(2B)를 형성하는 수지에 포함되는 필러의 입경은, 최대 150㎛ 정도의 것이 사용된다. 즉, 제2 수지 밀봉체(2B)에서는 제1 수지 밀봉체(2A)보다도 입경이 큰 필러를 사용함으로써, 제2 수지 밀봉체(2B)에서의 열 저항이 대폭 저감되고, 회로 기판(4)의 하면측으로부터의 방열성이 대폭 향상된다. 또한, 상술한 바와 같이, 제2 수지 밀봉체(2B)를 형성하는 수지는 거의 유동하지 않기 때문에, 제2 수지 밀봉체(2B) 전역에 걸쳐 비교적 균일하게 필러가 충전된다. 이 구조에 의해 제2 수지 밀봉체(2B)의 열 저항이 전체에 걸쳐 균일해진다.
또한, 제2 수지 밀봉체(2B)는, 주로 회로 기판(4)의 하면측을 피복하는 것을 목적으로 하고, 회로 기판(4)의 상면측에는 돌아 들어가지 않도록 형성된다. 그로 인해, 상술한 바와 같이 회로 소자의 손상이나 금속 세선의 단선 등의 문제를 고려할 필요가 없고, 필러의 형상으로서 결정계나 파쇄계와 같이 다각형 형상의 것이 사용된다. 필러 형상이 다각형 형상으로 됨으로써 필러의 표면적이 증대되고, 필러와 수지의 접촉 면적이 증대되어, 필러를 경유한 열의 전도가 양호해지고, 제2 수지 밀봉체(2B)에서의 열 저항이 대폭 저감된다. 또한, 제2 수지 밀봉체(2B)에 포함되는 필러량이 제1 수지 밀봉체(2A)에 포함되는 필러량보다도 증대되는 것에 의해서도 제2 수지 밀봉체(2B)에서의 열 저항이 저감된다.
또한, 제2 수지 밀봉체(2B)에서는 내습성보다도 방열성이 요구되며, 제2 수지 밀봉체(2B)에 포함되는 필러로서는 열전도율이 우수한 알루미나가 사용된다. 알루미나의 열전도율은, 예를 들어 2.1W/mㆍK이다. 제2 수지 밀봉체(2B)에 알루미나가 포함됨으로써, 제2 수지 밀봉체(2B) 내에 다공성이 발생하여 흡습성이 높아지지만, 회로 기판(4)의 하면측에는 금속 세선 등은 배치되지 않아 특별히 문제로는 되지 않는다. 또한, 상술한 바와 같이, 제2 수지 밀봉체(2B)에 포함되는 필러로서는 알루미나와 혼재하도록 결정 실리카, 파쇄 실리카, 용융 실리카나 질화규소가 사용되는 경우이어도 된다.
또한, 본 실시 형태에서는 회로 기판(4)의 하면에 배치된 수지 시트(12)를 용융하고 가열 경화시킴으로써, 제2 수지 밀봉체(2B)가 형성되는 경우에 대하여 설명하였지만, 이 경우에 한정되는 것이 아니다. 예를 들어, 제1 수지 밀봉체(2A)와 마찬가지로 수지 밀봉 금형에의 수지의 주입이나 포팅 등의 그 밖의 제조 방법에 의해 제2 수지 밀봉체(2B)가 형성되는 경우이어도 된다. 즉, 상술한 바와 같이, 제2 수지 밀봉체(2B)의 열 저항이 저감되고, 회로 기판(4)의 하면측으로부터의 방열성이 향상되면 된다. 그 밖에 본 발명의 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
이어서, 본 발명의 제2 실시 형태인 회로 장치의 제조 방법에 대하여 설명한다. 도 3의 (A) 내지 도 3의 (C)는 회로 기판이 수지 밀봉 금형 내에 배치되는 상황을 설명하는 단면도이다. 도 4의 (A) 및 (B)는 수지 밀봉 금형 내에 수지를 주입하는 상황을 설명하는 단면도이다. 또한, 본 실시 형태에서는 도 1 내지 도 2를 사용하여 설명한 회로 장치의 제조 방법을 설명하기 위하여 동일한 구성 부재에는 동일한 부호를 붙이고, 또한 적절하게 도 1 내지 도 2를 참조한다.
도 3의 (A)에 도시한 바와 같이, 우선 회로 기판(4)을 준비하고, 회로 기판(4) 상에 절연층(5)을 형성한다. 절연층(5) 상면에, 예를 들어 구리의 금속막을 서로 부착하고, 그 금속막을 원하는 패턴으로 에칭함으로써, 회로 기판(4) 상에 도전 패턴(6)이나 패드(11)를 형성한다. 그리고, 도전 패턴(6) 상의 원하는 개소에 다수의 반도체 소자(7)나 칩 소자(8)를 고착하고, 또한 패드(11) 상에 리드(3)를 고착한다.
이어서, 수지 밀봉 금형(21)의 하부 금형(22)의 내벽 상면에 수지 시트(12)를 적재한 후, 이 수지 시트(12) 상면에 회로 기판(4)을 적재한다. 그리고, 상부 금형(23)과 하부 금형(22)을 접촉시키고, 상하 금형(23, 22)에 의해 리드(3)가 끼움 지지됨으로써, 캐비티(24) 내에 회로 기판(4)이 위치 고정된다. 또한, 수지 밀봉 금형(21) 내에 배치되어, 열 처리가 가해지기 전단계에서는, 상술한 바와 같이 수지 시트(12)는 입상의 열경화성 수지가 가압 가공된 고체의 상태이다.
도 3의 (B)에 도시한 바와 같이, 수지 시트(12)의 두께 T2는, 예를 들어 0.4mm 이상 0.6mm 이하이고, 회로 장치(1)의 회로 기판(4)의 하면측을 피복하는 수지 밀봉체(2)의 두께 T1(도 1의 (B) 참조)보다도 두껍게 형성된다.
한편, 상술한 바와 같이, 캐비티(24) 내의 회로 기판(4)은 상하 금형(23, 22)에 의해 리드(3)가 끼움 지지되고, 회로 기판(4)의 하면이 하부 금형(22)의 내벽 상면으로부터 T1 이격된 개소에 위치 고정되는 상태로 된다. 이로부터 수지 시트(12) 상면에 회로 기판(4)을 적재한 상태에서, 수지 밀봉 금형(21)에 의해 리드(3)를 끼움 지지하면, 원 표시(25)로 나타낸 바와 같이 리드(3)는 탄성 변형된다. 그리고, 회로 기판(4)은 수지 시트(12)를 하부 금형(22)측으로 가압함으로써 수지 시트(12)는 고정된 상태로 된다.
도 3의 (C)에 도시한 바와 같이, 수지 밀봉 금형(21)에는 히터 기구(도시하지 않음)가 장비되며, 수지 밀봉 금형(21)은 그 히터 기구에 의해 수지 시트(12)가 용융하여 가열 경화되는 온도(예를 들어 170℃ 이상)까지 가열된다. 그리고, 캐비티(24) 내에 수지 시트(12) 및 회로 기판(4)을 위치 고정한 후, 수지 밀봉 금형(21)을 가열함으로써 시간의 경과와 함께 수지 시트(12)는 용융하여 연화된다.
상술한 바와 같이, 리드(3)는 탄성 변형된 상태에서 수지 밀봉 금형(21)에 끼움 지지되기 때문에, 수지 시트가 용융되면, 원 표시(26)로 나타낸 바와 같이 리드(3)의 형상이 원래대로 돌아가 회로 기판(4)이 용융된 수지 내로 가라앉는다. 그리고, 회로 기판(4)의 가라앉음과 함께, 용융된 수지는 회로 기판(4)의 하방으로부터 측방으로 이동하여 경화함으로써, 회로 기판(4)의 하면이나 측면의 하단부 부근은 제2 수지 밀봉체(2B)에 의해 피복된다. 이때, 수지 시트(12)의 평면적인 크기는 회로 기판(4)보다도 크게 형성됨으로써, 회로 기판(4)의 하면측은 적어도 전면적으로 제2 수지 밀봉체(2B)에 의해 피복된다. 또한, 용융된 수지를 회로 기판(4)의 하방으로부터 측방으로 이동시킴으로써, 회로 기판(4) 하면에의 보이드의 발생이 억제된다.
도 4의 (A)에 도시한 바와 같이, 하부 금형(22)에 설치한 포드(27)에 타블렛(28)을 투입하여 가열 용융한 후에, 플런저(29)에 의해 타블렛(28)을 가압한다. 타블렛(28)은 필러 등의 첨가물이 혼입된 분말상의 열경화성 수지(에폭시 수지, 오르토크레졸노볼락ㆍ비페닐, 디시클로펜타디엔 등)를 원기둥 형상으로 가압 성형한 것이다. 상술한 바와 같이, 수지 밀봉 금형(21)은 170℃ 정도 이상으로 가열되어 있으므로, 포드(27)에 타블렛(28)을 투입하면 타블렛(28)은 서서히 용융된다. 그리고, 타블렛(28)이 용융하여 액상 또는 반고형상의 상태로 되면, 러너(30)를 유통시켜 게이트(31)를 통과하여 캐비티(24) 내에 공급된다.
도 4의 (B)에 도시한 바와 같이, 캐비티(24) 내는 타블렛(28)이 용융된 수지에 의해 충전된다. 이때, 수지 밀봉 금형(21)의 온도는, 그 용융된 수지가 가열 경화하는 온도보다도 고온으로 되어 있으므로, 캐비티(26)에 충전된 수지는 시간의 경과와 함께 중합하여 경화된다. 상술한 바와 같이, 제2 수지 밀봉체(2B)에 의해 회로 기판(4)의 하면과 측면의 하단부가 피복되어 있는 경우에는, 회로 기판(4)의 상면 및 측면이 제1 수지 밀봉체(2A)에 의해 피복된다.
여기서, 도 4의 (B)에서는 제1 수지 밀봉체(2A)와 제2 수지 밀봉체(2B)의 경계가 나타내어져 있다. 본 공정에서는, 예를 들어 공정 작업 순서나 수지 배합을 조정하여, 제2 수지 밀봉체(2B)를 제1 수지 밀봉체(2A)보다도 먼저 가열 경화시킨다. 그리고, 제1 수지 밀봉체(2A)는 액상 상태에서 캐비티(24) 내에 공급되기 때문에, 제1 수지 밀봉체(2A)는 플런저(29)로부터의 압력이 가해진 상태에서 가열 경화가 진행된다. 그 결과, 도시한 제1 수지 밀봉체(2A)와 제2 수지 밀봉체(2B)의 경계면에서는, 제1 수지 밀봉체(2A)로부터 제2 수지 밀봉체(2B)측으로 압력이 가해짐으로써, 양자(2A, 2B)가 중합하기 쉬워 그 일체화를 높일 수 있고, 이 경계 영역에서의 내습성이 확보된다.
마지막으로, 수지 밀봉 금형(21) 내에서 제1 수지 밀봉체(2A)와 제2 수지 밀봉체(2B)가 충분히 중합(수지끼리 충분히 혼합하여, 충분한 접합 강도가 얻어지는 상태)하여 가열 경화되면, 상부 금형(23)과 하부 금형(22)을 이격시켜 성형품인 회로 장치(1)를 취출한다. 그 후, 에어 벤트(32) 및 러너(30) 등에 충전된 부분의 경화 수지를 수지 밀봉체(2)로부터 절단하고, 리드의 외측 리드부를 가공함으로써, 도 1에 도시하는 회로 장치가 완성된다.
이어서, 본 발명의 제3 실시 형태인 반도체 장치에 대하여 설명한다. 도 5의 (B)는 도 5의 (A)에 도시하는 반도체 장치의 B-B선 방향의 단면도이다. 또한, 도 5의 (A)에서는 수지 밀봉체에 의해 보여지지 않는 부분도 도시하여 설명한다. 또한, 그 설명 시에 적절히 도 1 내지 도 2의 설명을 참작하기로 한다.
도 5의 (A)에 도시한 바와 같이, 반도체 장치(41)는, 주로 아일랜드(42)와, 아일랜드(42) 상에 땜납 등의 접착재에 의해 고착된 반도체 소자(43)와, 반도체 소자(43)의 전극 패드(44)와 금속 세선(45)에 의해 전기적으로 접속되는 리드(46)와, 이것들을 일체로 피복하는 수지 밀봉체(47)로 구성된다. 도시한 바와 같이, 현수 리드(48)가 아일랜드(42)의 네 구석으로부터 외측을 향하여 연장되고, 이 현수 리드(48)에 의해 아일랜드(42)는 프레임으로 기계적으로 지지된다.
도 5의 (B)에 도시한 바와 같이, 수지 밀봉체(47)는 제1 수지 밀봉체(47A)와 제2 수지 밀봉체(47B)로 이루어진다. 지면에서는 제1 수지 밀봉체(47A)와 제2 수지 밀봉체(47B)의 경계가 그려져 있지만, 실제의 반도체 장치(41)에서는 양자(47A, 47B)는 일체화되어 있다. 그리고, 제1 수지 밀봉체(47A)는 수지 밀봉 금형의 캐비티 내에 용융된 수지를 주입하여 형성되고, 제2 수지 밀봉체(47B)는 아일랜드(42)의 하면에 배치된 수지 시트를 용융하여 형성된다. 제2 수지 밀봉체(47B)의 두께 T3은, 예를 들어 0.1mm 이상 0.3mm 이하로서 매우 박막으로 되고, 제2 수지 밀봉체(47B)에서의 열 저항은 저감된다.
그리고, 제1 수지 밀봉체(47A)를 구성하는 수지의 조성은 제1 수지 밀봉체(2A)와 동일하고, 제2 수지 밀봉체(47B)를 구성하는 수지의 조성은 제2 수지 밀봉체(2B)와 동일하며, 그들 설명은 제1 실시 형태의 도 1 및 도 2의 설명을 참작하고, 여기에서는 그 설명을 생략한다. 이 구조에 의해, 반도체 장치(41)에 있어서도 아일랜드(42)의 하면이 박막이고, 열 저항이 저감된 제2 수지 밀봉체(47B)에 의해 피복되며, 반도체 소자(43)로부터 방출된 열은 아일랜드(42) 및 제2 수지 밀봉체(47B)를 경유하여 양호하게 외부로 방출된다.
또한, 도 5의 (B)에서는 아일랜드(42)의 하면이 제2 수지 밀봉체(47B)에 의해 피복되고, 그 밖의 영역이 제1 수지 밀봉체(47A)에 의해 피복되는 경우에 대하여 설명하였지만, 이 경우에 한정되는 것이 아니다. 예를 들어, 반도체 소자(43) 근방의 아일랜드(42)의 표면측까지 제2 수지 밀봉체(47B)에 의해 피복되고, 그 밖의 영역이 제1 수지 밀봉체(47A)에 의해 피복되는 경우이어도 된다. 또한, 아일랜드(42)의 하면의 중심부 부근이 제2 수지 밀봉체(47B)에 의해 피복되고, 그 밖의 영역이 제1 수지 밀봉체(47A)에 의해 피복되는 경우이어도 된다.
1: 회로 장치
2: 수지 밀봉체
2A: 제1 수지 밀봉체
2B: 제2 수지 밀봉체
3: 리드
4: 회로 기판
6: 도전 패턴
12: 수지 시트
21: 수지 밀봉 금형

Claims (5)

  1. 회로 기판과, 상기 회로 기판의 일주면측에 설치된 도전 패턴과, 상기 도전 패턴 상에 고착된 회로 소자와, 상기 회로 기판을 피복하는 수지 밀봉체를 갖는 회로 장치에 있어서,
    상기 수지 밀봉체는 적어도 상기 회로 기판의 일주면측을 피복하는 제1 수지 밀봉체와, 적어도 상기 회로 기판의 상기 일주면과 대향하는 다른 주면측을 피복하는 제2 수지 밀봉체를 갖고,
    상기 제2 수지 밀봉체에 포함되는 필러의 입경은, 상기 제1 수지 밀봉체에 포함되는 필러의 입경보다도 큰 것을 특징으로 하는 회로 장치.
  2. 제1항에 있어서, 상기 제2 수지 밀봉체에 포함되는 필러의 재질은, 상기 제1 수지 밀봉체에 포함되는 필러의 재질과는 다르고, 상기 제2 수지 밀봉체에 포함되는 필러의 열전도율은, 상기 제1 수지 밀봉체에 포함되는 필러의 열전도율보다도 큰 것을 특징으로 하는 회로 장치.
  3. 제2항에 있어서, 상기 제2 수지 밀봉체는, 상기 회로 기판의 다른 주면의 하면에 배치된 고형의 수지 시트를 용융한 후, 경화한 수지로 이루어지는 것을 특징으로 하는 회로 장치.
  4. 제2항 또는 제3항에 있어서, 상기 제2 수지 밀봉체에 포함되는 필러의 형상은 결정 형상 또는 파쇄 형상인 것을 특징으로 하는 회로 장치.
  5. 제2항 또는 제3항에 있어서, 상기 제1 수지 밀봉체에 포함되는 필러는 구형의 실리카이고, 상기 제2 수지 밀봉체에 포함되는 필러는 알루미나인 것을 특징으로 하는 회로 장치.
KR1020110072471A 2010-07-22 2011-07-21 회로 장치 KR101316273B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010164995A JP5607447B2 (ja) 2010-07-22 2010-07-22 回路装置
JPJP-P-2010-164995 2010-07-22

Publications (2)

Publication Number Publication Date
KR20120010186A KR20120010186A (ko) 2012-02-02
KR101316273B1 true KR101316273B1 (ko) 2013-10-08

Family

ID=45492639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072471A KR101316273B1 (ko) 2010-07-22 2011-07-21 회로 장치

Country Status (4)

Country Link
US (1) US8614397B2 (ko)
JP (1) JP5607447B2 (ko)
KR (1) KR101316273B1 (ko)
CN (1) CN102347308B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018154744A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 半導体装置、半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100758761B1 (ko) * 2005-03-10 2007-09-14 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP2008108836A (ja) * 2006-10-24 2008-05-08 Sharp Corp 半導体発光装置およびその製造方法
JP2010109246A (ja) 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378374B2 (ja) * 1993-09-14 2003-02-17 株式会社東芝 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JP4054927B2 (ja) * 1998-06-25 2008-03-05 北興化学工業株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
JP3973773B2 (ja) * 1998-07-28 2007-09-12 ジャパンエポキシレジン株式会社 半導体封止用エポキシ樹脂組成物
JP2002128861A (ja) * 2000-10-23 2002-05-09 Japan Epoxy Resin Kk エポキシ樹脂組成物及びその製法
JP4614585B2 (ja) 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
JP5308108B2 (ja) 2008-09-11 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
JP5542318B2 (ja) * 2008-09-29 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂シートおよびそれを用いた回路装置の製造方法
US8084301B2 (en) * 2008-09-11 2011-12-27 Sanyo Electric Co., Ltd. Resin sheet, circuit device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100758761B1 (ko) * 2005-03-10 2007-09-14 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP2008108836A (ja) * 2006-10-24 2008-05-08 Sharp Corp 半導体発光装置およびその製造方法
JP2010109246A (ja) 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN102347308B (zh) 2015-06-17
US20120018202A1 (en) 2012-01-26
JP2012028509A (ja) 2012-02-09
JP5607447B2 (ja) 2014-10-15
KR20120010186A (ko) 2012-02-02
CN102347308A (zh) 2012-02-08
US8614397B2 (en) 2013-12-24

Similar Documents

Publication Publication Date Title
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
US9087924B2 (en) Semiconductor device with resin mold
KR101236141B1 (ko) 회로 장치의 제조 방법
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
KR101326406B1 (ko) 회로 장치 및 그의 제조 방법
JP5542318B2 (ja) 樹脂シートおよびそれを用いた回路装置の製造方法
JP5308108B2 (ja) 回路装置の製造方法
KR101316273B1 (ko) 회로 장치
CN111293043A (zh) 半导体装置的制造方法及半导体装置
JP5308107B2 (ja) 回路装置の製造方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
JP2010086996A (ja) 回路装置の製造方法
JP2011114134A (ja) 回路装置の製造方法
JP6012531B2 (ja) 半導体装置
JP6171920B2 (ja) モールドパッケージ
WO2013061603A1 (ja) 回路装置の製造方法
WO2013076932A1 (ja) 回路装置の製造方法
JP2010086991A (ja) 回路装置およびその製造方法
JP2013105758A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7