JP2010086991A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010086991A
JP2010086991A JP2008250910A JP2008250910A JP2010086991A JP 2010086991 A JP2010086991 A JP 2010086991A JP 2008250910 A JP2008250910 A JP 2008250910A JP 2008250910 A JP2008250910 A JP 2008250910A JP 2010086991 A JP2010086991 A JP 2010086991A
Authority
JP
Japan
Prior art keywords
resin
semiconductor wafer
sealing resin
main surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008250910A
Other languages
English (en)
Inventor
Katsuyoshi Mino
勝義 三野
Masaru Kanakubo
優 金久保
Masami Mogi
昌巳 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008250910A priority Critical patent/JP2010086991A/ja
Priority to US12/557,882 priority patent/US8084301B2/en
Publication of JP2010086991A publication Critical patent/JP2010086991A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の主面が薄く封止樹脂により被覆された回路装置の製造方法を提供する。
【解決手段】外部接続電極16が形成された半導体ウェハ20を金型32、34のキャビティ36に収納させ、熱硬化性樹脂を含む樹脂シート42を、半導体ウェハ20と金型34の内壁下面との間に介在させている。この状態で、金型を180℃程度に加熱し、ゲート44から液状の封止樹脂を注入することで、注入された第1封止樹脂により半導体ウェハ20の上面を被覆すると共に、溶融された樹脂シート42から成る第2封止樹脂14Bにより半導体ウェハ20の下面を被覆している。
【選択図】図4

Description

本発明は回路装置およびその製造方法に関し、特に、半導体素子の主面が封止樹脂により薄く被覆される回路装置およびその製造方法に関する。
携帯電話等の電子機器の小型化および高機能化に伴い、こうした機器に使用される回路装置にも、よりいっそうの小型化が要求されている。
高集積化された回路素子をパッケージする構造は、従来のQFP(Quad Flat Package)から、CSP(Chip Size Package)またはWLP(wafer level package)へ移行している。CSPでは、一主面に外部接続電極が形成されたウェハをダイシングすることによりパッケージが形成される。従って、CSPは、回路素子と同等のサイズにて実装基板に固着することが可能となり、CSPが実装される側の実装基板を小型化することが可能となる。このことから、CSPを採用することにより、携帯電話等のセット全体を小型化することも可能となる(特許文献1)。
図6を参照して、従来のCSP型の回路装置100を説明する。回路装置100は、上面に拡散領域が構成された半導体基板から成る回路素子101と、この回路素子101の上面を被覆する保護膜102と、外部電極107とを備えて構成されている。また、電極104は、保護膜102を部分的に除去して設けた開口部に設けられた金属膜であり、回路素子101に設けた拡散領域と接続されている。外部電極107は、金から成るバンプ電極または半田から成る半田ボールであり、電極104の上面に固着されている。保護膜としては、PSG(Phospho−Silicate−Glass)膜やSi(シリコン窒化膜)等が採用される。
特開平9−64049号公報
しかしながら、上記した構成の回路装置100では、シリコン等の半導体材料から成る回路素子101の下面が外部に露出されるので、回路素子100を搬送する工程や実装する工程にて、回路素子101にクラックが発生してしまう問題があった。
このように回路素子101にクラックが発生する問題は、回路素子101の下面を樹脂等の保護膜により被覆すると緩和される。しかしながら、ポッティング等の塗布方法により回路素子101の下面に保護膜を形成すると、この保護膜を薄く且つ平坦に形成することが困難であった。この保護膜が厚く形成されてしまうと回路装置100全体の厚みが増加してしまう問題が発生し、保護膜が平坦に形成されないと回路装置100の平坦性が損なわれる問題が発生する。
本発明は上記した問題点を鑑みて成されたものであり、本発明の目的は、回路素子の主面を極めて薄く樹脂により平坦に被覆することを可能とする回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、拡散工程により複数の半導体素子部が形成されると共に、一主面に各前記半導体素子部と接続された外部接続電極が形成された半導体ウェハを用意する工程と、前記半導体ウェハの前記一主面および他主面を樹脂により封止する工程と、前記半導体ウェハを前記半導体素子部毎に分割する工程と、を備え、前記封止する工程では、熱硬化性樹脂を含む樹脂シートを溶融させて前記半導体ウェハの前記他主面を被覆することを特徴とする。
本発明の回路装置は、外部接続電極が形成された第1主面と第2主面とを備えた半導体素子と、前記半導体素子の前記第1主面および前記外部接続電極の側面を被覆する第1封止樹脂と、前記半導体素子の前記第2主面を被覆する第2封止樹脂と、を備え、前記第2封止樹脂は、熱硬化性樹脂を含む樹脂シートを溶融させて形成されることを特徴とする。
本発明によれば、極めて薄く形成された樹脂シートを溶融させて半導体ウェハの主面を被覆しているので、薄く且つ平坦な樹脂により主面が被覆された回路装置が提供される。更に、通常は半導体材料が露出する主面を、樹脂にて薄く被覆することにより、クラックの発生が防止されると共に装置全体の機械的強度が向上された回路装置が製造される。
図1を参照して、本形態の製造方法により製造される回路装置10の構成を説明する。図1(A)は回路装置10の斜視図であり、図1(B)は代表的な断面図である。回路装置10は、装置全体の大きさが半導体素子と同等の、CSPまたはWLPと称される面実装型のパッケージである。
図1(A)を参照して、回路装置10は、半導体素子12と、半導体素子12の上面に設けられた外部接続電極16と、外部接続電極16が設けられた箇所以外の半導体素子12の上面を被覆する第1封止樹脂14Aと、半導体素子12の下面を被覆する第2封止樹脂14Bとを主要に備えている。
半導体素子12は、シリコン等の半導体材料から成り、所定の電気回路を実現するための拡散領域が上面に形成されている。半導体素子12としては、バイポーラトランジスタ等のディスクリートのトランジスタとして構成されても良いし、多数のトランジスタ等が形成されたLSIとして構成されても良い。
図1(B)を参照して、半導体素子12の上面は、PSG(Phospho−Silicate−Glass)膜やSi(シリコン窒化膜)から成る絶縁膜26により被覆されている。そして、この絶縁膜26を部分的に開口した領域に、金属膜から成るパッド18が形成されている。
外部接続電極16は、パッド18の上面に形成された電極であり、上端部は第1封止樹脂14Aから外部に露出している。外部接続電極16は、ワイヤボンディングにより接続された金バンプ等である。更に、第1封止樹脂14Aから外部に露出する外部接続電極16の上面に、半田ボールを溶着しても良い。
第1封止樹脂14Aは、フィラー等の添加剤が加えられた熱硬化性樹脂から成り、絶縁膜26の上面および外部接続電極16の側面を被覆している。第1封止樹脂14Aの厚みは外部接続電極16の高さと同等であり、例えば0.1mm程度である。
第1封止樹脂14Aを構成する熱硬化性樹脂としては、エポキシ樹脂、オルソクレゾールノボラック・ビフェニール、ジシクロペンタジエン等が採用される。また、第1封止樹脂14Aには、熱抵抗の低減等を目的としてフィラーが混入されている。第1封止樹脂14Aに混入されるフィラーの割合は、例えば70重量%以上90重量%以下である。フィラーの種類としては、結晶シリカと破砕シリカとの混合物が採用されているが、溶融シリカ、アルミナまたは窒化ケイ素が採用されても良い。更に、混入されるフィラーの平均粒径は、例えば、20μm以上30μm以下である。
第2封止樹脂14Bは、半導体素子12の下面を全面的に被覆する樹脂層であり、具体的な組成は上記した第1封止樹脂14Aと同様で良い。第2封止樹脂14Bの厚みT1は例えば0.1mm以上0.3mm以下程度である。第2封止樹脂14Bにより、半導体素子12の下面を保護することにより、搬送の工程や実装の工程に於ける半導体素子12の欠けが防止される。更に、半導体素子12の厚みが極めて薄く形成された場合でも、第2封止樹脂14Bにより装置全体の剛性を向上させることもできる。
更にまた、第2封止樹脂14Bには多量のフィラーが混入されているので、半導体素子12が動作することにより発生する熱を、第2封止樹脂14Bを経由して良好に外部に放熱させることもできる。特に第2封止樹脂14Bは、射出成形により形成されるのではなく、板状の樹脂シートを溶融させることで形成されるので、第1封止樹脂14Aよりもフィラーが均一に分散された状態であり、全体的に熱抵抗が均一とされている。
図2から図5を参照して、上記した構成の回路装置の製造方法を説明する。
図2を参照して、先ず、所定の回路が構成されて外部接続電極16が形成された半導体ウェハ20を用意する。図2(A)は半導体ウェハ20の斜視図であり、図2(B)は半導体ウェハ20の断面図である。
図2(A)を参照して、半導体ウェハ20は、シリコン等の半導体を材料とする基板であり、その上面には拡散工程等を経ることによりマトリックス状に半導体素子部22が形成されている。また、各集積回路と接続されたパッド18が、各半導体素子部22の周辺部に形成されている。ここで、半導体素子部22とは、1つの回路装置を構成する部位のことである。また、各半導体素子部22どうしの間にはダイシングライン24が規定されており、後の工程にて半導体ウェハ20を分割する際には、ダイシングライン24に沿ってダイシングが行われる。
図2(B)を参照して、半導体ウェハ20の上面は、絶縁膜26により全面的に被覆されており、この絶縁膜26を部分的に開口した部分に、銅やアルミニウム等の金属から成るパッド18が形成されている。このパッド18の上面には、突起する外部接続電極16が形成されている。外部接続電極16を形成する方法としては、ワイヤボンディングによるAuバンプの形成でも良いし、Au等の金属から成るボール状の電極が設けられても良い。更には、他の金属材料から成る突起状のバンプを外部接続電極16として用いても良い。
図3を参照して、次に、半導体ウェハ20を、金型30のキャビティ36の内部に収納させる。図3(A)は本工程を示す断面図であり、図3(B)は樹脂シート42が溶融する前の状態を示す拡大断面図であり、図3(C)は樹脂シート42が溶融した後の状態を示す拡大断面図である。
図3(A)を参照して、ここでは、樹脂シート42を下金型34の内壁下面に載置した後に、この樹脂シート42の上面に半導体ウェハ20を載置している。ここでは、外部接続電極16が形成されない平坦面である半導体ウェハの下面が、樹脂シート42に面的に接触している。
そして、上金型32と下金型34とを当接させることで、キャビティ36の内部に半導体ウェハ20が収納される。そして、拡散工程による半導体装置部が形成されていない半導体ウェハ20の周辺部が、上金型32および下金型34により狭持されて固定されている。この様に上下金型により半導体ウェハ20が狭持されることにより、キャビティ36の内部における半導体ウェハ20の上下方向および左右方向の位置が固定されている。尚、この工程の初期段階に於いては、樹脂シート42は、粒状の熱硬化性樹脂が加圧加工された固体の状態である。また、金型30には不図示のヒータが装備されており、樹脂シート42が溶融して加熱硬化する温度(例えば170℃以上)に金型30は加熱されている。この金型30の加熱は、樹脂シート42を載置する前から開始しても良いし、樹脂シート42を載置して後から開始しても良い。
ここで、半導体ウェハ20の下面を被覆する樹脂シート42に関して説明する。樹脂シート42は、溶融して加熱硬化されることで、半導体ウェハ20を被覆する封止樹脂の一部を成すものである。具体的には、樹脂シート42は、フィラーや硬化剤等が添加された粉末状の熱硬化性樹脂を、所定形状のシート状に加圧成型されている。樹脂シート42の組成としては、金型のキャビティ36に注入される封止樹脂と同様でも良いし、異なっても良い。例えば、製造される半導体素子の裏面からの放熱を良好にするために、樹脂シート42に含まれるフィラーの割合を、後に注入される封止樹脂よりも多くしても良い。ここで、樹脂シート42を構成する粒子状の熱硬化性樹脂は、直径が1mm以下の粒状とされている。
また、樹脂シート42は極めて高い圧力にて常温で加圧成形されるので、充填率(樹脂シート42の全体に対して樹脂粉等の構成要素が占める体積割合)は99%程度であり、後に説明するタブレットよりも高い。従って、樹脂シート42に含まれる空気は極めて少量であるので、この半導体ウェハ20の下面を被覆する封止樹脂にボイドが発生することが抑止される。
図3(B)を参照して、樹脂シート42の厚みT2は、製造される回路装置10に於いて半導体素子12の下面を被覆する封止樹脂の厚み(図1(B)に示したT1)よりも厚く形成されている。具体的には、図1(B)に示した封止樹脂の厚みT1が0.1mm以上0.3mm以下の場合は、樹脂シート42の厚さT2は0.5mm以上0.6mm以下に設定される。一方、上記したように、キャビティ36の内部に於ける半導体ウェハ20の位置は、金型により狭持されることで固定される。従って、金型30の形状は、半導体ウェハ20の下面と下金型34の内壁上面との距離が、T1(図1(B)参照)と成るように設定されている。このことから、下金型34に樹脂シート42と半導体ウェハ20とを重畳して載置して、金型30により半導体ウェハ20を狭持すると、上金型32が上方から下方に押し曲げる応力により半導体ウェハ20が弾性変形し、結果的に半導体ウェハ20の下面により樹脂シート42が下金型34に押しつけられて固定される。この図では、金型により狭持されることで、弾性変形した半導体ウェハ20の状態を、誇張して示している。
金型30は上記したように加熱されているので、時間の経過と共に樹脂シート42は溶融して軟化し、液状又は半固形状の樹脂シート42により半導体ウェハの下面は被覆される。
また、図3(C)を参照して、上記したように半導体ウェハ20は弾性変形した状態で金型に狭持されているので、樹脂シート42が軟化して支持力を失うと、半導体ウェハ20の形状が元に戻り下方に沈み込む。この様に、沈み込んだ半導体ウェハ20の下面を被覆する樹脂シート42の厚みT3は、例えば0.1mm以上0.3mm以下であり、図1(B)に示す封止樹脂の厚みT1と同等である。
また、樹脂シート42の平面的な大きさは、半導体素子部22(図2(A)参照)が構成された半導体ウェハ20を被覆する程度であり、半導体ウェハ20全体よりも小さく設定されている。従って、半導体素子部22が形成されない半導体ウェハ20の周辺端部の下面は、樹脂シート42により被覆されない。
ここで、本工程では、半導体ウェハ20の上面に形成された外部接続電極16の上端は上金型32の内壁に接触している。ここで、外部接続電極16の破損や変形を防止するために、上金型32の内部側壁を樹脂から成る保護シートにより被覆し、外部接続電極16の上端を保護シートに接触させても良い。
図4(A)を参照して、次に、キャビティ36に封止樹脂を注入する。具体的には、下金型34に設けたポッド40Aに、タブレット48を投入して加熱溶融した後に、プランジャー50にてタブレット48を加圧する。タブレット48は、上記した樹脂シート42と同様の組成であり、フィラー等の添加物が混入された粉状の熱硬化性樹脂を筒状に加圧成型したものである。上記したように、金型は170℃程度以上に加熱されているので、ポッド40Aにタブレット48を投入すると、タブレット48は徐々に溶融する。溶融して液状または半固形状の状態となった封止樹脂は、ランナー38を流通してゲート44を通過した後に、キャビティ36に供給される。この樹脂の供給に伴い、キャビティ36の内部の空気は、エアベント46を経由して外部に放出される。以下の説明では、ゲート44から供給される封止樹脂を第1封止樹脂14Aと称し、溶融した樹脂シート42から成る封止樹脂を第2封止樹脂14Bと称する。
図4(B)を参照して、注入された液状の第1封止樹脂14Aは、キャビティ36に充填される。具体的には、注入された第1封止樹脂14Aにより、半導体ウェハ20の上面および外部接続電極16の側面が被覆される。ここで、金型の温度は、第1封止樹脂14Aが加熱硬化する温度よりも高温となっているので、キャビティ36に充填された第1封止樹脂14Aおよび第2封止樹脂14Bは、時間の経過と共に重合して硬化する。
金型にて加熱することにより、第1封止樹脂14Aおよび第2封止樹脂14Bの両方が十分に重合して加熱硬化したら、上金型32と下金型34とを離間させ、両樹脂により被覆された半導体ウェハ20を取り出す。本工程では、金型30を使用して第2封止樹脂14Bが形成されるので、半導体ウェハ20の下面を、所定の厚みで精度良く平坦に樹脂封止することができる。
更にここで、本工程では、外部接続電極16の上端部も含めて半導体ウェハ20の上面が被覆されるように第1封止樹脂14Aを形成し、封止の工程が終了した後に、第1封止樹脂14Aを上面から研削加工することにより外部接続電極16を第1封止樹脂14Aから外部に露出させても良い。
図5を参照して、次に、上記工程により封止樹脂により被覆された半導体ウェハ20をダイシングすることにより、個別の回路装置として分離する。ここでは、半導体素子部22どうしの間にて、一点鎖線により規定された箇所で、半導体ウェハ20、第1封止樹脂14Aおよび第2封止樹脂14Bをダイシングにより切断している。更にここで、半導体素子部22同士の間に対応する領域の、半導体ウェハ20の上面および下面に溝を形成しても良い。この様にすることで、本工程のダイシングが容易になる利点がある。
本工程では、半導体ウェハ20の両主面が、第1封止樹脂14Aおよび第2封止樹脂14Bにより被覆されているので、ダイシングの際のチッピングが抑制される効果がある。
以上の工程により、図1に示す構成の回路装置10が製造される。
本発明の回路装置の製造方法により製造される回路装置を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)および(C)は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、(A)および(B)は断面図である。 本発明の回路装置の製造方法を示す断面図である。 従来の回路装置を示す断面図である。
符号の説明
10 回路装置
12 半導体素子
14A 第1封止樹脂
14B 第2封止樹脂
16 外部接続電極
18 パッド
20 半導体ウェハ
22 半導体素子部
24 ダイシングライン
26 絶縁膜
30 金型
32 上金型
34 下金型
36 キャビティ
38 ランナー
40A ポッド
42 樹脂シート
44 ゲート
46 エアベント
48 タブレット
50 プランジャー

Claims (5)

  1. 拡散工程により複数の半導体素子部が形成されると共に、一主面に各前記半導体素子部と接続された外部接続電極が形成された半導体ウェハを用意する工程と、
    前記半導体ウェハの前記一主面および他主面を樹脂により封止する工程と、
    前記半導体ウェハを前記半導体素子部毎に分割する工程と、を備え、
    前記封止する工程では、熱硬化性樹脂を含む樹脂シートを溶融させて前記半導体ウェハの前記他主面を被覆することを特徴とする回路装置の製造方法。
  2. 前記封止する工程ではモールド金型が使用され、
    前記樹脂シートは、前記半導体ウェハの他主面と前記モールド金型の内壁との間に配置されて溶融され、
    前記半導体ウェハの前記一主面は、前記モールド金型のキャビティに注入される樹脂により被覆されることを特徴とする請求項1記載の回路装置の製造方法。
  3. 前記樹脂シートは、加熱硬化する前の粉体の前記熱硬化性樹脂を加圧して成形されることを特徴とする請求項2記載の回路装置の製造方法。
  4. 前記モールド金型の前記キャビティに注入される樹脂と、前記樹脂シートとは組成が同じであることを特徴とする請求項3記載の回路装置の製造方法。
  5. 外部接続電極が形成された第1主面と第2主面とを備えた半導体素子と、
    前記半導体素子の前記第1主面および前記外部接続電極の側面を被覆する第1封止樹脂と、
    前記半導体素子の前記第2主面を被覆する第2封止樹脂と、を備え、
    前記第2封止樹脂は、熱硬化性樹脂を含む樹脂シートを溶融させて形成されることを特徴とする回路装置。
JP2008250910A 2008-09-11 2008-09-29 回路装置およびその製造方法 Pending JP2010086991A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008250910A JP2010086991A (ja) 2008-09-29 2008-09-29 回路装置およびその製造方法
US12/557,882 US8084301B2 (en) 2008-09-11 2009-09-11 Resin sheet, circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250910A JP2010086991A (ja) 2008-09-29 2008-09-29 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010086991A true JP2010086991A (ja) 2010-04-15

Family

ID=42250708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250910A Pending JP2010086991A (ja) 2008-09-11 2008-09-29 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010086991A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102216A (ja) * 1991-10-09 1993-04-23 Hitachi Ltd 半導体装置
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102216A (ja) * 1991-10-09 1993-04-23 Hitachi Ltd 半導体装置
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR102068224B1 (ko) 패키지들 내의 상이한 두께들을 갖는 열적 인터페이스 재료
US7671453B2 (en) Semiconductor device and method for producing the same
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
US9349663B2 (en) Package-on-package structure having polymer-based material for warpage control
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US20090115038A1 (en) Semiconductor Packages and Methods of Fabricating the Same
KR101236141B1 (ko) 회로 장치의 제조 방법
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
JP2010109246A (ja) 半導体装置および半導体装置の製造方法
US9142523B2 (en) Semiconductor device and manufacturing method thereof
JP5542318B2 (ja) 樹脂シートおよびそれを用いた回路装置の製造方法
JP5308108B2 (ja) 回路装置の製造方法
JP2010050323A (ja) 電子装置およびその製造方法
JP3784597B2 (ja) 封止樹脂及び樹脂封止型半導体装置
JP2001203297A (ja) 半導体装置の製造方法
JP2010086996A (ja) 回路装置の製造方法
JP2003197680A (ja) 半導体装置の製造方法
JP5308107B2 (ja) 回路装置の製造方法
JP2008283138A (ja) 半導体装置及びその製造方法
JP2010086991A (ja) 回路装置およびその製造方法
JP5607447B2 (ja) 回路装置
JP3023303B2 (ja) 半導体装置の成形方法
JP2004055609A (ja) 樹脂封止方法
JP2011114134A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205