JP2001203297A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001203297A
JP2001203297A JP2000010676A JP2000010676A JP2001203297A JP 2001203297 A JP2001203297 A JP 2001203297A JP 2000010676 A JP2000010676 A JP 2000010676A JP 2000010676 A JP2000010676 A JP 2000010676A JP 2001203297 A JP2001203297 A JP 2001203297A
Authority
JP
Japan
Prior art keywords
sealing material
semiconductor device
temperature
wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000010676A
Other languages
English (en)
Other versions
JP3485513B2 (ja
Inventor
Yasuo Tanaka
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000010676A priority Critical patent/JP3485513B2/ja
Priority to US09/660,484 priority patent/US6933179B1/en
Publication of JP2001203297A publication Critical patent/JP2001203297A/ja
Application granted granted Critical
Publication of JP3485513B2 publication Critical patent/JP3485513B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ウェーハの口径が大きくなっても製造コスト
が低く、かつ、性能及び信頼性が保持される。 【解決手段】 ウェーハプロセスが完了し、複数の電極
パッドにそれぞれ接続された複数のバンプ34が形成され
た主表面を持つウェーハ35に、樹脂封止型パッケージを
行って半導体装置40を製造するに当たり、ウェーハ上に
熱硬化性樹脂を含むシート封止材36を、ウェーハの主表
面を被覆するように、設置して加熱する工程と、シート
封止材が硬化した後に、シート封止材を研磨することに
よりバンプの頂上部を露出させる工程と、バンプに導電
性を有する外部端子38を接続させて形成する工程と、外
部端子形成が終了したウェーハを切断してチップに個片
化させる工程とを含む。この加熱は、シート封止材が硬
化する温度で行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、主に半導体装置
の樹脂封止型パッケージ工程についての製造方法、特に
ウェーハ・レベルのチップサイズパッケージ技術に関す
る。
【０００２】
【従来の技術】近年、ウェーハ・レベルCSP(チップサイ
ズパッケージ:chip size package)技術が開発され、完
全に分離することが当たり前だったウェーハ・プロセス
（前工程）とパッケージ・プロセス（後工程）とが一体
化することになり、LSI産業全体の枠組みががらりと変
わることになる。
【０００３】ウェーハ・レベルCSPについては、日経マ
イクロデバイス1998年4月号p164〜167、日経マイクロデ
バイス1998年8月号p44〜59に開示されている。この技術
について図８を参照して説明する。図８は、ウェーハ・
レベルCSPによる半導体装置の製造工程を示す断面図で
ある。
【０００４】まず、ウェーハ・プロセスが終了したウェ
ーハに、電極パッドを再配置しバンプを形成する。封止
金型（以下、金型と称する。）は、上型56と下型58に分
かれ、下型58はさらに内部金型60と外部金型62とからな
る。これらの金型を175℃に加熱する。上型56には離型
フィルム64を吸着させる。下型58の内部金型60上に電極
パッドを再配置したバンプ付ウェーハ66を載せ、その上
に封止樹脂68を載せる（図８(A)）。
【０００５】封止金型の熱と圧力で封止樹脂68を溶融
し、電極パッドを再配置したバンプ付ウェーハ66全面に
広げ、金型内で保持させて封止樹脂68を硬化させる（図
８(B)）。その後、金型から電極パッドを再配置したバ
ンプ付ウェーハ66を取り外す（図８(C)）。こうして離
型フィルム64と一体になった電極パッドを再配置したバ
ンプ付ウェーハ66ができる。離型フィルム64を電極パッ
ドを再配置したバンプ付ウェーハ66から引き剥がすとバ
ンプ頂上部70が露出する（図８(D)）。その後、バンプ
頂上部70に外部端子72を形成し（図８(E)）、個片化し
て半導体装置74が完成する（図８(F)）。
【０００６】この方法を用いることにより、パッケージ
・プロセスでウェーハを一括して樹脂封止した後、チッ
プのサイズに切り出すことが可能になり、従って、チッ
プと全く同じ寸法までパッケージを小型化できる。ま
た、微細化技術の進歩によりチップ面積が縮小すると、
ウェーハ１枚当たりからのチップ取得数が増えるため、
パッケージ１個当たりのコストが低減するという効果も
ある。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たウェーハ・レベルCSPでは、以下に述べるような問題
点を有していた。
【０００８】すなわち、高価な金型を用いている（問題
点１）ため、ウェーハの口径が大きくなると、高価な金
型を改めて作製する必要があった。また、ウェーハの口
径が大きくなると、ウェーハの端まで樹脂が行き渡るよ
うに樹脂を高流動性に改良する（高流動性にすることに
より、その他の物性が悪化する可能性がある）必要があ
った（問題点２）り、さらに、バンプの位置によりバン
プ頂上部に樹脂残りが出る（問題点３）こともあった。
また、高価で環境負荷の大きい離型フィルムを使用しな
ければならなかった（問題点４）。さらに、圧縮成形を
行っている（問題点５）ので、樹脂厚のばらつきが出や
すく封止樹脂の厳密な重量管理が必要となると共に、成
形中にバンプがダメージを受けることがあった。
【０００９】この発明は上述の問題点に対して鑑みなさ
れたものであり、従って、この発明の目的は、以上の問
題点を解決し、ウェーハの口径が大きくなっても製造コ
ストが低くでき、かつ、性能及び信頼性は保持できる半
導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】上述した目的の達成を図
るため、この発明の半導体装置の製造方法によれば、複
数の電極パッドにそれぞれ接続された複数のバンプが形
成された主表面を持つウェーハに、樹脂封止型パッケー
ジを行って半導体装置を製造するに当たり、以下に述べ
る工程を含んでいる。 (a)前記ウェーハ上に熱硬化性樹脂を含むシート封止材
を、前記主表面を被覆するように、設置する工程。 (b)前記シート封止材を、加熱装置を用いて加熱硬化さ
せて、封止樹脂層を形成する工程。
【００１１】ここで、主表面を被覆するように設置する
とは、バンプが形成された主表面を完全に（ほぼ完全で
ある場合も含む）覆うように設置することを意味する。
【００１２】このような構成にすることにより、高価な
金型及び離型フィルムを使用しないので、装置構成のコ
ストが低減でき、問題点１及び４を解決できる。従っ
て、ウェーハの口径が大きくなっても、装置構成として
はシート封止材の面積を大きくするだけでよいので、装
置の変更コストは発生しない。従来は、封止樹脂のウェ
ーハの主表面に対する面積が小さかったので、ウェーハ
の口径が大きくなると高流動性が要求され、その度に樹
脂の組成を変更する必要があったが、この発明では主表
面を覆うシート封止材を用いているので、高流動性は要
求されず、従って、シート封止材の組成を変更する必要
がない。さらに高流動性が要求されないために、流動性
の低下の原因となるフィラーの構成割合の上限値に制限
がなく、従って、シート封止材設計の自由度が高くな
る。すなわち、問題点２を解決できる。このとき、フィ
ラーには封止樹脂の応力を低減させる働きがあるので、
フィラーの構成割合を高くして、封止樹脂の応力を低減
させることができる。
【００１３】なお、ここでいう加熱硬化には、例えば低
温状態に保存してあったシート封止材を室温に戻したと
きに、温度変化により硬化反応が起こるといった自然加
熱による硬化をも含む。また、加熱装置としては、太陽
光等も含む。
【００１４】また、この発明の実施に当たり、好ましく
は、前記封止樹脂層を形成する工程後に、該封止樹脂層
を研磨することにより、前記バンプの頂上部を露出させ
る工程を含んでいると良い。
【００１５】このバンプの頂上部を露出させる工程は、
バンプ付ウェーハに対する負荷が小さく、確実にバンプ
の頂上部を露出させることができる。従って、従来技術
のようにバンプ頂上部に樹脂残りが出ることがなく、問
題点３が解決できる。また、シート封止材の設計によっ
ては、形成された封止樹脂層を、バンプと同じ高さ、又
はバンプより低い高さにすることができる可能性があ
る。このとき、さらにバンプの頂上部に樹脂残りが出な
い構造であれば、このバンプの頂上部を露出させる工程
は必要ない。この場合、封止樹脂層に対しバンプが突出
しているときには、例えば後述の外部端子形成工程にお
いて、突出しているバンプ部分を包み込むように外部端
子を形成すればよい。
【００１６】また、この発明の実施に当たり、好ましく
は、前記バンプに導電性を有する外部端子を接続させて
形成する工程と、該外部端子形成が終了した前記ウェー
ハを切断してチップに個片化させる工程とを含んでいる
と良い。
【００１７】ここで個片化とは、一枚のウェーハを個々
のチップに分割することを意味する。
【００１８】また、この発明の実施に当たり、前記加熱
硬化は、前記シート封止材に対して、従来の圧縮成形を
用いずに行うことができる。
【００１９】従来の圧縮成形で行われないため、樹脂厚
のばらつきが出ないと共に、バンプがダメージを受ける
ことはない。従って、問題点５を解決できる。
【００２０】また、この発明の実施に当たり、前記加熱
硬化は、前記シート封止材を設置した後に、前記ウェー
ハを前記加熱装置により加熱させて行っても良い。
【００２１】また、この発明の実施に当たり、前記加熱
硬化は、前記シート封止材を設置する前に、前記ウェー
ハを前記加熱装置により加熱させて行っても良い。
【００２２】また、この発明の実施に当たり、好ましく
は、前記加熱硬化は、前記シート封止材が硬化する硬化
温度以上で行うと良い。
【００２３】シート封止材には熱硬化性樹脂が含まれて
いるので、常温では粘度の高い固形を保っているが、加
熱するに従って粘度が低くなり、さらに加熱すると熱硬
化性樹脂の粘度が高くなり硬化する。硬化温度とは、こ
の熱硬化性樹脂が硬化する温度のことを意味する。従っ
て、加熱硬化を硬化温度以上で行うと、シート封止材が
確実に硬化する。このとき、ウェーハの主表面及びバン
プを覆い隠し、かつ、ウェーハの主表面及びバンプに密
着した状態で封止樹脂層が形成される。
【００２４】また、この発明の実施に当たり、好ましく
は、前記加熱硬化は、前記シート封止材の温度を、該シ
ート封止材が硬化する硬化温度より低い温度であって、
該シート封止材の粘度が低く保たれ、かつ該シート封止
材中に含まれるボイドが除かれやすい温度に一定時間保
持し、その後該シート封止材の温度を、前記硬化温度以
上に上昇させて行うと良い。
【００２５】ここでボイドとは、空気の泡のことであ
る。シート封止材中にボイドが含まれていると、温度昇
降を繰り返すことによりパッケージ割れが生じたり、ま
た、水の侵入や結露が容易になるため、耐湿性が悪くな
ることがある。そこで、ボイドを取り除くためには、加
熱してシート封止材の粘度を小さくした状態で一定時間
保持すると良い。つまりボイドが除かれやすい温度と
は、シート封止材の粘度が、温度変化に対して粘度がも
っとも小さいかそれに近い状態になる温度のことを意味
する。なお、当然のことながら、ボイドが除かれやすい
温度は硬化温度より低い。また、シート封止材の粘度が
同じであれば、温度が高い方がボイド中の空気の熱膨張
率が大きくなるので、ボイドが抜けやすく、より好まし
い。ボイドを取り除いた後にさらに温度を上昇させて硬
化温度以上にすると、シート封止材の粘度が高くなり硬
化する。なお、ボイドが除かれやすい温度は、樹脂の組
成により変化し、自由に設計することができる。
【００２６】また、この発明の実施に当たり、好ましく
は、前記加熱硬化は、前記シート封止材の温度を、該シ
ート封止材が硬化する硬化温度より低い温度であって、
該シート封止材の粘度が低く保たれ、かつ該シート封止
材中に含まれるボイドが除かれやすい温度に減圧下で一
定時間保持し、その後該シート封止材の温度を、前記硬
化温度以上に上昇させて行うと良い。
【００２７】シート封止材を、ボイドが除かれやすい温
度に保つだけでなく、減圧下で一定時間保持することに
より、ボイド内の圧力と外圧の圧力差が大きくなるた
め、ボイドがさらに抜けやすくなる。ここで、外圧とは
シート封止材がさらされている大気の圧力、つまりここ
でいう減圧のことである。従って減圧とは、ボイドが取
り除かれるための圧力差が得られるような任意好適な外
圧のことを意味する。
【００２８】また、この発明の実施に当たり、好ましく
は、前記加熱硬化は、前記シート封止材の温度を、該シ
ート封止材が硬化する硬化温度より低い温度であって、
該シート封止材の粘度が低く保たれ、かつ該シート封止
材中に含まれるボイドが除かれやすいボイド除去温度に
減圧下で一定時間保持した後に、前記減圧下の圧力値と
大気圧の圧力値との間の圧力下で前記ボイド除去温度に
保ったまま一定時間保持することを複数回繰り返し、そ
の後前記硬化温度以上に上昇させて行うと良い。
【００２９】上述の減圧下で一定時間保持すると、ボイ
ドの大きさが大きくなると共にボイド内の圧力が低下し
て外圧との圧力差が小さくなるために、ボイドがシート
封止材の表面付近で静止し抜けきらないことがある。こ
のとき、ボイド除去温度に保ったままで外圧を上昇させ
ることにより、抜けきらなかったボイド内の圧力と外圧
の差がある程度大きくなると、このボイドが抜ける（圧
力差によりボイドが割れて無くなる。）。従って、減圧
下の圧力値と大気圧の圧力値との間の圧力とは、減圧下
で抜けきらなかったボイドが抜ける程度の範囲の任意の
圧力のことを意味する。
【００３０】また、この発明の実施に当たり、好ましく
は、前記シート封止材の被覆は、空気を押し出すよう
に、該シート封止材の端から順次前記ウェーハ上に当該
シート封止材を設置して行うと良い。
【００３１】シート封止材を、ウェーハを被覆するよう
に設置するとき、シート封止材とウェーハとの間に空気
が入り込むと、その後加熱して硬化したときにボイドと
してシート封止材中に取り込まれてしまう。従って、空
気を押し出すように、シート封止材の端から順次設置す
ることにより、ボイドを取り込むのをある程度防ぐこと
ができる。
【００３２】また、この発明の実施に当たり、好ましく
は、前記バンプを、当該バンプの前記ウェーハの主表面
側からみた位置と、前記電極パッドの位置とを、平面的
に異ならせて形成すると良い。
【００３３】このように、ウェーハ上の電極パッドの位
置から変化させた位置に、プリント基板等と電気的接続
を得るための電極相当物（バンプや半田外部端子等）を
形成することを、電極パッドを再配置するという。この
ような構成にして、封止樹脂を形成する前のウェーハ
を、電極パッドを再配置したバンプ付ウェーハとするこ
とにより、バンプ間の距離を任意に変更することがで
き、後に外部端子とプリント基板とを電気的に接続させ
るときに、容易に行うことができる。ここで、半導体装
置に応力がかかるが、バンプをある程度高く形成するこ
とにより、この応力を緩和することができる。
【００３４】また、この発明の実施に当たり、好ましく
は、前記外部端子を、前記シート封止材上に配線金属を
形成した後に、前記バンプの前記ウェーハの主表面側か
らみた位置と、該外部端子の位置とを、平面的に異なら
せて形成すると良い。
【００３５】このような構成にして、封止樹脂を形成し
た後のウェーハを、電極パッドを再配置したバンプ付ウ
ェーハとすることにより、外部端子間の距離を任意に変
更することができ、後に外部端子とプリント基板とを電
気的に接続させるときに、容易に行うことができる。
【００３６】また、この発明の実施に当たり、前記バン
プの代わりに、外部端子を形成しても良い。
【００３７】また、この発明の実施に当たり、好ましく
は、前記シート封止材に、前記熱硬化性樹脂を硬化させ
る硬化剤を、前記硬化温度で破れるカプセルに包んだ状
態で含ませると良い。
【００３８】このような構成であると、カプセルが破れ
る温度、つまり硬化温度に達するまでは樹脂と硬化剤が
反応しないため、粘度が低い状態を保つことができる。
また、硬化温度に達すると、カプセルが破れ樹脂と硬化
剤が混ざるので、硬化反応が開始する。ここで、カプセ
ルが破れる温度、すなわち硬化温度は、カプセルの材料
を選択することにより設計することができ、また、ボイ
ドが除かれやすい温度は、上述のように、樹脂の組成に
より設計できる。従って、ボイドを除く工程と硬化反応
を起こさせる工程とを製造時のばらつきを考慮して設計
できるので、安定して処理を行うことができる。
【００３９】また、この発明の実施に当たり、好ましく
は、前記シート封止材に、当該シート封止材中に含まれ
るボイドを除くための消泡剤を含ませると良い。
【００４０】ボイドがシート封止材表面まで抜けてきた
とき、シート封止材に消泡剤が含まれていると、ボイド
がはじけて外部に出やすくなるという効果がある。
【００４１】また、この発明の実施に当たり、好ましく
は、前記シート封止材の研磨は、平面研削盤により行う
と良い。
【００４２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎない。
【００４３】「第１の実施の形態」まず、この発明の第
１の実施の形態について図１及び図２を参照して説明す
る。図１は、再配置してバンプを形成する工程を示す断
面図であり、図２は、半導体装置の製造工程を示す断面
図である。
【００４４】半導体装置の製造工程には大きく分けて２
つの工程からなる。すなわち、ウェーハ上にLSI等の集
積回路を形成する工程（ウェーハプロセス）と、集積回
路が形成されたウェーハにパッケージを行う工程（パッ
ケージプロセス）である。従来のパッケージプロセス
は、ウェーハからチップを裁断した後、各々のチップに
対しパッケージングを行っていたが、ウェーハ・レベル
CSPによれば、ウェーハに対しパッケージングを行った
後に、チップに裁断する。またウェーハ・レベルCSPに
おいては、ウェーハプロセスが終了した後、電極パッド
にバンプを形成したり、電極パッドを再配置する工程
（以後、再配置工程という）が設けられている。従って
ウェーハ・レベルCSPにおいては、ウェーハプロセスと
パッケージプロセスとを厳密に分離することはできない
が、ウェーハ上にLSI等の集積回路を形成する工程が終
了するまでをウェーハ・プロセスとし、再配置工程と、
その後のパッケージプロセス（チップの裁断も含む）
を、広い意味でのパッケージプロセスと考える。この実
施の形態においては、広い意味でのパッケージプロセス
を対象とし、再配置工程とパッケージプロセス（チップ
の裁断も含む）とを分離して説明する。
【００４５】（１）再配置工程では、ウェーハプロセス
が完了したウェーハに対し、複数の電極パッドをそれぞ
れ接続された状態で複数のバンプを形成する。
【００４６】図１を参照して再配置してバンプを形成す
る工程の一例を説明する。
【００４７】ウェーハ10上に絶縁膜、例えばSiN層14と
ポリイミド層16とを形成する。このとき、例えばAlで形
成した電極パッド12上には、エッチング等を行ってSiN
層14及びポリイミド層16を形成しないようにする（図１
(A)）。このSiN層14は表面保護膜として設け、また、ポ
リイミド層16は主にチップ使用時に発生する熱による応
力を緩和するために設ける。次に、ウェーハ表面にスパ
ッタ法で金属薄膜を堆積させる（図１(B)）。この膜は
密着金属層18とCu層20の2層構造である。これらの金属
薄膜18及び20はこの後の配線形成工程及びバンプ形成工
程で必要な電解メッキ処理のための給電層として使われ
る。次に、Cu層20表面にレジスト22でパターンを加工し
た後、電解メッキでCuの再配線パターン24を形成する
（図１(C)）。次に、レジスト26でパターン加工後、バ
ンプ28とバリヤー・メタル層30をCuの電解メッキで形成
する（図１(D)）。ここでは、バンプ28の高さを約100μ
mになるように設定している。この実施の形態では、Cu
層20、再配線パターン24、バンプ28及びバリヤー・メタ
ル層30にCuを使用したが、これにとらわれず例えばAuで
もかまわない。ただし、これらの層には同じ金属を用い
るのが好ましい。また、この後に、図示しなくともレジ
スト26を取り除いている。
【００４８】このような再配置を行うことにより、電極
パッド12と電気的に接続されているバンプ28が電極とし
て機能する。従って、この再配置により、一般的にウェ
ーハ10の周辺部にあった電極パッド12の位置が整理さ
れ、バンプ28間の距離が広がり外部配線と接続するとき
に、接続しやすくなる。
【００４９】また、バンプ28の高さを高くするほど、プ
リント基板と電極パッドを再配置したバンプ付ウェーハ
との接合界面間での熱膨張差に起因する応力を、バンプ
28が吸収する。
【００５０】（２）パッケージプロセスでは、再配置工
程が終了し複数の電極パッド12にそれぞれ接続された複
数のバンプ28が形成された主表面を持つウェーハ10に、
樹脂封止型パッケージを行って半導体装置を製造する。
【００５１】図２を参照してこの発明の半導体装置を製
造する工程を説明する。図２においては、図１における
再配置してバンプ28を形成したウェーハ（図１(D)から
レジスト26を取り除いたもの）を簡略化して示すと共
に、ウェーハに複数のバンプ28を設けた状態を示してい
る。図２における電極パッドを再配置してバンプを形成
したウェーハを以下、バンプ付ウェーハと称する。この
バンプ付ウェーハ35は、図１(D)からレジスト26を取り
除いたものに当たる。従って、電極パッドを再配置した
ウェーハ（以下、ウェーハと称する。）32は、図１(D)
におけるウェーハ10、SiN層14、ポリイミド層16、密着
金属層18、Cu層20及び再配線パターン24を含めたものに
当たり、図２におけるバンプ34は図１におけるバンプ28
及びバリヤー・メタル層30を含めたものに当たる。
【００５２】このパッケージプロセスは、バンプ付ウェ
ーハ35上に熱硬化性樹脂を含むシート封止材36を、バン
プ付ウェーハ35の主表面を被覆するように、設置する第
１工程と、シート封止材36を加熱装置を用いて加熱硬化
させて、封止樹脂層37を形成する第２工程と、封止樹脂
層37を研磨することにより、バンプ34の頂上部を露出さ
せる第３工程と、バンプ34に導電性を有する外部端子38
を接続させて形成する第４工程と、外部端子38の形成が
終了したウェーハを切断してチップに個片化、すなわち
個々の半導体装置40に分割させる第５工程とを含む。
【００５３】ここで、加熱硬化は、シート封止材36を設
置した後に、バンプ付ウェーハ35を加熱装置により加熱
させて行う方法と、シート封止材36を設置する前に、バ
ンプ付ウェーハ35を加熱装置により加熱させて行う方法
との二種類がある。従って、前者の方法では、上述の第
１工程時にはバンプ付ウェーハ35の加熱は行われておら
ず、第２工程においてはバンプ付ウェーハ35とシート封
止材36を同時に加熱する。また、後者の方法では、上述
の第１工程時にはバンプ付ウェーハ35の加熱はすでに行
われており、第２工程においてはシート封止材36のみを
加熱している。この実施の形態では、後者の方法で行っ
ているが、これに限定されず、どちらの方法で行っても
良い。
【００５４】次に各工程について図を参照して詳しく説
明する。
【００５５】第１工程においては、まずバンプ付ウェー
ハ35を硬化温度以上に加熱する（図２(A)）。加熱装置3
3は、電極パッドを再配置したバンプ付ウェーハ35の主
表面より面積が大きく、かつ電極パッドを再配置したバ
ンプ付ウェーハ35をむらなく目的温度に加熱できるもの
であればよい。また加熱装置33は、バンプ付ウェーハ35
及びシート封止材36に対して非圧縮状態で加熱する構造
になっている。この実施の形態においては、バンプ付ウ
ェーハ35の大きさを直径150mmの略円状、バンプ34の高
さを上述したように約100μmとしている。
【００５６】次に、バンプ付ウェーハ35が一定温度、つ
まり硬化温度以上になったら、シート封止材36をバンプ
付ウェーハ35上に、バンプ付ウェーハ35の主表面を被覆
するように設置する。
【００５７】第２工程では、設置したシート封止材36が
加熱装置33により加熱されることにより、軟化状態を経
て、その後硬化温度に達すると硬化反応が起こり、加熱
硬化されて、その結果封止樹脂層37が形成される（図２
(B)）。
【００５８】この実施の形態では、このシート封止材36
には、熱硬化性樹脂、硬化剤、フィラー、消泡剤等が含
まれており、熱硬化性樹脂としてエポキシ樹脂が用いら
れている。また、硬化剤が薄膜状のカプセルに包まれて
シート封止材36中に含まれており、このカプセルは所定
の温度で破れるようになっているため、この所定温度に
加熱されると熱硬化性樹脂と硬化剤とが反応し、熱硬化
性樹脂が硬化し始める（以後、この所定温度のことを硬
化温度と呼ぶ。）。従って、このカプセルを構成する薄
膜を任意に選択することで、硬化温度の設定を変化させ
ることができる。この実施の形態においては、硬化温度
を120℃にした。なお、従来の封止樹脂は、低温であっ
ても硬化反応が少しずつ起こるので、例えば5℃以下の
保存が必要であったが、このシート封止材36では硬化温
度以下では硬化反応が起こらないため、低温保存する必
要がない。
【００５９】また、シート封止材36はウェーハ32の主表
面を被覆するように設置するために、ウェーハ32の形状
に合わせて直径146mmの略円状になるように切断した。
ここで、シート封止材36を被覆したときにウェーハ32か
らはみ出してしまうと、加熱した際にウェーハ32の側面
に熱硬化性樹脂が流れてしまう。また、ウェーハ32の大
きさに比べてシート封止材36の大きさが小さすぎると、
完全に樹脂封止が行えない。従って、シート封止材36は
ウェーハ32の側面に樹脂が流れなく、しかも樹脂封止層
37が形成されたときに十分機能を果たす大きさ、つま
り、ウェーハ32の大きさより若干小さいことが好まし
い。また、シート封止材36の厚さは、後述するボイドの
抜け易さを考慮して、あまり厚くしない方が好ましく、
従ってこの実施の形態では150μmとした。上述の第２工
程におけるシート封止材36を加熱する温度を、例えば、
硬化温度である120℃以上の150℃にすると、シート封止
材36がまず軟化してウェーハ32とバンプ34の形状に沿っ
て密着し、その後硬化反応により熱硬化樹脂が硬化す
る。このとき、シート封止材36は図２(B)に示すよう
に、バンプ34を覆い隠した状態で硬化している。
【００６０】その後、第３工程として、封止樹脂層37が
形成されたバンプ付ウェーハ35を加熱装置33からはず
し、封止樹脂層37を研磨することによりバンプ34の頂上
部を露出させる（図２(C)）。このとき、研磨は封止樹
脂層37の厚さが、ウェーハ32の主表面からの距離が一定
になるように均一に行うのが良い。
【００６１】次に、第４工程として、頂上部が露出した
バンプ34の頂上部に導電性を有する外部端子38を、例え
ば半田により形成する（図２(D)）。この外部端子38
は、別工程で外部端子38を作製してバンプ34の頂上部に
載せて形成しても良いし、レジスト膜形成後バンプ34の
頂上部のみに穴をあけてマスクを形成した後、外部端子
38の材料を流し込み固化させて形成しても良い。
【００６２】次に、第５工程として、外部端子38の形成
が終了したバンプ付ウェーハ35を切断してチップに個片
化させる（図２(E)）。この切断には、例えば通常のダ
イシングを行えばよい。この工程により、半導体装置40
が完成する。
【００６３】この実施の形態の工程によれば、金型及び
離型フィルムを用いないので、従来のウェーハ・レベル
CSPと比較して、低コストで半導体装置を作製すること
ができる。
【００６４】また、ウェーハ32の口径が大きくなって
も、装置の変更コストが軽微で、シート封止材36の設計
を大幅に変更する必要がなく、面積を大きくするだけで
よい。従来は、封止樹脂のウェーハの主表面に対する面
積が小さかったので、ウェーハの口径が大きくなると高
流動性が要求されたが、この発明では主表面を覆うシー
ト封止材36なので、高流動性は要求されず、従って、シ
ート封止材36の物性を変化させる必要がないからであ
る。さらに高流動性が要求されないために、流動性の低
下の原因となるフィラーの構成割合の上限値に制限がな
く、従って、シート封止材36の設計の自由度が高くな
る。このとき、フィラーには封止樹脂の応力を低減させ
る働きがあるので、フィラーの構成割合を高くして、封
止樹脂の応力を低減させることができる。また、圧縮成
形しないので、従来のように樹脂厚のばらつきが出ない
と共に、バンプ34がダメージを受けることはない。さら
に、バンプ34の頂上部を露出させる工程は、バンプ付ウ
ェーハ35に対する負荷が小さい。
【００６５】次に、この実施の形態における変形例につ
いて、図３を参照して説明する。図３は、第１の実施の
形態の製造方法の変形例を示す断面図である。
【００６６】この変形例は、第２工程において、シート
封止材36をバンプ付ウェーハ35上に、バンプ付ウェーハ
35の主表面を被覆するように設置するが、このとき、図
３に示すようにシート封止材36を、空気を押し出すよう
に、シート封止材36の端から順次バンプ付ウェーハ35上
にシート封止材36が密着するように設置する。このシー
ト封止材36の設置方法以外は第１の実施の形態と全く同
じであるので、説明を省略する。
【００６７】ここで、シート封止材36中にボイドが形成
されるのは、シート封止材36中に元々含まれている空気
による場合と、シート封止材36をバンプ付ウェーハ35上
に設置する際にたまる空気による場合がある。従って、
この方法によれば、シート封止材36とバンプ付ウェーハ
35間にたまる空気の量が少なくなるので、第２工程にお
いて硬化したシート封止材36中にボイドができにくくな
る。
【００６８】また、この実施の形態における装置構成、
材料、数値などはこれに限定されず、他の好適なものに
置き換えても良い。
【００６９】例えば、シート封止材36は、熱硬化性樹脂
が含まれていれば、他の材料で構成されたものを用いて
も良い。
【００７０】「第２の実施の形態」次に、第２の実施の
形態について、図２を参照して説明する。
【００７１】この実施の形態は、第１の実施の形態と比
較して、パッケージプロセスの第１及び第２工程のシー
ト封止材36を加熱硬化させる方法が異なっており、シー
ト封止材36の温度を、シート封止材36が硬化する硬化温
度以下であって、シート封止材36の粘度が低く保たれ、
かつシート封止材36中に含まれるボイドが除かれやすい
温度に一定時間保持し、その後シート封止材36を、硬化
温度以上に上昇させる。
【００７２】その他の工程、すなわち再配置工程、及び
パッケージプロセスの第３、４及び５工程については第
１の実施の形態と全く同様であるので、説明を省略す
る。
【００７３】まず第１工程については、第１の実施の形
態においては、バンプ付ウェーハ35を硬化温度以上に加
熱した（図２(A)）が、この実施の形態では、シート封
止材36を、シート封止材36が硬化する硬化温度以下であ
って、シート封止材36の粘度が低く保たれ、かつシート
封止材36中に含まれるボイドが除かれやすい温度に加熱
する。具体的には、粘度がもっとも小さいかそれに近い
状態になる温度であって、空気の熱膨張率が大きい温度
を選択する。また、硬化剤と熱硬化性樹脂が反応してし
まう硬化温度に達すると粘度が上昇してしまうので、硬
化温度より低くなければならない。この実施の形態では
シート封止材36としてエポキシ樹脂を用いたので、約40
℃以上で軟化する。また、シート封止材36中の硬化剤の
カプセルは約120℃になると破れるように設計してあ
る。これらの条件と空気の熱膨張率は高温の方が大きい
ことを考え合わせると、ボイドが除かれやすい温度は12
0℃弱が望ましいと考えられ、例えば110〜115℃とすれ
ばよい。
【００７４】また第２工程については、バンプ付ウェー
ハ35が一定温度になったら、シート封止材36をバンプ付
ウェーハ35上に、ウェーハ32の主表面を被覆するように
設置した後に、第１工程のボイドが除かれやすい温度に
保ったまま一定時間保持し、その後硬化温度以上に上昇
させる。
【００７５】この実施の形態では、ボイドが除かれやす
い温度、すなわち110〜115℃で一定時間、約10分間保持
した。この結果、ボイドがシート封止材36表面に抜けて
きて、シート封止材36中に含まれる消泡剤によりボイド
がシート封止材36外にはじけて出て行く。従って、第１
の実施の形態以上にボイドがシート封止材36から抜けや
すくなる。ボイドが抜けた後に、硬化する温度、例えば
150℃に加熱することにより、シート封止材36が硬化し
て封止樹脂層37になる。
【００７６】なお、カプセルが破れる一定温度はカプセ
ルの材料を選択することにより設計することができ、ボ
イドが抜ける温度は樹脂の組成により設計できる。従っ
て、ボイドを抜く工程と硬化反応を起こさせる工程とを
製造時のばらつきを考慮して安定して処理することがで
きる。
【００７７】なお、この実施の形態において対象として
いるボイドは、主にシート封止材36中に元々含まれてい
た空気に起因するものであり、さらにシート封止材36と
ウェーハ間に混入する空気に起因するボイドを効率的に
除くには、第１の実施の形態の変形例で説明したシート
封止材36の設置方法をこの実施の形態と組み合わせれば
よい。
【００７８】また、加熱硬化は、前述したように、シー
ト封止材36を設置した後に、バンプ付ウェーハ35を加熱
装置により加熱させて行う方法と、シート封止材36を設
置する前に、バンプ付ウェーハ35を加熱装置により加熱
させて行う方法の二種類がある。この実施の形態では、
後者の方法で行っているが、これに限定されず、どちら
の方法で行っても良い。
【００７９】「第３の実施の形態」次に、第３の実施の
形態について図２及び図４を参照して説明する。
【００８０】図４は減圧の状態を示す図である。図４
(A)は、第３の実施の形態の減圧の状態を示す図であ
り、また図４(B)は、第３の実施の形態の減圧の状態を
示す図である。図４(A)及び図４(B)において、縦軸は圧
力P及び横軸は経過時間tをとって示してある。
【００８１】この実施の形態は、第１の実施の形態と比
較して、パッケージプロセスの第１工程及び第２工程の
前記シート封止材36を加熱する方法が異なっており、シ
ート封止材36の温度を、シート封止材36が硬化する硬化
温度より低い温度であって、シート封止材36の粘度が低
く保たれ、かつシート封止材36中に含まれるボイドが除
かれやすい温度に減圧P1下で一定時間T1の間保持し、そ
の後シート封止材36を硬化温度以上に上昇させる。
【００８２】その他の工程、すなわち再配置工程、及び
パッケージプロセスの第３〜５工程については第１の実
施の形態と全く同様であるので、説明を省略する。
【００８３】まず第１工程については、第１の実施の形
態においては、バンプ付ウェーハ35をシート封止材36の
硬化温度以上に加熱した（図２(A)）が、この実施の形
態では、シート封止材36をバンプ付ウェーハ35に設置し
た後に、第２工程として、粘度が低くシート封止材36中
に含まれるボイドが除かれやすい温度に減圧P1下で加熱
する。ボイドが除かれやすい温度としては、例えば110
〜115℃とすれば良い。減圧状態にするのは、ボイド内
の圧力とシート封止材36外の圧力差を形成してボイドを
抜くためである。従って、減圧P1は好適には真空に近い
状態が望ましいが、大気圧より低い任意好適な圧力であ
れば良く、例えば600〜1300Paとすればよい。
【００８４】次に、ボイドが除かれやすい温度に保った
まま減圧P1下で一定時間T1の間保持し、その後硬化温度
以上に上昇させる。ここで一定時間T1として例えば10分
間とすれば良い。
【００８５】また、第１工程及び第２工程において減圧
及び加熱を行うのは、例えば真空装置と加熱装置を組み
合わせた装置を用いれば良い。このような工程にするこ
とにより、第１及び第２の実施の形態と比較して、ボイ
ドが除かれやすくなる。
【００８６】その後、硬化温度以上に上昇させて封止樹
脂層37を形成するのは、３通りの方法が考えられる。一
つ目は、減圧した状態のまま硬化温度、例えば150℃ま
で昇温（ボイドが除かれやすい温度、例えば115℃から
昇温させる）させてシート封止材36を硬化させた後に大
気圧に戻す方法である。二つ目は、大気圧にした後に硬
化温度、例えば150℃まで昇温（ボイドが除かれやすい
温度、例えば115℃から昇温させる）させてシート封止
材36を硬化させる方法である。三つ目は、大気圧にした
後に真空装置兼加熱装置から搬出して（バンプ付ウェー
ハ35の自然放熱により温度が下がっても良い）から再び
加熱装置により硬化温度、例えば150℃まで昇温してシ
ート封止材36を硬化させる方法である。これらのうちど
の方法を用いても、好適にボイドが除かれた状態で封止
樹脂層37が形成される。
【００８７】次に、第３の実施の形態の変形例について
図４(B)を参照して説明する。第３の実施の形態におい
ては、ボイドが除かれやすい温度に減圧P1下で一定時間
保持し、その後シート封止材36を硬化温度以上に上昇さ
せたが、変形例においては、シート封止材36の温度を、
シート封止材36が硬化する硬化温度より低い温度であっ
て、シート封止材36の粘度が低く保たれ、かつシート封
止材36中に含まれるボイドが除かれやすいボイド除去温
度に減圧P1下で一定時間T1の間保持した後に、この減圧
下の圧力値P1と大気圧の圧力値P2との間の圧力P3下でボ
イド除去温度に保ったまま一定時間T2の間保持すること
を複数回繰り返し、その後硬化温度以上に上昇させる。
【００８８】第１工程については、第３の実施の形態と
全く同様である。
【００８９】第２工程では、ボイドが除かれやすい温
度、例えば110℃〜115℃に保ったまま減圧P1下で一定時
間T1、例えば10分間保持した後、第３の実施の形態のよ
うに硬化する温度、例えば150℃に上昇させずに、この
減圧下の圧力値P1、例えば600〜1300Paと大気圧の圧力
値P2との間の圧力P3、例えば2700Pa下でボイド除去温
度、例えば110℃〜115℃に保ったまま一定時間T2、例え
ば10分間保持する。減圧下の圧力値P1と大気圧の圧力値
P2との間の圧力P3にすることにより、減圧P1下状態でシ
ート封止材36表面に残ったボイドを完全にシート封止材
36の外に出してやることができる。また、圧力P3は、シ
ート封止材36表面に残ったボイド内の圧力と外圧に圧力
差を生み出すものであれば任意好適な圧力で良い。
【００９０】その後、上述した第１工程及び第２工程を
複数回繰り返した後に、硬化温度以上に上昇させる。こ
の硬化する温度に上昇させる方法としては、上述した３
つの方法がある。
【００９１】この変形例によれば、さらにボイドが除か
れやすくなる。
【００９２】また、この発明は実施の形態の構成に限ら
れず、例えば第１工程において減圧及び加熱を行った後
に、第２工程においてシート封止材36をバンプ付ウェー
ハ35上に設置しても良い。
【００９３】また、加熱硬化は、前述したように、シー
ト封止材36を設置した後に、バンプ付ウェーハ35を加熱
装置により加熱させて行う方法と、シート封止材36を設
置する前に、バンプ付ウェーハ35を加熱装置により加熱
させて行う方法の二種類がある。この実施の形態及び変
形例においては、減圧装置を用いる装置構成上の理由か
ら後者の方法で行っており、第１工程においてシート封
止材36をバンプ付ウェーハ35上に設置した後に減圧及び
加熱を行った。しかしながら、これに限定されず、どち
らの方法で行っても良い。
【００９４】「再配置工程の変形例」次に、第１の実施
の形態で説明した再配置工程の変形例について図５〜図
７を参照して説明する。
【００９５】まず、第１の実施の形態で説明した再配置
工程及びパッケージプロセスを行うと、図５に示すよう
な半導体装置が完成する。この半導体装置は、図１に示
した再配置工程において再配線パターン24を設けること
により、ウェーハ10の主表面側からみたバンプ28の位置
と電極パッド12の位置とを平面的に異ならせて形成し、
その後、図２に示すパッケージプロセスを経て完成させ
た。従って、図１(D)からレジスト26を除いたものと図
５は対応しており、図５の酸化防止膜15が図１のSiN層1
4及びポリイミド層16に、図５の密着金属層及び再配線
パターン19が図１の密着金属層18、Cu層20及び再配線パ
ターン24に、図５のバンプ29が図１のバンプ28及びバリ
ヤー・メタル層30にそれぞれ相当する。
【００９６】図６は変形例１の完成した半導体装置を示
す断面図である。この構成によれば、図５のバンプ29の
代わりに外部端子（バンプ）46を搭載している。この外
部端子（バンプ）46には、その上に設ける外部端子44が
半田であれば、半田で形成するのがよい。ウェーハ・レ
ベルCSPでは、プリント基板と半導体装置との界面間に
生ずる応力により、バンプ上の外部端子にクラックが入
ることがあるので、図５の構成においては、バンプ29の
高さを高くして応力の一部を吸収していた。従って、バ
ンプ29の代わりの外部端子（バンプ）46は、例えば約10
0μmといったある程度の高さが要求される。
【００９７】図７は変形例２の完成した半導体装置を示
す図である。この半導体装置においては、封止樹脂層42
を形成した後に再配線パターン50を形成することによ
り、ウェーハ10の主表面側からみたバンプ48の位置と電
極外部端子44の位置とを平面的に異ならせて形成した。
この構成によれば、電極パッド12上に再配線パターンを
設けず、直接バンプ48を形成している。バンプ48はくさ
び形のスタッドバンプになっているが、第１の実施の形
態と同様に電解メッキで形成しても良い。その後、上述
したパッケージプロセスにより封止樹脂層42を形成す
る。次に、再配線パターン50を形成した後、例えば半田
により外部端子44を設け、半田レジスト52を形成して半
導体装置が完成する。この変形例２の構成であっても、
図５に示した第１の実施の形態の半導体装置と同様に、
外部端子間の距離を任意に変化させることができるの
で、プリント基板等と電気的に接続する時に、容易に行
えるという効果がある。
【００９８】なお、この発明はこれらの実施の形態に限
定されるものではなく、この発明の趣旨に基づいて種々
の変形が可能であり、これらをこの発明の範囲から排除
するものではない。
【００９９】
【発明の効果】以上詳細に説明したように、この発明に
よれば、ウェーハプロセスが完了し、複数の電極パッド
にそれぞれ接続された複数のバンプが形成された主表面
を持つウェーハに、樹脂封止型パッケージを行って半導
体装置を製造するに当たり、ウェーハ上に熱硬化性樹脂
を含むシート封止材を、主表面を被覆するように、設置
する工程と、シート封止材を、加熱装置を用いて加熱硬
化させて、封止樹脂層を形成する工程とを含むので、従
来のウェーハ・レベルCSPのように金型及び離型フィル
ムを使用せず、従って、装置のコストを低くすることが
できる。また、ウェーハの口径が大きくなっても、装置
の変更コストが軽微であり、かつ、封止樹脂の高流動性
が要求されないので、シート封止材設計の自由度が高
い。また加熱硬化を、非圧縮成形状態で行うと、バンプ
がダメージを受けない。
【０１００】さらに、加熱硬化を、ボイドが除かれやす
い温度に保ったまま一定時間保持し、または、減圧下で
ボイドが除かれやすい温度に保ったまま一定時間保持す
ることにより、封止樹脂層中のボイドの量を減らすこと
ができる。
【図面の簡単な説明】
【図１】図１(A)〜(D)は、再配置してバンプを形成する
工程を示す断面図である。
【図２】図２(A)〜(E)は、半導体装置の製造工程を示す
断面図である。
【図３】第１の実施の形態の製造方法の変形例を示す断
面図である。
【図４】図４(A)及び(B)は、減圧の状態を示す図であ
る。
【図５】第１の実施の形態の完成した半導体装置を示す
断面図である。
【図６】再配置工程の変形例１の完成した半導体装置を
示す断面図である。
【図７】再配置工程の変形例２の完成した半導体装置を
示す断面図である。
【図８】図８(A)〜(F)は、従来の半導体装置の製造工程
を示す断面図である。
【符号の説明】
１０、３２：ウェーハ １２：電極パッド １４：SiN層 １５：酸化防止膜 １６：ポリイミド層 １８：密着金属層 １９：密着金属層及び再配線パターン ２０：Cu層 ２２、２６：レジスト ２４、５０：再配線パターン ２８、２９、３４、４８：バンプ ３０：バリヤー・メタル層 ３３：加熱装置 ３５、６６：バンプ付ウェーハ ３６：シート封止材 ３７、４２：封止樹脂層 ３８、４４、７２：外部端子 ４０、７４：半導体装置 ４６：外部端子（バンプ） ５２：半田レジスト ５６：上型 ５８：下型 ６０：内部金型 ６２：外部金型 ６４：離型フィルム ６８：封止樹脂 ７０：バンプ頂上部

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 複数の電極パッドにそれぞれ接続された
    複数のバンプが形成された主表面を持つウェーハに、樹
    脂封止型パッケージを行って半導体装置を製造するに当
    たり、 前記ウェーハ上に熱硬化性樹脂を含むシート封止材を、
    前記主表面を被覆するように、設置する工程と、 前記シート封止材を、加熱装置を用いて加熱硬化させ
    て、封止樹脂層を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、 前記封止樹脂層を形成する工程後に、該封止樹脂層を研
    磨することにより、前記バンプの頂上部を露出させる工
    程を含むことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１又は２に記載の半導体装置の製
    造方法において、 前記バンプに導電性を有する外部端子を接続させて形成
    する工程と、 該外部端子形成が終了した前記ウェーハを切断してチッ
    プに個片化させる工程とを含むことを特徴とする半導体
    装置の製造方法。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    半導体装置の製造方法において、 前記加熱硬化は、前記シート封止材を設置した後に、前
    記ウェーハを前記加熱装置により加熱させて行うことを
    特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項１乃至３のいずれか１項に記載の
    半導体装置の製造方法において、 前記加熱硬化は、前記シート封止材を設置する前に、前
    記ウェーハを前記加熱装置により加熱させて行うことを
    特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項１乃至５のいずれか１項に記載の
    半導体装置の製造方法において、 前記加熱硬化は、前記シート封止材が硬化する硬化温度
    以上で行うことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項１乃至５のいずれか１項に記載の
    半導体装置の製造方法において、 前記加熱硬化は、前記シート封止材の温度を、該シート
    封止材が硬化する硬化温度より低い温度であって、該シ
    ート封止材の粘度が低く保たれ、かつ該シート封止材中
    に含まれるボイドが除かれやすい温度に一定時間保持
    し、その後該シート封止材の温度を、前記硬化温度以上
    に上昇させて行うことを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】 請求項１乃至５のいずれか１項に記載の
    半導体装置の製造方法において、 前記加熱硬化は、前記シート封止材の温度を、該シート
    封止材が硬化する硬化温度より低い温度であって、該シ
    ート封止材の粘度が低く保たれ、かつ該シート封止材中
    に含まれるボイドが除かれやすい温度に減圧下で一定時
    間保持し、その後該シート封止材の温度を、前記硬化温
    度以上に上昇させて行うことを特徴とする半導体装置の
    製造方法。
  9. 【請求項９】 請求項１乃至５のいずれか１項に記載の
    半導体装置の製造方法において、 前記加熱硬化は、前記シート封止材の温度を、該シート
    封止材が硬化する硬化温度より低い温度であって、該シ
    ート封止材の粘度が低く保たれ、かつ該シート封止材中
    に含まれるボイドが除かれやすいボイド除去温度に減圧
    下で一定時間保持した後に、前記減圧下の圧力値と大気
    圧の圧力値との間の圧力下で前記ボイド除去温度に保っ
    たまま一定時間保持することを複数回繰り返し、その後
    前記硬化温度以上に上昇させて行うことを特徴とする半
    導体装置の製造方法。
  10. 【請求項１０】 請求項１乃至９のいずれか１項に記載
    の半導体装置の製造方法において、 前記シート封止材の被覆は、空気を押し出すように、該
    シート封止材の端から順次前記ウェーハ上に当該シート
    封止材を設置して行うことを特徴とする半導体装置の製
    造方法。
  11. 【請求項１１】 請求項１乃至１０のいずれか１項に
    記載の半導体装置の製造方法において、 前記バンプを、当該バンプの前記ウェーハの主表面側か
    らみた位置と、前記電極パッドの位置とを、平面的に異
    ならせて形成することを特徴とする半導体装置の製造方
    法。
  12. 【請求項１２】 請求項１乃至１０のいずれか１項に
    記載の半導体装置の製造方法において、 前記外部端子を、前記シート状封止材上に配線金属を形
    成した後に、前記バンプの前記ウェーハの主表面側から
    みた位置と、該外部端子の位置とを、平面的に異ならせ
    て形成することを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項１乃至１２のいずれか１項に
    記載の半導体装置の製造方法において、 前記バンプの代わりに、外部端子を形成することを特徴
    とする半導体装置の製造方法。
  14. 【請求項１４】 請求項１乃至１３のいずれか１項に
    記載の半導体装置の製造方法において、 前記シート封止材に、前記熱硬化性樹脂を硬化させる硬
    化剤を前記硬化温度で破れるカプセルに包んだ状態で含
    ませたことを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項１乃至１４のいずれか１項に
    記載の半導体装置の製造方法において、 前記シート封止材に、当該シート封止材中に含まれるボ
    イドを除くための消泡剤を含ませたことを特徴とする半
    導体装置の製造方法。
JP2000010676A 2000-01-19 2000-01-19 半導体装置の製造方法 Expired - Fee Related JP3485513B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000010676A JP3485513B2 (ja) 2000-01-19 2000-01-19 半導体装置の製造方法
US09/660,484 US6933179B1 (en) 2000-01-19 2000-09-12 Method of packaging semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000010676A JP3485513B2 (ja) 2000-01-19 2000-01-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001203297A true JP2001203297A (ja) 2001-07-27
JP3485513B2 JP3485513B2 (ja) 2004-01-13

Family

ID=18538665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000010676A Expired - Fee Related JP3485513B2 (ja) 2000-01-19 2000-01-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6933179B1 (ja)
JP (1) JP3485513B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1606835A1 (en) * 2003-03-25 2005-12-21 Dow Corning Toray Co., Ltd. Semiconductor device and method of manufacturing thereof
US6991965B2 (en) 2002-12-13 2006-01-31 Nec Electronics Corporation Production method for manufacturing a plurality of chip-size packages
JP2009289863A (ja) * 2008-05-28 2009-12-10 Casio Comput Co Ltd 半導体装置の製造方法
JP2014015490A (ja) * 2012-07-05 2014-01-30 Nitto Denko Corp 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058204B2 (en) * 2000-10-03 2006-06-06 Gesturetek, Inc. Multiple camera control system
WO2014028338A1 (en) * 2012-08-13 2014-02-20 Henkel Corporation Liquid compression molding encapsulants
CN108807642B (zh) * 2018-06-15 2024-03-29 佛山宝芯智能科技有限公司 一种半导体模块化封装系统和封装方法
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法
TWI820917B (zh) 2022-09-19 2023-11-01 毅力科技有限公司 在電子模組上形成保護膜的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63145323A (ja) 1986-12-09 1988-06-17 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂成形材料
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5379187A (en) * 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
TW305860B (ja) * 1994-03-15 1997-05-21 Toray Industries
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH0982850A (ja) 1995-09-13 1997-03-28 Toshiba Corp 半導体パッケージ装置およびその製造方法
US5804881A (en) * 1995-11-27 1998-09-08 Motorola, Inc. Method and assembly for providing improved underchip encapsulation
JP3137322B2 (ja) 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JP3226550B2 (ja) * 1996-10-08 2001-11-05 日立化成工業株式会社 相分離構造物、該構造物を含む樹脂組成物、電子部品封止用成形材料および電子部品装置
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
DE19750147A1 (de) * 1997-11-12 1999-05-27 Siemens Ag Einkomponenten-Epoxidharz zur Abdeckung von elektronischen Bauelementen
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11317413A (ja) * 1998-02-19 1999-11-16 Texas Instr Inc <Ti> 接着シ―トから基板へ粒子を移す方法およびその方法で製造された半導体パッケ―ジ
JP3957239B2 (ja) 1998-06-02 2007-08-15 日東電工株式会社 エポキシ樹脂用マイクロカプセル型硬化剤、エポキシ樹脂用マイクロカプセル型硬化促進剤およびそれらの製法、ならびにエポキシ樹脂組成物、半導体封止用エポキシ樹脂組成物
JP2000036552A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法
KR100563509B1 (ko) * 1998-09-25 2006-03-23 신에쓰 가가꾸 고교 가부시끼가이샤 에폭시 수지 조성물 및 이 에폭시 수지 조성물을 사용한 적층 필름 및 반도체 장치
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP3534008B2 (ja) 1998-10-29 2004-06-07 株式会社村田製作所 誘電体フィルタ、誘電体デュプレクサ及び通信機装置
JP3430040B2 (ja) * 1998-11-19 2003-07-28 シャープ株式会社 二次元画像検出器およびその製造方法
JP4148434B2 (ja) 1999-02-09 2008-09-10 日東電工株式会社 半導体装置の製法
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6447915B1 (en) * 1999-03-11 2002-09-10 Sumitomo Bakelite Company Limited Interlaminar insulating adhesive for multilayer printed circuit board
JP3672009B2 (ja) * 1999-04-14 2005-07-13 信越化学工業株式会社 エポキシ樹脂組成物並びにこのエポキシ樹脂組成物を用いた積層フィルム及び半導体装置
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6254972B1 (en) * 1999-06-29 2001-07-03 International Business Machines Corporation Semiconductor device having a thermoset-containing dielectric material and methods for fabricating the same
JP2001144123A (ja) 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001102499A (ja) 1999-09-30 2001-04-13 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991965B2 (en) 2002-12-13 2006-01-31 Nec Electronics Corporation Production method for manufacturing a plurality of chip-size packages
EP1606835A1 (en) * 2003-03-25 2005-12-21 Dow Corning Toray Co., Ltd. Semiconductor device and method of manufacturing thereof
JP2009289863A (ja) * 2008-05-28 2009-12-10 Casio Comput Co Ltd 半導体装置の製造方法
JP2014015490A (ja) * 2012-07-05 2014-01-30 Nitto Denko Corp 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Also Published As

Publication number Publication date
US6933179B1 (en) 2005-08-23
JP3485513B2 (ja) 2004-01-13

Similar Documents

Publication Publication Date Title
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
US6238949B1 (en) Method and apparatus for forming a plastic chip on chip package module
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
TWI501378B (zh) 積層型半導體裝置及其製造方法
JP3767398B2 (ja) 半導体装置およびその製造方法
KR101067060B1 (ko) 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
US20100148332A1 (en) Semiconductor apparatus and manufacturing method thereof
US20090045513A1 (en) Semiconductor chip package, electronic device including the semiconductor chip package and methods of fabricating the electronic device
US20050202590A1 (en) Wafer level semiconductor package with build-up layer and method for fabricating the same
US20110209908A1 (en) Conductor package structure and method of the same
TWI757587B (zh) 半導體裝置
JP2015504608A (ja) マイクロ表面実装デバイスパッケージング
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
JP2001024024A (ja) 半導体パッケージ及びその製造方法
KR101374145B1 (ko) 반도체 패키지 및 그 제조 방법
JP2007027514A (ja) 半導体装置及びその製造方法
JP2004179345A (ja) 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法
JP5543084B2 (ja) 半導体装置の製造方法
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
JP2001203297A (ja) 半導体装置の製造方法
CN113594051B (zh) 半导体封装方法
JP3621034B2 (ja) 半導体装置の製造方法
US6943059B2 (en) Flip chip mounting method of forming a solder bump on a chip pad that is exposed through an opening formed in a polyimide film that includes utilizing underfill to bond the chip to a substrate
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US6656765B1 (en) Fabricating very thin chip size semiconductor packages

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees