JP5543084B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5543084B2
JP5543084B2 JP2008164207A JP2008164207A JP5543084B2 JP 5543084 B2 JP5543084 B2 JP 5543084B2 JP 2008164207 A JP2008164207 A JP 2008164207A JP 2008164207 A JP2008164207 A JP 2008164207A JP 5543084 B2 JP5543084 B2 JP 5543084B2
Authority
JP
Japan
Prior art keywords
sealing
flat portion
wire
semiconductor chip
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008164207A
Other languages
English (en)
Other versions
JP2010010174A (ja
Inventor
俊彦 宇佐見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2008164207A priority Critical patent/JP5543084B2/ja
Priority to US12/457,588 priority patent/US8169089B2/en
Publication of JP2010010174A publication Critical patent/JP2010010174A/ja
Application granted granted Critical
Publication of JP5543084B2 publication Critical patent/JP5543084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ワイヤボンディング方式のBGA半導体装置に樹脂等を用いて封止を施すための半導体装置の製造方法に関する。
一般的なワイヤボンディング方式のBGA半導体装置の構成を図１４に示す。図１４に示す半導体装置１０１は、略四角形の配線基板２を有している。配線基板２の一面には、複数の接続パッド３が形成されており、半導体チップ６が絶縁性接着剤となる例えばDAF７(ダイアタッチフィルム)を介して固定されている。また半導体チップ６の上面６ａの周辺近傍位置には複数の電極パッド８が形成されており、それぞれ対応する配線基板２の接続パッド３との間を、例えばAu、Cu等からなる導電性のワイヤ９により結線されることで電気的に接続されている。そして配線基板２の一面には、半導体チップ６及びワイヤ９を覆うように例えばエポキシ樹脂等の熱硬化性樹脂からなる封止体１０で覆われている。また、配線基板２の一面と反対側の他面には、半田等からなる半田ボール５が備えられている。半田ボール５と接続パッド３は、配線基板２内の図示略の配線によって接続されている。
携帯電話やデジタルカメラ等の電子機器の進化に伴い、搭載する半導体装置の小型・薄型化への要望は強く、色々な小型・薄型化の対応方法が必要になっている。薄型化の方法の１つとして、搭載するチップやワイヤのパッケージ上部を覆っている封止樹脂の厚さ（図１４のH1部分、半導体チップの上面６ａから封止体１０の上面１０ａまでの厚み）の薄型化が重要であるが、設計上の厚さH1を薄くし過ぎると、樹脂封止やワイヤボンディング高さの量産バラつきによりワイヤ９の露出が発生する可能性が高まり、不良品の増加や製品寿命の悪化につながるため、上部封止樹脂の厚さH１（例：H1=0.20mm程度）を一定値以下に薄く設計できない状況である。
パッケージ上部の薄型化をすすめる製造方法の１つとして特開平１０−１８９６３１号があり、ボンディングワイヤ上部に金型の一部（可動部金型）を降下しワイヤ高さを規制したまま一次樹脂封止し、可動部金型を上に戻してから二次樹脂封止する方法が開示されている。この発明では金型の一部のみを降下し戻すために、可動部金型を戻したときの位置ずれによる痕跡がパッケージ表面に残り、外観不良やマーキング位置が制約される支障が考えられる。また、製品の形状毎に可動部金型を設計・製作する必要があり、コストや金型設定の手間がかかるなど製造原価や製造時間の増大につながるデメリットがあり、薄型化の方法としては不十分と考えられる。
また、特開２００２−２９９３５７号の発明では、金型でボンディングワイヤの最上部を押圧して樹脂封止した後、上部表面に絶縁物被膜（フィルム等）を貼付ける製造方法が開示されているが、被膜を利用することによる信頼度低下（ハガレ、耐湿性）や、被膜を貼付ける手間（作業時間の増加）などのデメリットが考えられる。
特開平１０−１８９６３１号公報 特開２００２−２９９３５７号公報
本発明は、上述した従来の欠点を鑑みてなされたもので、樹脂封止やワイヤボンディング高さの量産によるバラつきによりワイヤの露出を防止して、不良品の増加や製品寿命の悪化を抑えて、またパッケージの薄型化を実現することができ、最薄の樹脂厚でのパッケージの設計を可能することを目的とする。
請求項１に係る発明は、半導体チップの主表面の電極パッドと配線基板の接続パッドとの間にワイヤをボンディングする工程と、ここで該ワイヤは、該半導体チップの該電極パッドから上方に向かってループ状を形成し、前記ループ状のワイヤにフラット部を形成する工程と、前記フラット部が埋設するように半導体チップを封止材料で封止する工程とを備える半導体装置の製造方法である。
請求項２に係る発明は、前記フラット部形成工程において、前記半導体チップの主表面に対向して当接面を有する可動部材を配設し、該可動部材を下降させて該当接面を前記ワイヤの最頂部に当接させて押圧して該ワイヤにフラット部を形成する、前記封止工程では、前記可動部材を前記フラット部から上昇させて前記当接面と前記フラット部との間に形成される空間に封止部材を設けて該フラット部が埋設するようにして前記半導体チップを封止する、ことを特徴とする請求項１記載の半導体装置の製造方法である。
請求項３に係る発明は、前記フラット部形成工程において、前記半導体チップの主表面に対向して当接部材を有する可動部材を配設し、該可動部材を第１位置まで下降させて該当接部材を前記ワイヤの最頂部に当接させて押圧して該ワイヤにフラット部を形成する、前記封止工程では、前記可動部材を前記フラット部から第２位置まで上昇させた後、前記当接部材を取り除いて該当接部材より厚さの薄い封止形成部材を取り付けて、前記可動部材を前記第１位置まで下降させて該封止形成部材と前記フラット部との間に形成された空間に封止部材を設けて該フラット部が埋設するようにして半導体チップを封止する、ことを特徴とする請求項１記載の半導体装置の製造方法である。
請求項４に係る発明は、前記フラット部形成工程においては、前記半導体チップの主表面に対向して当接部材に取り付けられた離型部材を有する可動部材を配設し、該可動部材を下降させて当接部材を前記ワイヤの最頂部に当接させて押圧して該ワイヤにフラット部を形成する、前記封止工程では、前記当接部材を前記フラット部に当接させた後、前記可動部材を上昇させて前記当接部材を該離型部材から分離させ、該当接部材と前記フラット部との間に形成された空間に封止部材を設けて該フラット部が埋設するようにして半導体チップを封止する、ことを特徴とする請求項１記載の半導体装置の製造方法である。
請求項５に係る発明は、前記当接部材は、絶縁性フィルムであることを特徴とする請求項４記載の半導体装置の製造方法である。
本発明によれば、ワイヤボンディングのワイヤループ高さを量産時のバラつきを考慮して樹脂の厚に余裕を持たせた設計しかできなかったが、本発明では封止金型をワイヤに当てワイヤ高さを揃えバラつきを抑えて不良品の増加や製品寿命の悪化を抑え、またパッケージの薄型化を実現することができる、最薄の樹脂厚でのパッケージの設計が可能になる。
「第１実施形態」
以下、本発明の第１の実施形態である半導体装置及びその製造方法について図面を参照して説明する。
図１に示すように、本実施形態に係る半導体装置１は、略四角形の配線基板２を有している。配線基板２は、例えばガラスエポキシ基板であり、所定の配線が形成されている。配線基板２の一面には、複数の接続パッド３が形成されている。また配線基板２の一面には、半導体チップ６が絶縁性接着剤となる例えばDAF７(ダイアタッチフィルム)を介して固定されている。半導体チップ６は、一面に例えば論理回路や記憶回路等が形成されている。また半導体チップ６の上面（主表面）６ａの周辺近傍位置には複数の電極パッド８が形成されている。
半導体チップ６の電極パッド８は、それぞれ対応する配線基板２上の接続パッド３との間を、導電性のワイヤ１９により結線されることで電気的に接続されている。ワイヤ１９は例えばAu、Cu等からなる。そして配線基板２の一面は、半導体チップ６及びワイヤ１９を覆うように一次封止体１０で覆われている。一次封止体１０は、例えばエポキシ樹脂等の熱硬化性樹脂からなる。
また、一次封止体１０の上面１０ａには、二次封止体１０２が積層されている。二次封止体１０２は、一次封止体１０と同様に例えばエポキシ樹脂等の熱硬化性樹脂からなる。
ワイヤ１９には、ループ状に形成されているが、その最頂部にはフラット部１９ａが設けられている。フラット部１９ａは、平坦な治具等によってループ状のワイヤの一部が押し潰されて平坦に成形された部分である。このフラット部１９ａは、一次封止体１０と二次封止体１０２との境界面（一次封止体１０の上面１０ａ）に位置している。
次に、本実施形態の半導体装置の製造方法は、以下の工程を備える。
図２〜図３に示すように、半導体チップ６の主表面６ａの電極パッド８と配線基板２の接続パッド３との間にワイヤ１９でボンディング行う。ここでワイヤ１９は、半導体チップ６の電極パッド８から上方に向かってループ状を形成してなる。次にループ状のワイヤ１９の最頂部にフラット部１９ａを形成する。そして、フラット部１９ａが埋設するように半導体チップ６を封止材料（一次封止体１０、二次封止体１０２）で封止する。
以下、図２と図３について詳細に説明する。
本実施形態では、配線基板２上にＤＡＦ７を介して半導体チップ２を搭載し、半導体チップ６の電極パッド８と配線基板２の接続パッド３とをループ状のワイヤ１９でボンディングする。ワイヤ１９は、上方に向けてループ状に形成する。これにより、ワイヤ１９には最頂部が形成される。次に、封止工程第１段階（フラット部形成工程及び封止工程）として、図２のとおり上部封止金型１８（可動部材）の当接面１８ａをボンディングワイヤ１９の最頂部と接触する条件、すなわち半導体チップ６の上面６ａ（主表面）からの厚さH2（例えばH2=0.08mm）程度の位置に設定した状態で、一次封止体１０による一次封止を実施する。上部封止金型１８は、特開平１０−１８９６３１号のような可動用一部金型ではなく平板状の金型全体でよい。第１段階での目的は、上部封止金型１８とワイヤ１９の最頂部を接触させることでワイヤ１９にフラット部１９ａを形成し、ループ高さを一括にフラットとさせてバラつきを抑えたまま封止することであり、この段階ではワイヤ１９のフラット部１９ａが露出したものが未だありうる状態である。
次に、封止工程第２段階（封止工程）において、図３のとおり上部封止金型１８を第１段階より少し半導体チップ６の上端からの上部封止樹脂の間隔H3（例えばH3=0.15mm）程度に上昇させた位置に設定することで、上部封止金型１８をフラット部１９ａから上昇させて当接面１８ａとフラット部１９ａとの間に空間を形成する。そして、ワイヤ１９の露出部を完全に封止するために、形成された空間に封止樹脂を充填し、二次封止体１０２による薄い二次封止を実施する。ここで、二次封止を薄くできる理由は、第１段階を実行したことによりワイヤ１９のループ高さのバラつきが押さえ込まれている為に、バラつきに対する設計上の余裕値を小さくすることができる為である。二次封止体１０２となる上部封止樹脂の厚さは一般的な設計例（H1=0.20mm）に比べ本実施例ではH3=0.15mm程度まで薄くすることが可能になる。
また、二次封止の際に懸念される一次封止体１０と二次封止体１０２との密着性を向上させる構造を図４に示す。図４は、半導体チップ６の両側の一次封止体１０に凹部１７を設け、この凹部１７内に二次封止体１０２が充填されることにより密着性が向上する。
「第２の実施形態」
図５と図６は、第２実施形態である半導体装置の製造方法の封止工程における断面図である。
本実施形態では、封止工程第１段階（フラット部形成工程及び封止工程）として、図５のとおり上部封止金型１８に厚さが例えば0.10mm程度の第１離型フィルム１９１（当接部材）を取り付けた状態で、第１離型フィルム１９１がボンディングワイヤ１９の最頂部と接触する位置、例えば半導体チップ６の主表面６ａから上部封止金型１８までの間隔H4（例えばH4=0.18mm）程度の位置（第１位置）に上部封止金型１８を一度下げる。第１段階での目的は、第１離型フィルム１９１とワイヤ１９の上部ループ部分を接触し押さえ込ませることでワイヤ１９を一括にフラットにし、ワイヤ１９のループ状の最頂部をフラット部１９ａに変形させて高さのバラつきを揃えることである。一括にフラットにした後、樹脂封止を行わないまま上部封止金型１８及び第１離型フィルム１９１を一旦元の位置（第２位置）に戻す。
次に、図６のように、上部封止金型１８に取り付けた第１離型フィルム１１９を、第１離型フィルム１９１よりも厚みが薄い、例えば0.05mm程度の第２離型フィルム１９２（封止形成部材）に交換する。その後、上部封止金型１８を第１段階と同じ位置（第１位置（例えばH4=0.18mm））まで押下し再設定し、離型フィルム１９２とフラット部１９ａとの間に形成された空間に封止樹脂を設けて一次封止体１０による封止を行う。
この方法では、第１段階を実行しワイヤ１９のループ高さのバラつきを薄く押さえ込むことでバラつきに対する設計上の余裕値を小さくすることができ、第１離型フィルム１９１と第２離型フィルム１９２の厚さの差分、0.05mm程度の薄さでワイヤ１９の露出を発生させずに上部封止を行うことが可能になる。一次封止体１０による上部封止樹脂の厚さは一般的な設計例（H1=0.20mm）に比べ本実施例ではH5=0.13mm程度まで薄くすることが可能になる。また、パッケージ上部樹脂の厚さを設計変更し量産対応する時は、対応する厚さの離型フィルムを選び交換するだけで済み、量産対応が容易である。さらに、第１実施形態に比べると、上部金型の準備や設定作業、及び封止作業が一度で済み、製造コストや作業時間の面で有利な製法となる。
図７には、本実施形態によって製造された半導体装置２０１を示す。図７に示すように、本実施形態に係る半導体装置２０１は、略四角形の配線基板２を有している。配線基板２には所定の配線が形成されている。配線基板２の一面には、複数の接続パッド３が形成されている。また配線基板２の一面には、半導体チップ６が絶縁性接着剤となる例えばDAF７(ダイアタッチフィルム)を介して固定されている。また半導体チップ６の主表面６ａの周辺近傍位置には複数の電極パッド８が形成されている。
半導体チップ６の電極パッド８は、それぞれ対応する配線基板２上の接続パッド３との間を、導電性のワイヤ１９により結線されることで電気的に接続されている。ワイヤ１９は例えばAu、Cu等からなる。そして配線基板２の一面は、半導体チップ６及びワイヤ１９を覆うように一次封止体１０で覆われている。一次封止体１０は、例えばエポキシ樹脂等の熱硬化性樹脂からなる。
ワイヤ１９は、ループ状に形成されているが、その最頂部にはフラット部１９ａが設けられている。フラット部１９ａは、上部封止金型１８によってループ状のワイヤの一部が押し潰されて平坦に成形された部分である。このフラット部１９ａは、一次封止体１０の内部に封入されている。
本実施形態の半導体装置２１０およびその製造方法によれば、ワイヤ１９の高さを揃えバラつきを抑えて不良品の増加や製品寿命の悪化を抑え、またパッケージの薄型化を実現することができる、最薄の樹脂厚でのパッケージの設計が可能になる。
「第３の実施形態」
図８と図９は、第３実施形態である半導体装置の製造方法の封止工程における断面図である。
本実施形態では、フラット部形成工程及び封止工程において、図８のように上部封止金型１８に２層フィルム３００を設置した状態で、ボンディングワイヤ１９の上面と接触する条件の位置、すなわち、半導体チップ６の主平面６ａから上部封止金型１８までの距離H6（例えばH6=0.18mm）程度に上部封止金型１８を下げ、ワイヤ１９にフラット部１９ａを形成してループ高さのバラつきを揃えたまま一次封止体１０による封止を行う。２層フィルム３００は、上側が離型フィルム１９３（離型部材）であり下側が一次封止体１０の構成材料に類似する例えばエポキシ樹脂系材料のような薄い絶縁性フィルム２０３（当接部材）；厚さは0.02mm程度で構成されている。２層フィルム３００の層間の接着性は弱いものでよく、フィルム同士が接着されないまま２層の状態に設定されていてもよい。
封止後に、図９のように上部封止金型１８と２層フィルム３００の上側の離型フィルム１９３のみを絶縁性フィルム２０３から剥がすように上昇させる。これにより、半導体装置の上面に絶縁性フィルム２０３が貼付き保護した状態になる。ワイヤ１９のフラット部１９ａは、一次封止体１０と絶縁性フィルム２０３との境界面（一次封止体１０の上面１０ａ）に位置することになる。
この方法では、上部封止金型１８及び２層フィルム３００をループ状のワイヤ１９と接触する位置に下げることでワイヤ１９の高さのバラつきが薄く押さえられ、かつ薄い絶縁性フィルム２０３によりワイヤ１９のフラット部１９ａを保護することが可能になる。このため上部封止樹脂の厚さは一般的な設計例（H1=0.20mm）に比べて、一次封止体１０よりなる上部封止樹脂部及び絶縁性フィルム２０３の合計厚さH7=0.10mm程度まで薄くすることが可能になる。また、一次封止体１０に類似する材料の絶縁性フィルム２０３を利用し樹脂封止と貼付けを同時に作業することで、一次封止体１０の封止作業に伴う熱と圧力により一次封止体１０と絶縁性フィルム２０３の密着性や一体化性が向上し、フィルムの剥がれ不良を削減できる。さらに、金型の上下の動きがある封止作業と同時に２層フィルムの貼着や各フィルムを剥がす作業を行うため、特開２００２−２９９３５７号のように被膜フィルム貼付けに伴う作業の追加が少ない製法となる。
尚、ワイヤボンディング方式の半導体装置において、ワイヤのループ上面を封止金型と接触する条件によりバラつきを押さえ、薄い封止を実現するものであれば、ワイヤに接触させるものは封止金型に限らず、離型フィルムや絶縁性フィルム、例えば半導体装置やチップの裏面など、他のものでもよい。
図１０（ａ）〜図１０（ｇ）を用いて、第１実施例の半導体装置の製造方法を説明する。第１実施例は、第１実施形態の半導体装置の製造方法に対応するものである。
本実施例の半導体装置の製造に用いる配線母基板は、例えばガラスエポキシ基材からなる基板であり、複数の製品形成領域を有している。製品形成領域はマトリックス配置されており、それぞれの製品形成領域間にはダイシングラインが形成されている。ダイシングラインで切断することにより、製品形成領域は半導体装置の配線基板２となる部位である。
製品形成領域は、半導体装置の配線基板２と同様の構造であり、一面の半導体チップ６の搭載される部位の周囲には複数の接続パッド３が形成されており、他面側には格子状に配置された複数のランド４が形成されている。接続パッド３とそれと対応するランド４とは配線等を介して電気的に接続されている。また、ランド４は、基板作成時に所定の場所に例えば半田ボールからなるバンプ５が形成できるように配置されている。このような配線母基板Ｍ１が準備される。配線母基板Ｍ１はダイボンディング工程に移行される。
図１０（ａ）に示すように、配線母基板Ｍ１のそれぞれの製品形成領域の中央領域に半導体チップ６が搭載される。半導体チップ６は図示しないダイボンディング装置により、例えば絶縁性の接着剤DAF７(ダイアタッチフィルム)を介して製品形成領域に固着される。
次に、ワイヤボンディング工程に移行され、図１０（ｂ）に示すように半導体チップ６上の電極パッド８とそれに対応する配線母基板Ｍ１（配線基板２）の接続パッド３とを、例えばＡｕ等からなる導電性のワイヤ１９により結線する。ワイヤボンディングは、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたワイヤを電極パッド８に超音波熱圧着し、その後、所定のループ形状を描きながら後端を配線基板の接続パッド３上に超音波熱圧着により接続することで行われる。全ての電極パッド８と接続パッド３とをワイヤ１９にて結線する。
次に、ダイボンディングとワイヤボンディングの完了した配線母基板は、封止（モールド）工程に移行される。一般的なモールド工程では、図示しないトランスファモールド装置の上部封止金型１８と図示しない下部封止金型により前記配線母基板を型閉めした状態で、溶融された封止樹脂、例えば熱硬化性のエポキシ樹脂等を充填させ、充填させた状態でキュアすることで封止樹脂が熱硬化し、図１０（ｃ）に示すように複数の製品形成領域を一括的に覆う一次封止体１０が形成される。一括モールドを用いることにより効率よく一次封止体１０を形成し、図１０（ｆ）のボールマウント工程に進む。
本実施例の場合は、モールド第１段階として、図１０（ｃ）に示すように、上部封止金型１８をボンディングワイヤ１９の最頂部と接触する位置、チップ上端からの間隔=0.08mm程度の位置に設定し、図示しない下部封止金型により配線母基板Ｍ１を型閉めした状態で封止樹脂を充填、キュアすることで一次封止体１０を形成する。封止後、上部封止金型１８を一度開放し上昇させる。
次に、一次封止体と二次封止体の密着性を向上させるために、図示しないプラズマクリーニング機器により一次封止体の表面にプラズマクリーニングを行う。さらに、二次封止体の界面剥離を防止して一次封止体１０部との密着性を向上させるために図１０（ｄ）のようにダイシングブレード２２で一次封止体１０に凹部１７を設けてもよい。ここで、凹部１７は、図１３に示すように半導体装置１個づつに切断分離する位置よりも内側にあり、かつボンディングワイヤ１９や半導体チップ６に影響を与えない位置に設ける。
次に、モールド第２段階として、図１０（e）のとおり上部封止金型１８を第１段階より少し半導体チップ６の上面からの上部封止樹脂の間隔=0.15mm程度上昇させた位置に設定し、図示しない下部封止金型とにより配線母基板Ｍ１を型閉めした状態で封止樹脂を充填、キュアすることで二次封止体１０２による薄い二次封止を実施する。
次に、一次封止体１０及び二次封止体１０２が形成された配線母基板Ｍ１は、ボールマウント工程に移行される。ボールマウント工程では、図１０（ｆ）に示すように配線母基板Ｍ１の他面のランド４上に半田ボール５を搭載し、外部端子を形成する。ボールマウント工程は、例えばボールマウンターのマウントツール２１により半田ボール５を真空吸着し、フラックスを介して半田ボール５を配線母基板Ｍ１（配線基板）のランド４上に搭載する。その後、配線母基板Ｍ２をリフローすることで、半田ボール５がランド４上に接続されバンプ５が形成される。
次に、半田ボールの搭載された配線母基板Ｍ１は、基板ダイシング工程に移行される。基板ダイシング工程では、図１０（ｇ）に示すように、二次封止体１０２をダイシングテープ２３に貼着固定し、高速回転のダイシングブレード２２により、配線母基板Ｍ１のダイシングラインを回転研削することで、個々の製品形成領域毎に切断・分離する。その後、ダイシングテープ２３からピックアップすることで、半導体装置１が得られる。
図１１（ａ）〜図１１（ｆ）を用いて、第１実施例の半導体装置の製造方法を説明する。第２実施例は、第２実施形態の半導体装置の製造方法に対応するものである。
まず、第１実施例と同様にダイボンディング工程とワイヤボンディング工程を実施した後、モールド工程に移行する。本実施例の場合は、図１１（a）のとおり厚い離型フィルム１９１を上部封止金型１８に設定した後、離型フィルム１９１がボンディングワイヤ１９の最頂部と接触する位置に上部封止金型１８を押下し、チップ上端から離型フィルム下端の間隔=0.08mm程度に設定する。図示しない下部封止金型により前記配線母基板を型閉めしワイヤの一括フラットニング状態を形成し、フラット部１９ａを設ける（図１１（b））。
次に、樹脂封止を行わないまま上部封止金型１８及び厚い離型フィルム１９２を一旦上方、例えば元の位置に戻し、厚い離型フィルム１９２を薄い離型フィルム１９２に交換する（図１１（c））。 次に、薄い離型フィルム１９２を設定した状態で上部封止金型１８を図１１（ｂ）と同じ位置に押下して設置し、図示しない下部封止金型とにより配線母基板を型閉めし、封止樹脂を充填、キュアすることで一次封止体１０を形成する（図１１（d））。
なお、上下の封止金型を開放し、モールド工程を終了した段階で、離型フィルム１９２は封止体部分から取り除かれている。封止体の形成された配線母基板は、ボールマウント工程に移行され、以後は実施例１と同様の工程を実施する（図１１（e）及び（ｆ））。このようにして半導体装置が得られる。
図１２（ａ）〜図１２（ｅ）を用いて、第３実施例の半導体装置の製造方法を説明する。第３実施例は、第３実施形態の半導体装置の製造方法に対応するものである。
先ず、第１実施例と同様にダイボンディング工程とワイヤボンディング工程を実施した後、モールド工程に移行する。
本実施例の場合は、図１２（a）のとおり離型フィルム１９３と絶縁性フィルム２０３からなる２層フィルム３００を上部封止金型１８に設定した後、２層フィルム３００がボンディングワイヤ１９の最頂部と接触する位置に上部封止金型１８を押下設置する。チップ上端から２層フィルム下端の間隔は、0.08mm程度である。図示しない下部封止金型とにより配線母基板を型閉めし、封止樹脂を充填、キュアすることで一次封止体１０を形成する（図１２（b））。
次に、上部封止金型１８の開放時に２層フィルム３００の離型フィルム１９３のみを剥がし上部封止金型１８と同時に上昇させ、絶縁性フィルム２０３が一次封止体１０に密着した状態を形成する（図１２（c））。一次封止体１０及び絶縁性フィルム２０３が形成された配線母基板は、ボールマウント工程に移行され、以後は実施例１と同様の工程を実施する（図１２（d)及び（e））。このようにして半導体装置が得られる。
ＩＣ、ＬＳＩ、液晶等の表示装置における半導体チップの封止に適用できる。
図１は、本発明の第１実施形態に係るワイヤボンディング方式のBGA型の半導体装置を示す断面模式図である。 図２は、本発明の第１実施形態であるワイヤボンディング方式のBGA型の半導体装置の一次封止工程を示す概略図である。 図３は、本発明の第１実施形態であるワイヤボンディング方式のBGA型の半導体装置の二次封止工程を示す概略図である。 図４は、本発明の第１実施形態に係るワイヤボンディング方式のBGA型の半導体装置の二次封止工程において封止体の密着性を向上させる構造を示す概略図である。 図５は、本発明の第２実施形態に係るワイヤボンディング方式のBGA型の半導体装置の封止工程を示す概略図である。 図６は、本発明の第２実施形態に係るワイヤボンディング方式のBGA型の半導体装置の封止状態を示す概略図である。 図７は、本発明の第２実施形態に係るワイヤボンディング方式のBGA型の半導体装置を示す断面模式図である。 図８は、本発明の第３実施形態に係るワイヤボンディング方式のBGA型の半導体装置の封止工程を示す概略図である。 図９は、本発明の第３実施形態に係るワイヤボンディング方式のBGA型の半導体装置の封止状態を示す概略図である。 図１０は、実施例１の半導体装置の製造工程を示す工程図である。 図１１は、実施例２の半導体装置の製造工程を示す工程図である。 図１２は、実施例３の半導体装置の製造工程を示す工程図である。 図１３は、実施例１の半導体装置の製造工程において、凹部を形成する工程を示す工程図である。 図１４は、従来のワイヤボンディング方式のBGA半導体装置を示す断面模式図である。
符号の説明
１、２０１…半導体装置、２…配線基板、３…接続パッド、６…半導体チップ、６ａ…上面（主表面）、８…電極パッド、１０…一次封止体（封止材料、封止部材）、１８…上部封止金型（可動部材）、１８ａ…当接面、１９…ワイヤ、１９ａ…フラット部、１０２…二次封止体（封止材料、封止部材）、１９１…第１離型フィルム（当接部材）、１９２…第２離型フィルム（封止形成部材）、１９３…離型フィルム（離型部材）、２０３…絶縁層フィルム（当接部材、封止部材）。

Claims (4)

  1. 半導体チップの主表面の電極パッドと配線基板の接続パッドとの間にワイヤをボンディングする工程と、
    ここで該ワイヤは、該半導体チップの該電極パッドから上方に向かってループ状を形成し、
    前記ループ状のワイヤにフラット部を形成する工程と、
    前記フラット部が埋設するように前記半導体チップを封止材料で封止する工程とを備え、
    前記フラット部形成工程は、前記半導体チップの主表面に対向して当接面を有する可動部材を配設し、該可動部材を下降させて該当接面を前記ワイヤの最頂部に当接させて押圧して該ワイヤに前記フラット部を形成する、
    前記封止工程は、前記可動部材を前記フラット部から上昇させて前記当接面と前記フラット部との間に形成される空間に封止部材を設けて該フラット部が埋設するようにして前記半導体チップを封止する、ことを特徴とする半導体装置の製造方法。
  2. 半導体チップの主表面の電極パッドと配線基板の接続パッドとの間にワイヤをボンディングする工程と、
    ここで該ワイヤは、該半導体チップの該電極パッドから上方に向かってループ状を形成し、
    前記ループ状のワイヤにフラット部を形成する工程と、
    前記フラット部が埋設するように前記半導体チップを封止材料で封止する工程とを備え、
    前記フラット部形成工程は、前記半導体チップの主表面に対向して当接部材を有する可動部材を配設し、該可動部材を第１位置まで下降させて該当接部材を前記ワイヤの最頂部に当接させて押圧して該ワイヤに前記フラット部を形成する、
    前記封止工程は、前記可動部材を前記フラット部から第２位置まで上昇させた後、前記当接部材を取り除いて該当接部材より厚さの薄い封止形成部材を取り付けて、前記可動部材を前記第１位置まで下降させて該封止形成部材と前記フラット部との間に形成された空間に封止部材を設けて該フラット部が埋設するようにして前記半導体チップを封止する、ことを特徴とする半導体装置の製造方法。
  3. 半導体チップの主表面の電極パッドと配線基板の接続パッドとの間にワイヤをボンディングする工程と、
    ここで該ワイヤは、該半導体チップの該電極パッドから上方に向かってループ状を形成し、
    前記ループ状のワイヤにフラット部を形成する工程と、
    前記フラット部が埋設するように前記半導体チップを封止材料で封止する工程とを備え、
    前記フラット部形成工程は、前記半導体チップの主表面に対向して当接部材に取り付けられた離型部材を有する可動部材を配設し、該可動部材を下降させて当接部材を前記ワイヤの最頂部に当接させて押圧して該ワイヤに前記フラット部を形成する、
    前記封止工程は、前記当接部材を前記フラット部に当接させた後、前記可動部材を上昇させて前記当接部材を該離型部材から分離させ、該当接部材と前記フラット部との間に形成された空間に封止部材を設けて該フラット部が埋設するようにして前記半導体チップを封止する、ことを特徴とする半導体装置の製造方法。
  4. 前記当接部材は、絶縁性フィルムであることを特徴とする請求項３記載の半導体装置の製造方法。
JP2008164207A 2008-06-24 2008-06-24 半導体装置の製造方法 Expired - Fee Related JP5543084B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008164207A JP5543084B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法
US12/457,588 US8169089B2 (en) 2008-06-24 2009-06-16 Semiconductor device including semiconductor chip and sealing material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008164207A JP5543084B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010010174A JP2010010174A (ja) 2010-01-14
JP5543084B2 true JP5543084B2 (ja) 2014-07-09

Family

ID=41430374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164207A Expired - Fee Related JP5543084B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8169089B2 (ja)
JP (1) JP5543084B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035235B2 (en) 2009-09-15 2011-10-11 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9202715B2 (en) * 2010-11-16 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with connection structure and method of manufacture thereof
JP5747737B2 (ja) 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
JP2014167973A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
US9888579B2 (en) * 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
JP6411316B2 (ja) * 2015-12-08 2018-10-24 株式会社新川 電子部品実装装置
DE102017210894A1 (de) * 2017-06-28 2019-01-03 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784883A (en) * 1971-07-19 1974-01-08 Communications Transistor Corp Transistor package
JPS5541755A (en) * 1978-09-20 1980-03-24 Toshiba Corp Wire-bonding apparatus
JPH05299530A (ja) 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH06334109A (ja) 1993-05-27 1994-12-02 Hitachi Cable Ltd 半導体装置用リードフレームと半導体装置の製造方法
US6294411B1 (en) * 1996-10-25 2001-09-25 Nippon Steel Semiconductor Corporation Method for molding a semiconductor device utilizing a satin finish
JP3902846B2 (ja) 1996-10-25 2007-04-11 ユー・エム・シー・ジャパン株式会社 半導体装置の製造方法及びこの製造方法に用いる金型
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
JP4454774B2 (ja) 2000-03-29 2010-04-21 日東電工株式会社 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2002299357A (ja) 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003249521A (ja) * 2002-02-26 2003-09-05 Sanyo Electric Co Ltd 半導体装置の製造方法
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7420809B2 (en) * 2004-06-22 2008-09-02 Lsi Corporation Heat spreader in integrated circuit package
JP2006032471A (ja) * 2004-07-13 2006-02-02 Disco Abrasive Syst Ltd Ｃｓｐ基板の製造方法
WO2006059828A1 (en) * 2004-09-10 2006-06-08 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins
JP2007049115A (ja) * 2005-07-13 2007-02-22 Seiko Epson Corp 半導体装置
KR20070045462A (ko) * 2005-10-27 2007-05-02 엘지이노텍 주식회사 발광 다이오드 패키지
KR101221217B1 (ko) * 2005-12-29 2013-01-15 엘지디스플레이 주식회사 발광 다이오드 및 그 제조방법 및 이를 구비한 백라이트어셈블리
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
KR100731678B1 (ko) * 2006-05-08 2007-06-22 서울반도체 주식회사 칩형 발광 다이오드 패키지 및 그것을 갖는 발광 장치
US20080054431A1 (en) * 2006-08-31 2008-03-06 Tingqing Wang Embedded package in package
JP2008103685A (ja) * 2006-09-22 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN101286520A (zh) * 2007-04-10 2008-10-15 鸿富锦精密工业（深圳）有限公司 影像感测晶片封装结构及其封装方法
US7898813B2 (en) * 2007-06-25 2011-03-01 Kabushiki Kaisha Toshiba Semiconductor memory device and semiconductor memory card using the same
US8111521B2 (en) * 2007-08-08 2012-02-07 Intel Corporation Package-based filtering and matching solutions
US8143102B2 (en) * 2007-10-04 2012-03-27 Stats Chippac Ltd. Integrated circuit package system including die having relieved active region
US20090134504A1 (en) * 2007-11-28 2009-05-28 Walton Advanced Engineering, Inc. Semiconductor package and packaging method for balancing top and bottom mold flows from window
US7741154B2 (en) * 2008-03-26 2010-06-22 Stats Chippac Ltd. Integrated circuit package system with stacking module
US7732921B2 (en) * 2008-03-27 2010-06-08 Powertech Technology Inc. Window type BGA semiconductor package and its substrate

Also Published As

Publication number Publication date
US20090315192A1 (en) 2009-12-24
JP2010010174A (ja) 2010-01-14
US8169089B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
JP5543084B2 (ja) 半導体装置の製造方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6737300B2 (en) Chip scale package and manufacturing method
US20080111224A1 (en) Multi stack package and method of fabricating the same
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
US20080251949A1 (en) Molding apparatus, molded semiconductor package using multi-layered film, fabricating and molding method for fabricating the same
US9425177B2 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
JP5557439B2 (ja) 半導体装置及びその製造方法
US20180006002A1 (en) Semiconductor chip package and fabrication method thereof
US7660130B2 (en) Semiconductor device
TWI692071B (zh) 半導體裝置及其製造方法
KR101474189B1 (ko) 집적회로 패키지
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
TWI651827B (zh) 無基板封裝結構
JP2010135501A (ja) 半導体装置の製造方法
TWI771712B (zh) 封裝基板及其製造方法
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
TWI628756B (zh) 封裝結構及其製作方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
TWI590349B (zh) 晶片封裝體及晶片封裝製程
JP2005142452A (ja) 半導体装置及びその製造方法
US20170133344A1 (en) Semiconductor device with a resin layer and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110412

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5543084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees