JPH06334109A - 半導体装置用リードフレームと半導体装置の製造方法 - Google Patents

半導体装置用リードフレームと半導体装置の製造方法

Info

Publication number
JPH06334109A
JPH06334109A JP5125855A JP12585593A JPH06334109A JP H06334109 A JPH06334109 A JP H06334109A JP 5125855 A JP5125855 A JP 5125855A JP 12585593 A JP12585593 A JP 12585593A JP H06334109 A JPH06334109 A JP H06334109A
Authority
JP
Japan
Prior art keywords
lead frame
resin
semiconductor chip
semiconductor device
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5125855A
Other languages
English (en)
Inventor
Toshio Kawamura
敏雄 川村
Takashi Suzumura
隆志 鈴村
Satoshi Sasaki
敏 佐々木
Hirohisa Endo
裕寿 遠藤
Hiroshi Sugimoto
洋 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP5125855A priority Critical patent/JPH06334109A/ja
Publication of JPH06334109A publication Critical patent/JPH06334109A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】リードフレームの板厚が薄い場合でも、樹脂モ
ールド時に半導体チップを金型内の所定位置に固定し
て、ワイヤ等がモールド樹脂から露出することを有効に
防止する。 【構成】予め、リードフレーム1の片面または両面に絶
縁性樹脂からなる位置決め用スペーサ15を設ける。ス
ペーサ15の厚さは、モールド金型5内で半導体チップ
2、リードフレーム1のリード先端、およびワイヤ4が
モールド金型内壁5aと接触しない厚さに設定する。こ
れにより、モールド金型内に樹脂を注入したときに、ス
ペーサにより樹脂の流動抵抗に抗して半導体チップを所
定位置に固定できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂モールド型の半導体
装置用リードフレーム及び半導体装置の製造方法に係
り、特に樹脂モールド時の不具合を解消したものに関す
る。
【0002】
【従来の技術】一般に、樹脂モールド型半導体装置の組
立てプロセスは、リードフレーム1に両面接着剤を有す
る絶縁性フィルム3を貼り付け、半導体チップ2をダイ
ボンドした後に金ワイヤ4でチップ2とリードフレーム
1とを接続する(図3参照)。そして、図3に示すよう
に、このリードフレーム1をモールド金型5に組み込ん
で樹脂モールドし、リードを成形して完成する。
【0003】この組立てプロセスで樹脂モールド工程が
製品の品質を大きく左右する。すなわち、樹脂モールド
時、金型5に組み込んだ組立て中の半導体装置は、金型
5によってダムバー(タイバーともいう)とアウターリ
ード6とを挟まれ、金型5中に浮いた状態で樹脂7を注
入される。したがって、樹脂注入時にリードフレーム1
及び半導体チップ2は樹脂7により大きな流動抵抗を受
けることになり、モールド金型5内でのチップ位置はリ
ードの剛性によって左右されることになる。特に、TS
OP(Thin Small Outline Package)のようにリードフ
レームの剛性が低い場合、チップがZ方向、すなわち樹
脂注入方向(図中矢印方向)に動き、モールド金型5内
の所定位置にモールドできないことがある。
【0004】
【発明が解決しようとする課題】上述したように従来の
半導体チップを接続したリードフレームは、樹脂注入
時、モールド金型内で樹脂の流動抵抗を受けるため、リ
ードフレームの板厚が薄い場合には、リードの剛性が低
いため、チップを所定位置に固定することができない。
【0005】特に、リードフレームがTSOPである場
合にはこのような現象が顕著であり、半導体チップに対
するモールド位置がずれた場合、ワイヤ4と樹脂(パッ
ケージ)7上面の距離は高々0.3mmしか余裕がない
ので、ワイヤ4がモールド樹脂上面に露出してしまうこ
とになる(図4)。さらにひどい場合には、リードの先
端や半導体チップが露出してしまうこともある。
【0006】しかし、従来、このような問題に対して、
リード剛性を向上するとか、リードパターンに応じた最
適なモールド法を見出すとか、チップ位置を改善すると
か、リードパターンを改善するとか等、種々の対策を試
行錯誤的に行なっているに過ぎず、未だ有効な解決策が
見い出せないでいるのが現状である。
【0007】本発明の目的は、リードフレームに予めス
ペーサを設けることによって、樹脂モールド時、半導体
チップを金型内の所定位置にモールドすることが可能な
半導体装置用リードフレームを提供することにある。
【0008】また、本発明の目的は、樹脂モールド時に
スペーサを挿入することによって、半導体チップを金型
内の所定位置にモールドすることが可能な半導体装置の
製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明の半導体装置用リ
ードフレームは、リードフレームの片面または両面にモ
ールド金型内における位置決め用のスペーサを設けたも
のである。
【0010】また、本発明の半導体装置用リードフレー
ムは、半導体チップとワイヤ接続されモールド金型内に
組込まれて樹脂モールドされる半導体装置用リードフレ
ームであって、リードフレームの片面または両面に絶縁
性樹脂からなる位置決め用のスペーサを設け、この絶縁
性樹脂からなるスペーサの厚さを、樹脂モールド時、モ
ールド金型内で半導体チップ、リードフレームのリード
先端、およびワイヤが金型内壁と接触しない厚さに設定
したものである。
【0011】また、本発明の半導体装置の製造方法は、
半導体チップを接続したリードフレームをモールド金型
内に組込み、この金型に樹脂を注入して樹脂モールドす
る工程を有し、樹脂モールド時に絶縁性樹脂からなる位
置決め用のスペーサを前記モールド金型内壁とリードフ
レームとの間に挿入するようにしたものである。
【0012】
【作用】リードフレームの片面または両面にモールド金
型内における位置決め用のスペーサを設けてあると、樹
脂モールド時、半導体チップ位置を金型内の所定位置に
固定できる。
【0013】また、予めリードフレームに設けたスペー
サの厚さが、モールド金型内において半導体チップ、リ
ードフレームのリード先端、およびワイヤがモールド金
型内壁と接触しない厚さに設定されていると、リードフ
レームの剛性が低くても、モールド金型内に樹脂を注入
したときに、スペーサにより樹脂の流動抵抗に抗して半
導体チップを所定位置に固定できるので、ワイヤあるい
はリード先端、半導体チップがモールド樹脂から露出し
てしまうことがない。また、スペーサは絶縁性であるの
で、リード間の電気的絶縁を損なうこともない。
【0014】また、半導体装置の製造方法にあっては、
樹脂モールド時に絶縁性樹脂からなるスペーサをモール
ド金型内壁とリードフレームとの間に挿入して、モール
ド金型内に組込んだリードフレームと金型内壁との間に
一定のスペースを確保するようにしたので、予めリード
フレームにスペーサを設ける必要がない。また、リード
フレームの剛性が低くても、モールド金型内に樹脂を注
入したときに、スペーサにより樹脂の流動抵抗に抗して
半導体チップを所定位置に固定できるので、ワイヤ等が
モールドから露出してしまうことがなく、樹脂モールド
工程不良を大幅に減少することができる。
【0015】
【実施例】以下に、本発明の一実施例を図面を用いて説
明する。図1は本実施例による半導体装置の樹脂モール
ド時の断面図、図2は本実施例によるリードフレームの
部分的拡大斜視図である。
【0016】半導体装置を組立てる際に使用するリード
フレーム1は、図2に示すように、ダイパッドをもたな
い構造をしており、リードの上に半導体チップが載るこ
とからCOL(Chip on Lead)構造と呼ばれる。リード
フレーム1は、金属条をエッチング等によりパターニン
グし、リード先端部に銀めっきを施すことによって形成
され、後に半導体チップ搭載部に絶縁性フィルム3を貼
り付けられる。
【0017】リードパターンは、中央のデバイスホール
8の両側から先端が並列に突き出すインナーリード9
と、このインナーリード9の先端を囲むようにリード方
向に更に突き出ているバスバー10、パッケージの外に
延出されるアウターリード13、およびこれらのリード
間を結合しているダムバー11から主に構成されてい
る。
【0018】なお、半導体チップを固定等した後に、イ
ンナーリード9及びアウターリード13は枠12から切
り離される。また、この場合のリードフレーム1は、厚
さが0.125mmで42Ni−Fe合金製の24ピン
TSOP用に構成されている。
【0019】両面に接着剤を有する絶縁性フィルム3
は、丁度、一点鎖線で示したように、インナーリード9
の裏面側に貼り付けられ、その絶縁性フィルム3を介し
て半導体チップが固定される。図1に示すように、半導
体チップ2の電極とインナーリード9との接続は、裏面
側に貼り付けた半導体チップ2より、対向するバスバー
10間の隙間を通して表面側のインナーリード9の先端
に導かれたワイヤ4によって結線される。
【0020】ワイヤ4が導かれて結線される表面側のイ
ンナーリード9の先端よりも後方位置に、予め絶縁性樹
脂からなる位置決め用のスペーサ15がバスバー10と
平行に直線状に設けられる。この直線状のスペーサ15
は、図示例ではリードフレーム1の片面、すなわち表面
にデバイスホール8を挟んで一対(2本)設けられてい
るが1本でもよく、さらに両面に設けるようにしてもよ
い。
【0021】またスペーサ15の厚さは、樹脂注入時、
モールド金型5内で半導体チップ2、インナーリード9
のリード先端、バスバー10、およびワイヤ4が金型内
壁5aと接触しない厚さに設定される。また、インナー
リード9にスペーサ15を設けるには、モールド、接着
あるいは嵌合等任意である。
【0022】このように予めスペーサ15をインナーリ
ード9の所定位置に設けたリードフレーム1を用いて半
導体装置を組立てるには、図1に示すように、リードフ
レーム1の裏面に貼り付けた絶縁性フィルム3に半導体
チップ2にボンドした後、ボンディングワイヤ4により
半導体チップ2の電極パッドと対応するインナーリード
9の先端とをワイヤボンドする。
【0023】ワイヤボンド後、このリードフレーム1を
モールド金型5に組み込む。このとき、金型5の外周で
ダムバー11とアウターリード13とを挟み付け、金型
5の中ではスペーサ15により組立て前の半導体装置を
金型5内の所定位置に固定する。スペーサ15は、リー
ドフレーム1の両面に設けることが好ましいが、両面に
スペーサを設けることが出来ない場合には、モールド金
型5にリードフレーム1を組込んだ時に、リードフレー
ム1の弾性による押付力がスペーサ15を介して金型内
壁5aに加わるようにする。
【0024】しかる後、金型5内に可塑化した熱可塑性
樹脂を注入口5bから樹脂を注入する。樹脂注入は、ボ
ンディングワイヤ4を傷つけないようにするため、通
常、ワイヤ4と反対側の方向から注入する。このとき、
予めリードフレーム1に設けたスペーサ15の厚さがモ
ールド金型5内で半導体チップ2、リードフレーム1の
リード先端、およびワイヤ4がモールド金型内壁5aと
接触しない厚さに設定されている。したがって、リード
フレーム1の剛性がTSOPゆえに低くても、モールド
金型5内に樹脂7を注入したときに、リードフレーム1
の弾性による押付力がスペーサ15を介して金型内壁5
aに加わっているので、スペーサ15は樹脂7の流動抵
抗に抗してボンディングワイヤ4の空間を確保するとと
もに、半導体チップ2を所定位置に固定したままモール
ドすることができる。その結果、樹脂封止後、ワイヤ4
やリード先端、バスバー等がモールド樹脂7上面に露出
してしまうことが回避できる。
【0025】なお、樹脂封止後、金型5から半導体装置
を取り出し、リードフレーム1からリードを切断し、必
要に応じてリード成形して完成品を得る。
【0026】以上述べたように本実施例によれば、予め
リードフレームに金型内での位置決め用のスペーサを設
けたので、金型内でリードフレームや半導体チップ等を
所定位置に固定することが出来る。したがって、リード
剛性を向上するとか、チップ位置を改善するとかの対策
を施す必要がなくなる。また、リードフレームがTSO
Pであり、しかもワイヤと樹脂上面の距離に余裕がない
場合であっても、ワイヤがモールド樹脂上面に露出して
しまうことがなくなる。
【0027】また、リード上に設けたスペーサによって
位置決めするので、位置決め効果はリードパターンとは
関係なく、したがってリードパターンによってモールド
法に検討を加える必要がなくなるため、作業性が向上す
る。特に、半導体装置の組立て工程で樹脂モールド工程
の作業性は最も重要な因子の一つであることから、その
ように単一のモールド法で済ますことができるので、作
業性向上の効果は極めて大きい。
【0028】また、リードフレームに設けたスペースの
厚さによって、物理的に樹脂厚さを決めることができる
ため、パッケージ厚さをさらに薄くすることが出来る。
更に、スペーサの位置決め機能により、設定した樹脂厚
さを精度良く確保できるので、信頼性を向上することが
出来る。
【0029】なお、上記実施例では、予めスペーサをリ
ードフレームに設けた場合について説明したが、本発明
はこれに限定されるものではなく、当初スペーサを取り
付けておかず、樹脂モールド時に、位置決め用のスペー
サを、金型内壁とリードフレームとの間に挿入するよう
にしてもよい。このようにすると、予めリードフレーム
にスペーサを取り付ける作業を省略できる。また、上記
実施例ではダイパッドをもたないリードフレームについ
て説明したが、本発明はダイパッドをもつリードフレー
ムに対しても適用できることは勿論である。
【0030】
【発明の効果】(1)請求項1に記載の半導体装置用リ
ードフレームによれば、予め位置決め用のスペーサをリ
ードフレームに設けるようにしたので、リードフレーム
等をモールド金型の所定位置に固定することができる。
【0031】(2)請求項2に記載の半導体装置用リー
ドフレームによれば、リードフレームに所定厚さの位置
決め用のスペーサを設けるようにしたので、樹脂モール
ド時、半導体チップを金型内の所定位置にモールドする
ことができ、ワイヤ等が樹脂から露出するのを有効に回
避することができる。
【0032】(3)請求項3に記載の半導体装置の製造
方法によれば、樹脂モールド時にスペーサを挿入するよ
うにしたので、予めリードフレームにスペーサを設ける
ことなく、半導体チップ等を金型内の所定位置にモール
ドすることができる。
【図面の簡単な説明】
【図1】本発明の実施例による半導体装置用リードフレ
ームの樹脂モールド時の断面図。
【図2】本発明の実施例によるスペーサ付き半導体装置
用リードフレームの斜視図。
【図3】従来例による半導体装置用リードフレームの樹
脂モールド時の断面図。
【図4】従来例によるワイヤが露出した半導体装置の断
面図。
【符号の説明】
1 リードフレーム 2 半導体チップ 3 絶縁性フィルム 4 ワイヤ 5 モールド金型 5a 金型内壁 7 樹脂 9 インナーリード 13 アウターリード 15 スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 裕寿 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 杉本 洋 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】リードフレームの片面または両面に、モー
    ルド金型内における位置決め用のスペーサを設けたこと
    を特徴とする半導体装置用リードフレーム。
  2. 【請求項2】半導体チップとワイヤ接続されモールド金
    型内に組込まれて樹脂モールドされる半導体装置用リー
    ドフレームであって、前記リードフレームの片面または
    両面に絶縁性樹脂からなる位置決め用のスペーサを設
    け、この絶縁性樹脂からなるスペーサの厚さを、樹脂モ
    ールド時、前記モールド金型内で前記半導体チップ、前
    記リードフレームのリード先端、および前記ワイヤが前
    記金型内壁と接触しない厚さに設定したことを特徴とす
    る半導体装置用リードフレーム。
  3. 【請求項3】半導体チップを接続したリードフレームを
    モールド金型内に組込み、この金型に樹脂を注入して樹
    脂モールドする工程を有し、前記樹脂モールド時に絶縁
    性樹脂からなる位置決め用のスペーサを前記モールド金
    型内壁と前記リードフレームとの間に挿入したことを特
    徴とする半導体装置の製造方法。
JP5125855A 1993-05-27 1993-05-27 半導体装置用リードフレームと半導体装置の製造方法 Pending JPH06334109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5125855A JPH06334109A (ja) 1993-05-27 1993-05-27 半導体装置用リードフレームと半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5125855A JPH06334109A (ja) 1993-05-27 1993-05-27 半導体装置用リードフレームと半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06334109A true JPH06334109A (ja) 1994-12-02

Family

ID=14920614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5125855A Pending JPH06334109A (ja) 1993-05-27 1993-05-27 半導体装置用リードフレームと半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06334109A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995032520A1 (en) * 1994-05-23 1995-11-30 Toray Industries, Inc. Electronic device package and its manufacture
US8169089B2 (en) 2008-06-24 2012-05-01 Elpida Memory, Inc. Semiconductor device including semiconductor chip and sealing material
WO2023167229A1 (ja) * 2022-03-04 2023-09-07 株式会社村田製作所 固体電解コンデンサの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185340A (ja) * 1986-02-10 1987-08-13 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0547979A (ja) * 1991-08-21 1993-02-26 Nec Corp 樹脂封止型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185340A (ja) * 1986-02-10 1987-08-13 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0547979A (ja) * 1991-08-21 1993-02-26 Nec Corp 樹脂封止型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995032520A1 (en) * 1994-05-23 1995-11-30 Toray Industries, Inc. Electronic device package and its manufacture
US8169089B2 (en) 2008-06-24 2012-05-01 Elpida Memory, Inc. Semiconductor device including semiconductor chip and sealing material
WO2023167229A1 (ja) * 2022-03-04 2023-09-07 株式会社村田製作所 固体電解コンデンサの製造方法

Similar Documents

Publication Publication Date Title
JPH1116930A (ja) 樹脂封止型半導体装置の製造方法
JP3026426B2 (ja) 樹脂封止型半導体装置とその製造方法及びその金型構造
JPH06334109A (ja) 半導体装置用リードフレームと半導体装置の製造方法
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
JP2001298142A (ja) 樹脂封止型半導体装置
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
JP2973506B2 (ja) 樹脂封止形半導体装置の製造方法
JP3688440B2 (ja) 半導体装置
JP3105200B2 (ja) 半導体装置およびその製造方法
KR930010069B1 (ko) 반도체 장치
JPS615529A (ja) 絶縁型半導体装置
US20230031682A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
JP2855787B2 (ja) 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法
JP2795069B2 (ja) 半導体装置
JP2542274Y2 (ja) 半導体装置
JPH0331384B2 (ja)
JP2589184B2 (ja) 半導体装置の製造方法
JPH0520804B2 (ja)
JPS59169161A (ja) 半導体装置
JPS647496B2 (ja)
JPH0555436A (ja) 半導体装置用リードフレーム
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JPH0758245A (ja) 半導体装置及びその製造方法
JPH09252075A (ja) 半導体装置およびその製造方法
JPH05160064A (ja) 半導体デバイス・モジュールおよびその製造方法ならびにカード