JPH0547979A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0547979A JPH0547979A JP20904991A JP20904991A JPH0547979A JP H0547979 A JPH0547979 A JP H0547979A JP 20904991 A JP20904991 A JP 20904991A JP 20904991 A JP20904991 A JP 20904991A JP H0547979 A JPH0547979 A JP H0547979A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- island
- semiconductor device
- leads
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【目的】樹脂封止型半導体装置において、樹脂封止時の
樹脂7の流れの強さによるリードフレーム1aのアイラ
ンド4の傾きを無くすことにより、特に超薄型パッケー
ジのAuワイヤ5切れやアイランド4露出等の歩留低下
を防ぐ。 【構成】樹脂封止型半導体装置のリードフレーム1aの
アイランド4のペレット搭載面上または裏面上にそれぞ
れの樹脂7表面まで達する長さの支持リード3a,3
b,3cがアイランド4の支持リードとしてアイランド
4の外周及び内部に構成されており、特にパッケージの
上方向の支持リード3cは絶縁テープによりテーピング
されワイヤボンディングに影響しない位置へ、また、ア
イランド4の内部の支持リード3bは、樹脂7の流れを
防げない方向に設ける。
樹脂7の流れの強さによるリードフレーム1aのアイラ
ンド4の傾きを無くすことにより、特に超薄型パッケー
ジのAuワイヤ5切れやアイランド4露出等の歩留低下
を防ぐ。 【構成】樹脂封止型半導体装置のリードフレーム1aの
アイランド4のペレット搭載面上または裏面上にそれぞ
れの樹脂7表面まで達する長さの支持リード3a,3
b,3cがアイランド4の支持リードとしてアイランド
4の外周及び内部に構成されており、特にパッケージの
上方向の支持リード3cは絶縁テープによりテーピング
されワイヤボンディングに影響しない位置へ、また、ア
イランド4の内部の支持リード3bは、樹脂7の流れを
防げない方向に設ける。
Description
【0001】
【産業上の利用分野】本発明は樹脂封止型装置に関す
る。
る。
【0002】
【従来の技術】従来の樹脂封止型半導体装置は、図4に
示すように、リードフレーム1bの半導体素子搭載部
(以下アイランドと記す)4に、図5に示すように、半
導体素子(以下ペレットと記す)6がダイボンディング
されており、通常、パッケージの反り対策や信頼性上の
点でペレット6をパッケージの中心にして封止する必要
があり、その為、特に薄型パッケージではペレット6の
厚さを考慮し、リードフレーム16のアイランド4は、
他のリードより200〜250μm押し下げた構造とな
っている。
示すように、リードフレーム1bの半導体素子搭載部
(以下アイランドと記す)4に、図5に示すように、半
導体素子(以下ペレットと記す)6がダイボンディング
されており、通常、パッケージの反り対策や信頼性上の
点でペレット6をパッケージの中心にして封止する必要
があり、その為、特に薄型パッケージではペレット6の
厚さを考慮し、リードフレーム16のアイランド4は、
他のリードより200〜250μm押し下げた構造とな
っている。
【0003】また、アイランド4を保持する方法として
は、外部リード、又は、外枠のリードとアイランド4を
2〜4本の吊りリード2a,2bにより吊っているのが
一般的である。
は、外部リード、又は、外枠のリードとアイランド4を
2〜4本の吊りリード2a,2bにより吊っているのが
一般的である。
【0004】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置は、特に超薄型パッケージにおいて、図6に
示すように、封止時の樹脂の流れの強さにより吊りリー
ドでは不安定の為、アイランド4が傾き、アイランド4
露出やAuワイヤ5切れ,Auワイヤ5露出により、歩
留を低下させるという問題点があった。
半導体装置は、特に超薄型パッケージにおいて、図6に
示すように、封止時の樹脂の流れの強さにより吊りリー
ドでは不安定の為、アイランド4が傾き、アイランド4
露出やAuワイヤ5切れ,Auワイヤ5露出により、歩
留を低下させるという問題点があった。
【0005】また、アイランド4露出対策の1つとして
アイランド4の設計上の沈み量を少なくし、ペレット6
厚を薄くすることが考えられるが、大口径のウェーハを
300μm以下に研削することは、クラックや割れウェ
ーハの発生で研削,P/W,ペレッタイズ工程で歩留を
下げ実用レベルでの対応は不可能な状況であった。
アイランド4の設計上の沈み量を少なくし、ペレット6
厚を薄くすることが考えられるが、大口径のウェーハを
300μm以下に研削することは、クラックや割れウェ
ーハの発生で研削,P/W,ペレッタイズ工程で歩留を
下げ実用レベルでの対応は不可能な状況であった。
【0006】本発明の目的は、アイランドの傾き,アイ
ランドの露出,Auワイヤ切れ,Auワイヤ露出がな
く、歩留の高い樹脂封止型半導体装置を提供することに
ある。
ランドの露出,Auワイヤ切れ,Auワイヤ露出がな
く、歩留の高い樹脂封止型半導体装置を提供することに
ある。
【0007】
【課題を解決するための手段】本発明は、 (1)リードフレームの半導体素子搭載部に搭載された
半導体素子を封止樹脂にて封止した樹脂封止型半導体装
置において、前記半導体素子搭載部の搭載面の裏面上の
外周と中央部に直立した前記封止樹脂の外面まで達する
長さの支持リードを設ける。
半導体素子を封止樹脂にて封止した樹脂封止型半導体装
置において、前記半導体素子搭載部の搭載面の裏面上の
外周と中央部に直立した前記封止樹脂の外面まで達する
長さの支持リードを設ける。
【0008】(2)1項記載の樹脂封止型半導体装置に
おいて、リードフレームの半導体素子搭載部の搭載面上
の外周に直立した封止樹脂の外面まで達する長さの絶縁
テープにより被覆された支持リードを植立する。
おいて、リードフレームの半導体素子搭載部の搭載面上
の外周に直立した封止樹脂の外面まで達する長さの絶縁
テープにより被覆された支持リードを植立する。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0010】図1は本発明の第1の実施例のリードフレ
ームの平面図である。
ームの平面図である。
【0011】第1の実施例は、図1に示すように、リー
ドフレーム1aのアイランド4周辺の4ケ所をパッケー
ジの下方向にアイランド4面と垂直に折り曲げ、その長
さがアイランド4面から下のパッケージ厚と同一の支持
リード3aを形成する。また、アイランド4中心部にも
同様に、封止時の樹脂の注入をさえぎらない樹脂の流れ
る方向に平行にアイランド4支持用の支持リード3bを
形成する。
ドフレーム1aのアイランド4周辺の4ケ所をパッケー
ジの下方向にアイランド4面と垂直に折り曲げ、その長
さがアイランド4面から下のパッケージ厚と同一の支持
リード3aを形成する。また、アイランド4中心部にも
同様に、封止時の樹脂の注入をさえぎらない樹脂の流れ
る方向に平行にアイランド4支持用の支持リード3bを
形成する。
【0012】図2は本発明の第1の実施例の樹脂封止後
のパッケージの断面図である。
のパッケージの断面図である。
【0013】図2に示すように、アイラド4の外周及び
内部に支持リード3a,3bを形成することにより、樹
脂7の流れによるアイランド4の変形は無く、表1に示
すように、アイランド4の露出が0%となり、それによ
り、未充填ボイドやAuワイヤ5切れ,Auワイヤ5露
出等の歩留低下も無くなった。
内部に支持リード3a,3bを形成することにより、樹
脂7の流れによるアイランド4の変形は無く、表1に示
すように、アイランド4の露出が0%となり、それによ
り、未充填ボイドやAuワイヤ5切れ,Auワイヤ5露
出等の歩留低下も無くなった。
【0014】
【表1】
【0015】さらに、アイランド4の支持リード3a,
3bがパッケージ外部に露出している為熱放散性に有利
な結果となった。
3bがパッケージ外部に露出している為熱放散性に有利
な結果となった。
【0016】図3は本発明の第2の実施例の樹脂封止後
のパッケージの断面図である。
のパッケージの断面図である。
【0017】第2の実施例は、図3に示すように、第1
の実施例の補強として、絶縁テープによりテーピングさ
れた支持リード3Cがアイランド4外周のワイヤボンデ
ィングに影響しない部分からパッケージの上方向へアイ
ランド4面に垂直に構成されている。
の実施例の補強として、絶縁テープによりテーピングさ
れた支持リード3Cがアイランド4外周のワイヤボンデ
ィングに影響しない部分からパッケージの上方向へアイ
ランド4面に垂直に構成されている。
【0018】これにより、アイランド4上下を支持する
ことで第1の実施例で対策不十分な高粘度樹脂適用の製
品へ対応することが可能となる。また、パッケージ上部
へも支持リード3Cが露出する為、第1の実施例より
も、さらに、熱放散性に対して好結果を得ることが出来
る。
ことで第1の実施例で対策不十分な高粘度樹脂適用の製
品へ対応することが可能となる。また、パッケージ上部
へも支持リード3Cが露出する為、第1の実施例より
も、さらに、熱放散性に対して好結果を得ることが出来
る。
【0019】尚、基板上への実装の際パッケージが重な
ることがある場合は、パッケージ間に絶縁のペーストや
テーピングにより対策することが可能である。
ることがある場合は、パッケージ間に絶縁のペーストや
テーピングにより対策することが可能である。
【0020】また、第1の実施例,第2の実施例共に、
支持リードは、必らずしもアイランド面に対して垂直に
構成する必要はない。
支持リードは、必らずしもアイランド面に対して垂直に
構成する必要はない。
【0021】
【発明の効果】以上説明したように本発明は、樹脂封止
型半導体装置のリードフレームのアイランド周辺及び内
部に、ペレットが搭載されている搭載面上及び裏面上へ
それぞれの樹脂面まで達する長さの支持リードを設けれ
ことにより、樹脂の流れの強さによるアイランドの傾き
を避けることが出来、それにより、特に超薄型パッケー
ジのワイヤ切れのワイヤ露出やアイランド露出による歩
留低下を防ぐことが出来る効果がある。
型半導体装置のリードフレームのアイランド周辺及び内
部に、ペレットが搭載されている搭載面上及び裏面上へ
それぞれの樹脂面まで達する長さの支持リードを設けれ
ことにより、樹脂の流れの強さによるアイランドの傾き
を避けることが出来、それにより、特に超薄型パッケー
ジのワイヤ切れのワイヤ露出やアイランド露出による歩
留低下を防ぐことが出来る効果がある。
【0022】また、ペレット厚の超薄化による対策の必
要がなくなった為、ウェーハ研削,P/W,ペレッタイ
ズ工程でのクラック,ウェーハ割れ等による歩留の低下
も無くなる効果もある。
要がなくなった為、ウェーハ研削,P/W,ペレッタイ
ズ工程でのクラック,ウェーハ割れ等による歩留の低下
も無くなる効果もある。
【0023】さらに、アイランドから樹脂の外部への露
出リードが増える為熱放散性に有利となりデバイスの平
均故障率の低減にも貢献することが出来るという効果が
ある。
出リードが増える為熱放散性に有利となりデバイスの平
均故障率の低減にも貢献することが出来るという効果が
ある。
【図1】本発明の第1の実施例のリードフレームの平面
図である。
図である。
【図2】本発明の第1の実施例の樹脂封止後のパッケー
ジの断面図である。
ジの断面図である。
【図3】本発明の第2の実施例の樹脂封止後のパッケー
ジの断面図である。
ジの断面図である。
【図4】従来の樹脂封止型半導体装置のリードフレーム
の一例の平面図である。
の一例の平面図である。
【図5】従来の樹脂封止型半導体装置の樹脂封止後のパ
ッケージの一例の断面図である。
ッケージの一例の断面図である。
【図6】従来の樹脂封止半導体装置の樹脂封止後のアイ
ランドの傾きの一例を示すパッケージの断面図である。
ランドの傾きの一例を示すパッケージの断面図である。
1a,1b リードフレーム 2a,2b 吊りリード 3a,3b 支持リード 4 アイランド 5 Auワイヤ 6 ペレット 7 樹脂
Claims (2)
- 【請求項1】 リードフレームの半導体素子搭載部に搭
載された半導体素子を封止樹脂にて封止した樹脂封止型
半導体装置において、前記半導体素子搭載部の搭載面の
裏面上の外周と中央部に直立した前記封止樹脂の外面ま
で達する長さの支持リードを設けとことを特徴とする樹
脂封止型半導体装置。 - 【請求項2】 請求項1記載の樹脂封止型半導体装置に
おいて、リードフレームの半導体素子搭載部の搭載面上
の外周に直立した封止樹脂の外面まで達する長さの絶縁
テープにより被覆された支持リードを植立したこと特徴
とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20904991A JPH0547979A (ja) | 1991-08-21 | 1991-08-21 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20904991A JPH0547979A (ja) | 1991-08-21 | 1991-08-21 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0547979A true JPH0547979A (ja) | 1993-02-26 |
Family
ID=16566407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20904991A Pending JPH0547979A (ja) | 1991-08-21 | 1991-08-21 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0547979A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334109A (ja) * | 1993-05-27 | 1994-12-02 | Hitachi Cable Ltd | 半導体装置用リードフレームと半導体装置の製造方法 |
JPH0851177A (ja) * | 1994-08-05 | 1996-02-20 | Sony Corp | リードフレーム |
US5578871A (en) * | 1994-10-18 | 1996-11-26 | Fierkens; Richard H. J. | Integrated circuit package and method of making the same |
WO1998002920A1 (de) * | 1996-07-16 | 1998-01-22 | Siemens Aktiengesellschaft | Halbleiter-modul |
US5994784A (en) * | 1997-12-18 | 1999-11-30 | Micron Technology, Inc. | Die positioning in integrated circuit packaging |
US6028368A (en) * | 1997-02-13 | 2000-02-22 | Nec Corporation | Semiconductor device with potting resin structures |
US6111315A (en) * | 1997-01-21 | 2000-08-29 | Texas Instruments Incorporated | Semiconductor package with offset die pad |
US6639306B2 (en) * | 1998-07-30 | 2003-10-28 | Siliconware Precision Industries, Co., Ltd. | Semiconductor package having a die pad with downward-extended tabs |
JP2005191333A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
US9620391B2 (en) | 2002-10-11 | 2017-04-11 | Micronas Gmbh | Electronic component with a leadframe |
-
1991
- 1991-08-21 JP JP20904991A patent/JPH0547979A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334109A (ja) * | 1993-05-27 | 1994-12-02 | Hitachi Cable Ltd | 半導体装置用リードフレームと半導体装置の製造方法 |
JPH0851177A (ja) * | 1994-08-05 | 1996-02-20 | Sony Corp | リードフレーム |
US5578871A (en) * | 1994-10-18 | 1996-11-26 | Fierkens; Richard H. J. | Integrated circuit package and method of making the same |
WO1998002920A1 (de) * | 1996-07-16 | 1998-01-22 | Siemens Aktiengesellschaft | Halbleiter-modul |
US6111315A (en) * | 1997-01-21 | 2000-08-29 | Texas Instruments Incorporated | Semiconductor package with offset die pad |
US6028368A (en) * | 1997-02-13 | 2000-02-22 | Nec Corporation | Semiconductor device with potting resin structures |
US5994784A (en) * | 1997-12-18 | 1999-11-30 | Micron Technology, Inc. | Die positioning in integrated circuit packaging |
US6639306B2 (en) * | 1998-07-30 | 2003-10-28 | Siliconware Precision Industries, Co., Ltd. | Semiconductor package having a die pad with downward-extended tabs |
US9620391B2 (en) | 2002-10-11 | 2017-04-11 | Micronas Gmbh | Electronic component with a leadframe |
JP2005191333A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437429B1 (en) | Semiconductor package with metal pads | |
JP3012816B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US7642638B2 (en) | Inverted lead frame in substrate | |
JPH0547979A (ja) | 樹脂封止型半導体装置 | |
US6946729B2 (en) | Wafer level package structure with a heat slug | |
JPH04269856A (ja) | 半導体集積回路装置 | |
KR100391094B1 (ko) | 듀얼 다이 패키지와 그 제조 방법 | |
JP4611569B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
US6440779B1 (en) | Semiconductor package based on window pad type of leadframe and method of fabricating the same | |
JP3565114B2 (ja) | 樹脂封止型半導体装置 | |
KR20010070247A (ko) | 수지봉지형 반도체장치 및 그 제조방법 | |
JP2001185567A (ja) | 半導体装置およびその製造方法 | |
JP3063847B2 (ja) | リードフレーム及びそれを用いた半導体装置 | |
JPH08288428A (ja) | 樹脂封止型半導体装置 | |
JP3013810B2 (ja) | 半導体装置の製造方法 | |
KR100729028B1 (ko) | 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지 | |
JPH0437050A (ja) | 樹脂封止型半導体装置 | |
JPH05259360A (ja) | 樹脂封止型半導体装置 | |
JPH09321213A (ja) | 半導体装置 | |
KR950001144B1 (ko) | 리이드프레임을 갖춘 반도체패키지 | |
JP3195515B2 (ja) | 半導体装置及びその製造方法 | |
TWI255533B (en) | Semiconductor package with lead frame for preventing delamination and dissipating heat | |
JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JPS6384054A (ja) | 樹脂封止型半導体装置 | |
JPH05291473A (ja) | 樹脂封止型半導体装置およびそれに用いるリードフレーム |