KR950001144B1 - 리이드프레임을 갖춘 반도체패키지 - Google Patents

Abstract

내용없음.

Description

리이드프레임을 갖춘 반도체패키지

제1도는 종래의 리이드프레임의 단면도.

제2도는 종래 반도체패키지의 단면도.

제3도는 본 발명에 따른 리이드프레임의 단면도.

제4도는 본 발명 반도체패키지의 단면도.

제5도는 반도체칩과 연결된 리이드프레임의 평면도.

제6도는 반도체칩과 연결된 리이드프레임의 단면도이다.

본 발명은 여러 종류의 디바이스(device)에 적용할 수 있는 리이드프레임을 갖춘 반도체패키지에 관한 것이다.

종래의 반도체패키지는 제2도에 도시한 바와 같이, 반도체칩(4)을 리이드프레임패드(1)상에 접착제(5)를 이용하여 접합하고, 내부리이드(2)와 칩(4)의 본딩패드를 와이어(3)로 연결하여 수지봉지시킨 구조로 되어 있다. 이러한 반도체패키지는 내부리이드(2)와 칩(4)의 본딩패드를 와이어(3)로 연결하여 수지봉지시킨 구조로 되어 있다. 이러한 반도체패키지는 내부리이드(2) 및 외부리이드를 안정적으로 지지해주는 리이드프레임의 패드상에 전도성 수지인 은(Ag) 에폭시(epoxy)를 돗딩(dotting)하고 그위에 칩을 접착시킨 후 약 한시간 정도 경화(cure)시키고, 이어, 와이어 본더(Wire Bonder)의 히터 블럭(Heater Block)에 열을 가한 후, 클램프(Clamp)로 리이드프레임을 고정시키고 와이어로 칩(4)의 본딩패드와 리이드프레임의 내부리이드(2)간을 연결하고 칩(4)을 보호하기 위해 수직(6)로 몰딩하여 봉합시킴으로써 제조되는 것이다.

이러한 구조의 반도체패키지에서는 동일패키지일지라도 적용되는 디바이스에 따라 여러 종류의 리이드프레임이 필요하고 다이본딩 및 와이어본딩 공정시 그에 따라 여러개의 서로 다른 치공구가 필요하게 된다.

또한, 종래의 LOC구조의 반도체패키지는 칩상에 내부리이드 및 버스바내부리이드를 절연테이프에 의해 접착하고 와이어본딩에 의해 와이어로 내부리이드를 칩과 연결하여 수지로 봉합시킨 구조로 되어 있다. 이 경우 반도체칩상에 리이드프레임의 내부리이드가 위치하고 있으며 칩의 본딩패드는 칩의 중앙 또는 사이드(Side)에 위치하고 있다.

이와 같이 종래의 패키지의 경우는 반도체칩(4)의 하면에 리이드프레임패드(1)가 설치되어 있기 때문에 반도체칩(4)에서 발생하는 열을 효과적으로 방출시킬 수 없을 뿐만 아니라 몰딩컴파운드내에 존재하는 우라늄 등에 의한 알파파티클에러발생에 의한 신뢰성이 저하되는 결점이 있었다.

이러한 결점은 반도체칩(4)의 상부가 외부의 영향을 많이 받는 구조를 갖기 때문이며, 디바이스의 동작이 주로 반도체칩(4)의 상부에서 이루어지므로 반도체칩(4)의 상부가 외부로부터 영향을 많이 받으면 받을수록 그만큼 신뢰성은 저하하게 된다.

또한 박막패키지의 경우에는 몰딩시 루프컨트롤(Loop Control)이 어려워 와이어 돌출현상이 나타나 패키지 불량을 야키시키는 문제점도 있었다.

본 발명은 상기한 종래 패키지의 결점 및 문제점들을 해결하고자 안출된 것으로서 반도체칩의 윗면에 리이드프레임패드를 설치함으로써 반도체칩에서 발생하는 열을 효과적으로 방출시킴과 더불어 몰딩컴파운드내에 존재하는 우라늄 등에 의한 파티클에러 발생문제를 없애고 리이드프레임에 형성된 딤플이 반도체칩의 상부면에 위치하게 되어 반도체칩의 상부면측을 몰딩컴파운드와 양호하게 결합할 수 있고 몰딩시 와이어 돌출현상에 의한 패키지 불량이 일어나지 않으며 신뢰성 향상을 도모할 수 있으며, 패키지의 폭과 높이를 줄일 수 있는 리이드프레임을 갖춘 반도체패키지를 제공함에 그 목적이 있다.

또한 본 발명의 다른 목적은 보다 효율적으로 와이어 루프의 높이를 조절할 수 있는 리이드프레임을 갖춘 반도체패키지를 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명 반도체패키지는 반도체칩(14)을 안정적으로 지지해주는 패드부(11)가 있는 리이드프레임과 상기 패드부(11) 주위에 배열된 내부리이드(12)와 내부리이드(12)의 연장인 외부리이드와 폴리이미드테이프(15)와 수지(16)로 이루어진 반도체패키지에 있어서, 리이드프레임의 내부리이드가 반도체칩(14)이 아닌 프레임의 패드부와 분리된 위치에 있고, 반도체칩(14)의 상부면에 폴리이미드테이프(15)를 통해 딥플(Dimple)을 위로하여 리이드프레임패드부(11)를 설치하되 상기 리이드프레임의 패드부(11) 크기를 반도체칩(14)보다 작도록 하여 리이드프레임의 패드부(11)가 설치되지 않은 반도체칩(14)의 가장자리 상부면에 와이어본딩패드(17)를 형성한 구성을 갖는다.

이하, 첨부된 도면을 참조로 하여 본 발명의 작용 및 효과를 상세히 설명한다.

제4도는 본 발명 반도체패키지의 단면도로서, 도면부호 11은 반도체칩상에 접착되는 리이드프레임패드부를 나타내며, 도면부호 12는 내부리이드 칩(14)의 본딩패드(17)와 와이어로 연결되며, 도면부호 15는 반도체칩(14)과 리이드프레임패드부(11)를 연결하는 폴리이미드테이프를 나타낸다.

제4도에 나타낸 바와 같이 본 발명 반도체패키지는 반도체칩(14)을 폴리이미드테이프(15)로 칩크기보다 작은 크기의 리이드프레임패드부(11)와 접착시키고 내부리이드(12)의 선단부가 리이드프레임과 분리되어 와이어(13)로 칩의 본딩패드(17)와 연결된 구조를 갖는다.

상기한 구조로 되어 있는 리이드프레임은 수지(16)로 몰딩시 접착력을 향상시키기 위해 리이드프레임의 상면에 에칭에 의해 딤플(Dimple)을 형성하였다.

제5도는 칩(14)이 탑재된 리이드프레임을 상면에서 바라본 것으로, 반도체칩(14)의 크기보다 작은 크기의 리이드프레임 딤플(Dimple)이 형성된 리이드프레임패드부(11)는 지지바(18)에 의해 지지되고 폴리이미드테이프(15)에 의해 칩과 접속되어 있다.

제6도는 칩이 탑재된 리이드프레임의 단면도를 나타낸 것이다.

이상과 같은 본 발명 리이드프레임을 갖춘 반도체패키지는 단일 리이드프레임으로 여러 디바이스에 적용할 수 있으며, 이에 따라 리이드프레임의 종류를 줄일 수 있으므로 다이본딩 및 와이어본딩 공정시 불필요한 투자비를 줄일 수 있다. 또한 가로방향 및 세로방향의 길이가 같은 패키지나, TSOP(Thin Small Outline Package) 및 TQFP(Thin Quad Flat Package)와 같은 박막패키지에 적용하면 리이드프레임의 두께만큼 여유를 가질 수 있어서 와이어루프의 높이제어에 많은 잇점이 있으므로 박막패키지 개발에 유용하게 이용할 수 있는 장점이 있다.

뿐만 아니라 반도체칩의 윗면에 리이드프레임패드를 설치함으로써 반도체칩에서 발생하는 열을 효과적으로 방출시킴과 더불어 몰딩컴파운드내에 존재하는 우라늄 등에 의한 파티클에러 발생문제를 없애고 리이드프레임에 형성된 딤플이 반도체칩의 상부면에 위치하게 되어 반도체칩의 상부면측을 몰딩컴파운드와 양호하게 결합할 수 있고 몰딩시 와이어 돌출현상에 의한 패키지 불량이 일어나지 않으며 신뢰성 향상을 도모할 수 있으며, 패키지의 폭과 높이를 줄일 수 있는 장점이 있다.

Claims (1)

1. 반도체칩(14)을 안정적으로 지지해주는 패드부(11)가 있는 리이드프레임과 상기 패드부(11)주위에 배열된 내부리이드(12)와 내부리이드(12)의 연장인 외부리이드와 폴리이미드테이프(15)와 수지(16)로 이루어진 반도체패키지에 있어서, 리이드프레임의 내부리이드가 반도체칩(14)이 아닌 프레임의 패드부와 분리된 위치에 있고, 반도체칩(14)의 상부면에 폴리이미드테이프(15)를 통해 딤플(Dimple)을 위로하여 리이드프레임패드부(11)를 설치하되 상기 리이드프레임의 패드부(11) 크기를 반도체칩(14)보다 작도록하여 리이드프레임의 패드부(11)가 설치되지 않은 반도체칩(14)의 가장자리 상부면에 와이어본딩패드(17)를 형성한 리이드프레임을 갖춘 반도체패키지.