JPH03163858A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH03163858A
JPH03163858A JP2173065A JP17306590A JPH03163858A JP H03163858 A JPH03163858 A JP H03163858A JP 2173065 A JP2173065 A JP 2173065A JP 17306590 A JP17306590 A JP 17306590A JP H03163858 A JPH03163858 A JP H03163858A
Authority
JP
Japan
Prior art keywords
bed
semiconductor chip
chip
resin
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2173065A
Other languages
English (en)
Other versions
JPH0777256B2 (ja
Inventor
Hiromichi Sawatani
沢谷　博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2173065A priority Critical patent/JPH0777256B2/ja
Priority to MYPI90001403A priority patent/MY106858A/en
Priority to DE69034110T priority patent/DE69034110T2/de
Priority to EP90116251A priority patent/EP0414257B1/en
Priority to SG1996002863A priority patent/SG67890A1/en
Publication of JPH03163858A publication Critical patent/JPH03163858A/ja
Priority to US07/803,783 priority patent/US5196992A/en
Publication of JPH0777256B2 publication Critical patent/JPH0777256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明はサイズか非常に小さい半導体チップをパッケ
ージ内に封止する樹脂封止型半導体装置に関する。
（従来の技術） 半導体チップサイズの縮小化は素子の微細化に伴って向
上してきた。一般にサイズの小さい半導体チップほど機
械的応力が小さく破損しにくい。
また、大きいものに比べて温度環境の変化にも信頼性が
高く、コスト的にみても安価でできる。さらに、高速動
作、低消費電力等、電気的特性に優れたものが実現でき
る。
第６図は前記のような特長をもつ非常に小さい半導体チ
ップを樹脂封止した従来の半導体装置の断面図である。
リードフレームのベッドｃｌ上に半導体チップ６２がダ
イボンディングされ、リードフレームのリード６３とチ
ップ６２上の電極パツド６４とがボンディングワイヤ６
５により接続され、モールド樹脂６６により封止されて
いる。リードフレームの加工寸法に限度があるため、図
示のように非常に小さい半導体チップ６２に対してリー
ド６３を充分に接近して配置することができず、ボンデ
ィングワイヤ６５は必然的に長くなる。
すると、樹脂封止前には正常な位置にあるボンディング
ワイヤ６５も樹脂封止後には樹脂封止時の圧力によって
破線Ａのようにワイヤ流れを起こしまい、他のボンディ
ングワイヤと接触して不良品になることが少なくない。
そこで、このような問題を舶′決する１つの手段として
は第７図の断面図に示すようにチップ６２とリードＢ３
との間をＴ　Ａ　Ｂ　（　ｔａｐｅ　ａｕｔｏｍａｔｅ
ｄｂｏｎｄｉｎｇ　）方式によるＴＡＢテープ６７で接
続するものが知られている。ＴＡＢテープ６７は樹脂封
止時の圧力にも耐えることができ、変形することはない
。しかし、ＴＡＢ方式の場合、ボンディングの際、チッ
プのエッジ部分と接触しな・いように、また、圧着動作
でチップ側にダメージを与えないようにチップ６２の電
極パッド６４上にバンプ（突起電極）６８を形成する必
要があり、このバンプ６８を形成する特殊な装置を必要
とする。このため、製造工程上の設備投資がコスト高に
つながり、売価の小さい製品にこのＴＡＢ方式を採用す
ることは経済的に困難である。
（発明が解決しようとする課題） このように従来では、サイズが非常に小さい半導体チッ
プを樹脂封正により製品化する場合、リードフレームの
加工寸法に限度があって、ボンディングワイヤが長くな
る。このため、樹脂封止時においてワイヤ流れ等が生じ
て不良が発生しゃすくなる。この対処策としてチップの
電極パッドとリードとのボンディングはＴＡＢ方式が採
用される。しかし、特に売価の小さい製品にこのＴＡＢ
方式を採用することは製造工程上の設備投資にコストが
かかることになり経済的に問題かある。
この発明は上記のような事情を考慮してなされたちので
あり、その目的は、安価で、信軸性が高＜、量産性に富
む樹脂封止型半導体装置を堤供す５ ることにある。
［発明の構或］ （課題を解決するための手段） この発明の樹脂封止型半導体装置は、複数個の電極が表
面上に配設された半導体チップと、前記半導体チップが
固着されるべッドと、前記ベッドの表面もしくは裏面の
周辺部に、ベッドからはみ出すように固定され、表面に
配線パターンが形成された絶縁配線基板と、前記ベッド
の周囲に配置された複数のリードフレームと、前記半導
体チップの表面上に配設された電極と前記絶縁配線基板
の表面に形成された配線パターンの一方端部とを接続す
る第１の接続手段と、前記リードフレームと前記絶縁配
線基板の表面に形成された配線バターンの他方端部とを
接続する第２の接続手段とから構成される。
また、この発明の樹脂封止型半導体装置は、複数個の電
極が表面上に配設された半導体チップと前記半導体チッ
プが固着されるべッドと、前記半導体チップ周辺に隣接
して前記ベッド上に固定さ６ れ、表面に配線パターンを有して前記電極と配線される
絶縁配線基板と、前記ベッドの周囲に配置された複数の
リードフレームと、前記絶縁配線基板内の配線パターン
と前記リードフレームとが接続されるフィルムキャリャ
方式の配線とを具備したことを特徴としている。
（作用） この発明では、ベッドからはみ出すように固定され、表
面に配線パターンが形成された絶縁配線基板により、ベ
ッドとリードフレームのり一ドまでの間隔をうめる。こ
れにより、半導体チップの電極パッドと絶縁配線基板と
の間は短くなり、ＴＡＢ方式を採用しなくてもワイヤボ
ンディングによる接続て信頼性は十分となる。従って、
チップの電極パッド上に、ＴＡＢ方式採用時に必要なバ
ンプ（突起電極）を形戊することもないので、製造コス
トが低減する。
また、絶縁配線基板とリードとの接続にはＴＡＢ方式を
採用してもよい。この場合、バンプを形成する必要がな
いため、それ程コスト高にはならず、むしろ量産性向上
に寄与する。これを応用して、マルチチップパッケージ
（ＭＣＰ）の半導体装置等において、絶縁配線基板とリ
ードとの接続をＴＡＢ方式にすれば、多ピン構造のＭＣ
Ｐに対し、信頼性、量産性の向上をもたらす。
（実施例） 以下、図面を参照してこの発明を実施例により説明する
。
第１図はこの発明の樹脂封止型半導体装置の構成を示す
断面図である。リードフレームのベッド１上に半導体チ
ップｌがはんだ等でダイボンディングされている。ベッ
ド１の表面の端部には絶縁配線基板３がベッドｌからは
み出すようにベッドＩ上に固定されている。この絶縁配
線裁板３上には所望の配線パターンが形成されており、
この基板３上の配線は加工寸法上これ以上接近すること
ができないリードフレームのリード４とチップ２とを接
続するために使用される。チップ２上の複数の人出力電
姓バッド５のそれぞれは、絶縁配線基板３上に形成され
ている図示しない複数の配線パターンの１つの一方の接
続端６に、ボンディングワイヤ７により接続されている
。また、絶縁配線基板３上の他方の接続端８はリ一ド４
とＴＡＢテープ９により接続されている。そして、絶縁
配線基板３を含む半導体チップ２周辺全体がモールド樹
脂１０で覆われ、リード４の一部がアウターリードとし
て外部に露出されている。
上記実施例によれば、非常にサイズの小さい半導体チッ
プ２を樹脂封止して製品化しても、ボンディングワイヤ
７の距離か短いので、樹脂封止時の圧力でボンディング
ワイヤーが変形してもシヨート等の恐れはなく、信頼性
に影響を及ぼすことはない。よって、ワイヤボンディン
グで接続しても十分歩留り良くできる。しかも、チップ
２と絶縁配線基板３とはボンディングワイヤ７により接
続されるので、半導体チップ２の人出力電極パッド５上
にバンプ（突起電極）を形成する特殊な装置を必要とし
ない。従って、新規に設備する装置としてはＴＡＢテー
プ９による接続の絶縁配線基板３とリ一ド４とを接続す
るＯ　Ｌ　Ｂ　（ｏｕｔｅｒ　ｌｅａｄ９ ｂｏｎｄｉｎｇ　）装置だけである。この結果、製造工
程上の設備投資が削減できる。
従って、電極パッド５にバンプを形成し、リード４とを
Ｔ−ＡＢテープによって接続することが経済的に困難な
売価の小さい製品では、絶縁配線基板３を設けることに
よって安価で信頼性のあるものができる。
また、絶縁配線基板３とリード４との接続はＴＡＢ方式
を採用して量産性を高めることができる。この場合、バ
ンプを形成する必要がないため、それ程コスト高にはな
らない。
なお、チップ２と絶縁配線基板３との電気的接続、絶縁
配線基板３とリ一ド４との電気的接続は上記実施例に限
定されない。例えば、第２図に示すように絶縁配線基板
３とリード４とはボンディングワイヤ１１で接続するこ
とも考えられる。また、第３図に示すように絶縁配線基
板３とリード４との電気的接続は、絶縁配線基板３の裏
面にコンタクト部１２を形成し、ワイヤレスボンディン
グするようにしてもよい。このように、半導体チップに
１０ 合わせて最適なボンディングが行われるようにすればよ
い。また、ベッド１が小さく絶縁配線基板３を固定する
余裕がない場合などはベッド１の表面上でなく、裏面に
固着するなど種々の応用が可能である。
第４図はこの発明の他の実施例を示す構成図であり、前
記第１図の構成をＭ　Ｃ　Ｐ　（ｍｕｌＮ　ｃｈｉｐｐ
ａｃｋａｇｅ　）に応用したものである。
つりピン２０で固定された各リードフレームのベッド２
１〜２４上には各半導体チップ２５〜３ｌが適当なレイ
アウトでダイボンディングされている。絶縁配線基板３
２〜３５が各半導体チップ周辺に隣接するように、この
ベッド２１〜２４上にそれぞれ固定されている。この絶
縁配線基板３２〜３５上にはそれぞれ所望の配線パター
ンが形成されており、これらの配線パターンは加工寸法
上これ以上接近することができないリードフレームのリ
ード３６とチップ２５〜３ｌそれぞれとの電気的な接続
をするため、または、チップ２５〜３１それぞれが互い
に接続関係を持つために使用される。チップ２５〜３ｌ
それぞれの表１１ 面上に形成されている複数の入出力電極パッド３７のそ
れぞれは、各絶縁配線基板８２〜３５上に形成されてい
る複数の配線パターンそれぞれのチップ側の接続端３８
に、ボンディングワイヤ３９によって接続されている．
Ｊ糺線パターンそれぞれの基板周縁側端部は他の絶縁ｈ
己線基板の配線パターンの一つと接続関係を持つＪうに
、また、リードフレームのリード３Ｕ＝　Ｕ気的１接続
関係を持つように構威される。前者は例えばＶンディン
グワイヤ４０により行われる。しかし、後者にはＴＡＢ
方式を採用し、ＴＡＢテープ４ｌにより前記各配線パタ
ーンと各リード３Ｂが接続される。”ｌＡ．Ｂテープ４
ｌは、例えばポリイミド樹脂フィルム４　ヒにおいて、
リードフレームのりード３６に対応−　　　　ｊ二銅メ
ッキのリード線４３が形戊されてい，．ものである。そ
して、絶縁配線基板３２〜３５の配紅パターンそれぞれ
の基板周縁側端部と、それに幻，うするリードフレーム
のり一ド３６とを一括接合さ゛る。
第５図は上記第４図のような１成を樹脂封止したＭＣＰ
の断面図である。第５ｌ；と同一の箇所に１２ は同一の符号を付して示している。このように、絶縁配
線基板間やチップと絶縁配線基板とはワイヤボンディン
グされ、絶縁配線基板とそれぞれのり一ド３６とはＴＡ
Ｂテープ４ｌにより接続され、モールド樹脂５１により
封止されている。このような構或によれば、第１図の構
或と同様にバンプを形成する必要がないため、それ程コ
スト高にはならず、リード３６の数が非常に多い多ビン
構造のＭＣＰに対し、信頼性、量産性の向上をもたらす
。
［発明の効果］ 以上説明したようにこの発明によれば、安価でも、信頼
性の高い樹脂封止型半導体装置が提供できる。また、特
にマルチチップパッケージにおいては、信頼性、量産性
の向上が達成できる。
【図面の簡単な説明】
第１図はこの発明の一実施例による構或の断面図、第２
図及び第３図はそれぞれこの発明の応用例による構成の
断面図、第４図はこの発明の他の実施例を示す構成図、
第５図は第４図のような構成を樹脂封１１シたマルチチ
ップパッケージの断１　３ 面図、第６図及び第７図はそれぞれ従来の樹脂封止型半
導体装置の構成を示す断面図である。 １　，　　２１．　　２２，　　２３．　２４・・・リ
ードフレームのベッド、２　，　２５．　２Ｂ，　２７
，　２８，　２９，　３０，　，　３１・・・半導体チ
ップ、３　，　３２，　３３，　３４．　３５・・・絶
縁配線基板、４，３６・・・リードフレームのリード、
５　．　３７・・・人出力電極パッド、８，８．３８・
・・接続端、７　，　３９．４０・・・ボンディングワ
イヤ、９　．　４１・・・ＴＡＢテープ、１０．　５１
・・・モールド樹脂、２０・・・つりビン。

Claims (4)

    【特許請求の範囲】
  1. （１）複数個の電極が表面上に配設された半導体チップ
    と、 前記半導体チップが固着されるべッドと、 前記ベッドの表面もしくは裏面の周辺部に、ベッドから
    はみ出すように固定され、表面に配線パターンが形成さ
    れた絶縁配線基板と、 前記ベッドの周囲に配置された複数のリードフレームと
    、 前記半導体チップの表面上に配設された電極と前記絶縁
    配線基板の表面に形成された配線パターンの一方端部と
    を接続する第１の接続手段と、前記リードフレームと前
    記絶縁配線基板の表面に形成された配線パターンの他方
    端部とを接続する第２の接続手段と を具備したことを特徴とする樹脂封止型半導体装置。
  2. （２）複数個の電極が表面上に配設された半導体チップ
    と、 前記半導体チップが固着されるベッドと、 前記半導体チップ周辺に隣接して前記ベッド上に固定さ
    れ、表面に配線パターンを有して前記電極と配線接続さ
    れる絶縁配線基板と、 前記ベッドの周囲に配置された複数のリードフレームと
    、 前記絶縁配線基板内の配線パターンと前記リードフレー
    ムとが接続されるフィルムキャリヤ方式の配線と を具備したことを特徴とする樹脂封止型半導体装置。
  3. （３）前記半導体チップは前記べッド上に複数搭載され
    ることを特徴とする請求項１または２記載の樹脂封止型
    半導体装置。
  4. （４）前記絶縁配線基板は複数分離して存在し、これら
    配線基板どうし接続関係を持つことを特徴とする請求項
    １または２記載の樹脂封止型半導体装置。
JP2173065A 1989-08-25 1990-06-29 樹脂封止型半導体装置 Expired - Fee Related JPH0777256B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2173065A JPH0777256B2 (ja) 1989-08-25 1990-06-29 樹脂封止型半導体装置
MYPI90001403A MY106858A (en) 1989-08-25 1990-08-21 Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin.
DE69034110T DE69034110T2 (de) 1989-08-25 1990-08-24 Halbleiteranordnung des Harzverkapselungstyps, in dem ein sehr kleiner Halbleiterchip mit Harz versiegelt ist
EP90116251A EP0414257B1 (en) 1989-08-25 1990-08-24 Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
SG1996002863A SG67890A1 (en) 1989-08-25 1990-08-24 Resin-sealed semiconductor device
US07/803,783 US5196992A (en) 1989-08-25 1991-12-06 Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-219404 1989-08-25
JP21940489 1989-08-25
JP2173065A JPH0777256B2 (ja) 1989-08-25 1990-06-29 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH03163858A true JPH03163858A (ja) 1991-07-15
JPH0777256B2 JPH0777256B2 (ja) 1995-08-16

Family

ID=26495191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2173065A Expired - Fee Related JPH0777256B2 (ja) 1989-08-25 1990-06-29 樹脂封止型半導体装置

Country Status (5)

Country Link
EP (1) EP0414257B1 (ja)
JP (1) JPH0777256B2 (ja)
DE (1) DE69034110T2 (ja)
MY (1) MY106858A (ja)
SG (1) SG67890A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH0831879A (ja) * 1994-07-18 1996-02-02 Fujitsu Ltd 半導体装置とｔａｂテープ及びそれぞれの製造方法
DE102008051491A1 (de) * 2008-10-13 2010-04-29 Tyco Electronics Amp Gmbh Leadframe für elektronische Bauelemente
JP7179712B2 (ja) * 2019-12-26 2022-11-29 株式会社東芝 ディスク装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183936A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置
JPS62226649A (ja) * 1986-03-28 1987-10-05 Toshiba Corp ハイブリツド型半導体装置
JPS6334968A (ja) * 1986-07-29 1988-02-15 Nec Corp 半導体装置
JPS6387846U (ja) * 1986-11-27 1988-06-08

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183936A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置
JPS62226649A (ja) * 1986-03-28 1987-10-05 Toshiba Corp ハイブリツド型半導体装置
JPS6334968A (ja) * 1986-07-29 1988-02-15 Nec Corp 半導体装置
JPS6387846U (ja) * 1986-11-27 1988-06-08

Also Published As

Publication number Publication date
DE69034110D1 (de) 2003-11-20
MY106858A (en) 1995-08-30
EP0414257B1 (en) 2003-10-15
SG67890A1 (en) 1999-10-19
EP0414257A3 (en) 1991-07-31
EP0414257A2 (en) 1991-02-27
JPH0777256B2 (ja) 1995-08-16
DE69034110T2 (de) 2004-07-15

Similar Documents

Publication Publication Date Title
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US5907769A (en) Leads under chip in conventional IC package
US6080264A (en) Combination of semiconductor interconnect
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JPH0546045U (ja) 半導体パツケージ
US20160155710A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP4146290B2 (ja) 半導体装置
JP2001274316A (ja) 半導体装置及びその製造方法
US5196992A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
KR100780691B1 (ko) 폴딩 칩 플래나 스택 패키지
JPH03163858A (ja) 樹脂封止型半導体装置
JPH0322544A (ja) 半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
CN218160365U (zh) 封装结构
US20080038872A1 (en) Method of manufacturing semiconductor device
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
KR950007011Y1 (ko) 수지밀봉형 반도체장치
JP2001085604A (ja) 半導体装置
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JP2005142284A (ja) 半導体装置
JPH0287635A (ja) セラミック・パッケージ型半導体装置
JP2002100719A (ja) 樹脂封止型半導体装置
JP2005150294A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees