JPS6334968A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6334968A
JPS6334968A JP17967586A JP17967586A JPS6334968A JP S6334968 A JPS6334968 A JP S6334968A JP 17967586 A JP17967586 A JP 17967586A JP 17967586 A JP17967586 A JP 17967586A JP S6334968 A JPS6334968 A JP S6334968A
Authority
JP
Japan
Prior art keywords
semiconductor element
main surface
lead
wiring pattern
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17967586A
Other languages
English (en)
Other versions
JPH0666354B2 (ja
Inventor
Hiroyuki Yamaguchi
宏之 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61179675A priority Critical patent/JPH0666354B2/ja
Publication of JPS6334968A publication Critical patent/JPS6334968A/ja
Publication of JPH0666354B2 publication Critical patent/JPH0666354B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置のリードフレームに関する。
〔従来の技術〕
半導体装置の封止構造として、エポキシ樹脂等の樹脂を
充填する構成がある。この樹脂封止型の半導体装置のリ
ードフレームは、鉄にニッケルを42%含有させた込わ
ゆる二元合金(通称42合金)や銅を主体とした銅系の
金属薄板を用いてエツチングあるいはプレス加工により
製造されたもので、第2図に示すように、半導体素子4
を固定するだめの半導体素子固定部3と、この半導体素
子4と外部との電気的導通をとるためのリード部2とか
ら成っている。
半導体装置の製造工程では、まず金片、銀ペースト等の
σ−材を用いて、リードフレームの半導体素子固定部3
に半導体素子4を固定する。次に金、アルミニウム等の
金属細線7Cを用いて、半導体素子4の上の電極と、リ
ードフレームのIJ−ド部2とを接続し、半導体素子4
とリード部2の電気的導通をとる。
次に、リード部2の一部を除いた部分を、樹脂1で充填
して封止する。この樹脂1が充填されなかった部分のリ
ード部2が外部電極となる。このリード部2を所望の形
状に成形し、品名等を捺印し、半導体装置を形成する。
最後に外観、電気的特性等の検奔を行ない、半導体装置
が完成する。
〔発明が解決しようとする問題点〕
前述した従来のリードフレームでは、リードの本数が増
加していくと、製造上、限界がある。
例えば、リードの本数が100本の場合、約10簡の正
方形の一辺に25本のリードを並べる必要がある。この
ためKは、リード間のピッチが0.4瓢でリードの幅が
0.3鰭程度のリードフレームが必要となる。リードフ
レームに用いる金属板の厚みが0.15mt前後である
ため、このようなリードフレームを作製するためには、
金属板の板厚より細かいパターンを加工することになる
。これは、現行のエツチング及びプレス加工の技術では
作製が困難であり、これ以上のリード本数となると、作
製できなくなってしまう。
半導体素子とリード部との距離を犬きくすれば、リード
間のピッチを広くすることができる。しかし、こうする
と半導体素子上の電極とリード部とを接続する金属細線
の長さも長くなってしまう。
金属細線が長くなると、自重で垂れ下がってしまい、所
望のループ形状が得られなくなってしまう。金属細線が
垂れ下がり、半導体素子の周辺部等に接触すると、電気
的に短絡されてしまい、半導体装置の所定の動作や特性
等が得られなくなってしまう。
また、金属細線が長すぎると、封止用の樹脂を充填する
ときに、金属細線が樹脂におされて変形しやすくなる。
また、変形したときの変位量も大きくなる。このため隣
シ合う金属細線どうしが接触してし甘うことがある。こ
うなると、リード間が短絡されてしまい、やはり半導体
装置としての機能をはたさなくなってしまう。以上のよ
うに、半導体素子とリード部との距離には限度があシ、
むやみに長くすることはできない。
本発明の目的は、前記欠点を解決し、リードの数が多く
なっても短絡事故等が生じないようにした半導体装置の
リードフレームを提供することにある。
〔問題点を解決するだめの手段〕
本発明の半導体装置のリードフレームの構成は、半導体
素子が固着される主面を備えた固定部のうち、前記半導
体素子が固着されない部分の前記主面に、絶縁物を取り
付け、この絶縁物の上に配線のための導電パターンを形
成していることを特徴とする。
〔実施例〕
次に図面を参照しながら本発明の詳細な説明する。
第1図は本発明の実施例の半導体装置のリードフレーム
の断面図である。同図において、半導体素子固定部3の
主面周辺部に、金片等のロー材を用いて絶縁物5が設け
られている。この絶縁物5の上には、導電体の配線パタ
ーン6が設けられている。まず、半導体素子固定部3の
主面中央に金片等のロー材を用いて半導体素子4をロー
付けする。
次に、半導体素子4の電極と配線パターン6とを金属細
線7aで接続する。更に、配線パターン6とリード部2
を金属細線7bで接続する。これで、配線パターン6を
介して半導体素子4とリード部2との電気的導通がとら
れる。
次に、リード部2の一部を除いた部分を封止樹脂1で充
填して、外気からし中断する。
本実施例では、半導体素子4とリード部2との間に配線
パターン6を設け、両者の電気的導通の中介をするため
、金属細線7a、7bの長さを長くせずに、半導体素子
4とリード部2との距離を大きくすることができる。
このため、従来作製が困難だったリード本数が100本
以上のリードフレームも容易に作製することができる。
〔発明の効果〕
以上説明したように、本発明は、半導体装置用リードフ
レームの半導体素子固定部の周辺部に絶縁物を取り付け
、前記絶縁物の上に配線用の導電体のパターンを設けた
ことにより、リード本数が100本以上のリードフレー
ムを容易に作製することができる。
【図面の簡単な説明】
第1図は本発明の実施例の半導体装置のリードフレーム
の断面図、第2図は従来の半導体装置のリードフレーム
の断面図である。 1・・・・・・封止樹脂、2・・・・・・リード、3・
・・・・・半導体素子の固定部、4・・・・・・半導体
素子、5・・・・・・絶縁物、6・・・・・・導電体の
配線パターン、7a、7b、7c・・・・・・金属細線
。 代理人 弁理士  内 原   晋 売1ワ 峯Z珊

Claims (1)

    【特許請求の範囲】
  1. 半導体素子が固着される主面を備えた固定部のうち、前
    記半導体素子が固着されない部分の前記主面に、絶縁物
    を取り付け、この絶縁物の上に配線のための導電パター
    ンを形成していることを特徴とする半導体装置のリード
    フレーム。
JP61179675A 1986-07-29 1986-07-29 半導体装置 Expired - Lifetime JPH0666354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61179675A JPH0666354B2 (ja) 1986-07-29 1986-07-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61179675A JPH0666354B2 (ja) 1986-07-29 1986-07-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS6334968A true JPS6334968A (ja) 1988-02-15
JPH0666354B2 JPH0666354B2 (ja) 1994-08-24

Family

ID=16069908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61179675A Expired - Lifetime JPH0666354B2 (ja) 1986-07-29 1986-07-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH0666354B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0378209A2 (en) * 1989-01-11 1990-07-18 Kabushiki Kaisha Toshiba Hybrid resin-sealed semiconductor device
JPH0372585A (ja) * 1989-05-29 1991-03-27 Tomoegawa Paper Co Ltd 接着シート及び半導体装置
JPH03163858A (ja) * 1989-08-25 1991-07-15 Toshiba Corp 樹脂封止型半導体装置
JPH04192429A (ja) * 1990-11-27 1992-07-10 Sumitomo Metal Mining Co Ltd 複合リードフレーム
JPH04192450A (ja) * 1990-11-27 1992-07-10 Sumitomo Metal Mining Co Ltd 複合リードフレーム
JPH04192449A (ja) * 1990-11-27 1992-07-10 Sumitomo Metal Mining Co Ltd 複合リードフレーム
JPH04239161A (ja) * 1991-01-11 1992-08-27 Nec Corp 樹脂封止型半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0378209A2 (en) * 1989-01-11 1990-07-18 Kabushiki Kaisha Toshiba Hybrid resin-sealed semiconductor device
JPH0372585A (ja) * 1989-05-29 1991-03-27 Tomoegawa Paper Co Ltd 接着シート及び半導体装置
JPH03163858A (ja) * 1989-08-25 1991-07-15 Toshiba Corp 樹脂封止型半導体装置
JPH04192429A (ja) * 1990-11-27 1992-07-10 Sumitomo Metal Mining Co Ltd 複合リードフレーム
JPH04192450A (ja) * 1990-11-27 1992-07-10 Sumitomo Metal Mining Co Ltd 複合リードフレーム
JPH04192449A (ja) * 1990-11-27 1992-07-10 Sumitomo Metal Mining Co Ltd 複合リードフレーム
JP2516709B2 (ja) * 1990-11-27 1996-07-24 住友金属鉱山株式会社 複合リ―ドフレ―ム
JPH04239161A (ja) * 1991-01-11 1992-08-27 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPH0666354B2 (ja) 1994-08-24

Similar Documents

Publication Publication Date Title
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP2001024135A (ja) 半導体装置の製造方法
JP2005317998A5 (ja)
JPH06302653A (ja) 半導体装置
US3577633A (en) Method of making a semiconductor device
JP2000188366A (ja) 半導体装置
JPS6334968A (ja) 半導体装置
JPS63258050A (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JPH0567697A (ja) 樹脂封止型半導体装置
JP4137981B2 (ja) 半導体装置の製造方法
JPH0574831A (ja) 半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
JP2765083B2 (ja) 樹脂封止型半導体装置
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
JP3153185B2 (ja) 半導体装置
JP2897409B2 (ja) Icパッケージ
JP3107648B2 (ja) 半導体装置
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP2000196004A (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JPH04119653A (ja) 集積回路素子
JPH06326227A (ja) 多層リードフレームの製造方法及び構造
JPH04146659A (ja) 半導体装置およびその製造方法