JP2000196004A - 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 - Google Patents
半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置Info
- Publication number
- JP2000196004A JP2000196004A JP37686198A JP37686198A JP2000196004A JP 2000196004 A JP2000196004 A JP 2000196004A JP 37686198 A JP37686198 A JP 37686198A JP 37686198 A JP37686198 A JP 37686198A JP 2000196004 A JP2000196004 A JP 2000196004A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- connection terminal
- lead frame
- external connection
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体装置全体の大きさが大きくならず、安
価な半導体装置用リードフレーム及びこれを用いた半導
体装置を提供する。 【解決手段】 半導体素子搭載部２０を中心にして外方
に伸びる複数の導体リード３０、４０を有する半導体装
置用リードフレーム１０において、導体リード３０、４
０の内側先部に外部接続端子ランド３１、４１を有し、
内側先部と外側先部の間の中間部３３、４３に１個又は
複数個の内部接続端子ランド３４、３５、４４を有して
いる。
価な半導体装置用リードフレーム及びこれを用いた半導
体装置を提供する。 【解決手段】 半導体素子搭載部２０を中心にして外方
に伸びる複数の導体リード３０、４０を有する半導体装
置用リードフレーム１０において、導体リード３０、４
０の内側先部に外部接続端子ランド３１、４１を有し、
内側先部と外側先部の間の中間部３３、４３に１個又は
複数個の内部接続端子ランド３４、３５、４４を有して
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子と外部
配線基板とを接続する半導体装置用リードフレーム及び
これを用いた半導体装置に関する。
配線基板とを接続する半導体装置用リードフレーム及び
これを用いた半導体装置に関する。
【０００２】
【従来の技術】従来、半導体装置用リードフレームは、
Ｃｕ系合金又はＦｅ系合金などの金属材料からプレス加
工又はエッチング加工によって不要部分を除去して、中
央部に半導体素子搭載部を形成し、その周囲に複数の導
体リードを形成している。導体リードには外部配線基板
に接続される外部接続端子パッドと、表面処理を施した
内部接続端子ランドとが形成されている。半導体素子は
半導体装置用リードフレームの半導体素子搭載部に搭載
され、半導体素子の電極パッドと導体リードの内部接続
端子ランドとをボンディングワイヤによって接続し、半
導体素子と内部接続端子ランドを含めて封止樹脂により
封止し、半導体装置を形成している。このような半導体
装置には、導体リードを半導体装置本体の周辺の４方向
にそれぞれ間隔をあけて複数個並べたＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）タイプと、対向する２方
向にそれぞれ間隔をあけて複数個並べたＤＩＰ（Ｄｕａ
ｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）タイプとがある
が、いずれのタイプの半導体装置も、導体リードを半導
体素子の周囲から外側に設け、外部接続端子も導体リー
ドの外側に形成されている。
Ｃｕ系合金又はＦｅ系合金などの金属材料からプレス加
工又はエッチング加工によって不要部分を除去して、中
央部に半導体素子搭載部を形成し、その周囲に複数の導
体リードを形成している。導体リードには外部配線基板
に接続される外部接続端子パッドと、表面処理を施した
内部接続端子ランドとが形成されている。半導体素子は
半導体装置用リードフレームの半導体素子搭載部に搭載
され、半導体素子の電極パッドと導体リードの内部接続
端子ランドとをボンディングワイヤによって接続し、半
導体素子と内部接続端子ランドを含めて封止樹脂により
封止し、半導体装置を形成している。このような半導体
装置には、導体リードを半導体装置本体の周辺の４方向
にそれぞれ間隔をあけて複数個並べたＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）タイプと、対向する２方
向にそれぞれ間隔をあけて複数個並べたＤＩＰ（Ｄｕａ
ｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）タイプとがある
が、いずれのタイプの半導体装置も、導体リードを半導
体素子の周囲から外側に設け、外部接続端子も導体リー
ドの外側に形成されている。
【０００３】
【発明が解決しようとする課題】ところが、前記従来技
術では、メモリの容量が増えるなど、半導体素子の大き
さが大きくなると、それに伴って導体リードが更に半導
体素子の外側に移動した位置に配置され、半導体装置及
び半導体装置用リードフレーム全体が大きくなり、一定
の面積を持つ外部配線基板に搭載する半導体装置の数が
少なくなるという問題があった。本発明はかかる事情に
鑑みてなされたもので、半導体装置全体の大きさが大き
くならず、安価な半導体装置用リードフレーム及びこれ
を用いた半導体装置を提供することを目的とする。
術では、メモリの容量が増えるなど、半導体素子の大き
さが大きくなると、それに伴って導体リードが更に半導
体素子の外側に移動した位置に配置され、半導体装置及
び半導体装置用リードフレーム全体が大きくなり、一定
の面積を持つ外部配線基板に搭載する半導体装置の数が
少なくなるという問題があった。本発明はかかる事情に
鑑みてなされたもので、半導体装置全体の大きさが大き
くならず、安価な半導体装置用リードフレーム及びこれ
を用いた半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う本発明に
係る半導体装置用リードフレームは、半導体素子搭載部
を中心にして外方に伸びる複数の導体リードを有する半
導体装置用リードフレームにおいて、前記導体リードの
内側先部に外部接続端子ランドを有し、前記内側先部と
外側先部の間に１個又は複数個の内部接続端子ランドを
有している。このような構成によれば、内側先部と外側
先部の間の中間部に複数の内部接続端子ランドを設け、
半導体素子を外部接続端子ランドの上までかぶさるよう
に載置することにより、半導体素子の外形寸法が大きく
なっても、外部接続端子の位置を変えずに半導体装置用
リードフレーム上に搭載することができる。ワイヤボン
ディングは、半導体素子の外側に配置された内部接続端
子ランドを使用することにより、半導体素子の電極パッ
ドと内部接続端子ランドをボンディングワイヤによって
接続することができる。ここで、前記半導体素子搭載部
に対応する領域には、前記各導体リードを連結する絶縁
材からなるスティフナーを貼着してもよい。この場合、
半導体素子の大きさが変わったり各導体リードの外側が
カットされても、またスティフナーによって各導体リー
ドが連結されているので、各導体リードが安定する。前
記各外部接続端子ランドには、突出する外部接続端子を
設けてもよい。この場合、外部接続端子と外部配線基板
の回路パターンとのバンプや半田ボールなどによる接続
作業が容易となる。前記外部接続端子は前記外部接続端
子ランドの一部を押し込み加工により突出させた突起で
あってもよい。この場合、プレス機械など機械加工によ
る外部接続端子の加工が可能である。
係る半導体装置用リードフレームは、半導体素子搭載部
を中心にして外方に伸びる複数の導体リードを有する半
導体装置用リードフレームにおいて、前記導体リードの
内側先部に外部接続端子ランドを有し、前記内側先部と
外側先部の間に１個又は複数個の内部接続端子ランドを
有している。このような構成によれば、内側先部と外側
先部の間の中間部に複数の内部接続端子ランドを設け、
半導体素子を外部接続端子ランドの上までかぶさるよう
に載置することにより、半導体素子の外形寸法が大きく
なっても、外部接続端子の位置を変えずに半導体装置用
リードフレーム上に搭載することができる。ワイヤボン
ディングは、半導体素子の外側に配置された内部接続端
子ランドを使用することにより、半導体素子の電極パッ
ドと内部接続端子ランドをボンディングワイヤによって
接続することができる。ここで、前記半導体素子搭載部
に対応する領域には、前記各導体リードを連結する絶縁
材からなるスティフナーを貼着してもよい。この場合、
半導体素子の大きさが変わったり各導体リードの外側が
カットされても、またスティフナーによって各導体リー
ドが連結されているので、各導体リードが安定する。前
記各外部接続端子ランドには、突出する外部接続端子を
設けてもよい。この場合、外部接続端子と外部配線基板
の回路パターンとのバンプや半田ボールなどによる接続
作業が容易となる。前記外部接続端子は前記外部接続端
子ランドの一部を押し込み加工により突出させた突起で
あってもよい。この場合、プレス機械など機械加工によ
る外部接続端子の加工が可能である。
【０００５】前記内部接続端子ランド及び前記外部接続
端子ランドは、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ−Ｐｂ、Ｓｎ−
Ｚｎ、Ｓｎ−Ａｇのいずれか１つで被覆してもよい。前
記外部接続端子は、前記外部接続端子ランドに接続され
たＡｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ａｇのいずれ
か１つからなるバンプであってもよい。前記外部接続端
子は、前記外部接続端子ランドに接続された導電性ボー
ルであってもよい。また、前記目的に沿う本発明に係る
半導体装置用リードフレームを用いた半導体装置は、半
導体素子搭載部を中心にして外方に伸びる複数の導体リ
ードを有する半導体装置用リードフレームに半導体素子
を搭載し、前記各導体リードとの間のワイヤボンディン
グを行った後、前記半導体素子を封止樹脂で封止した半
導体装置において、前記半導体装置用リードフレームの
導体リードが、内側先部に外部接続端子ランドを有し、
前記内側先部と外側先部の間に内部接続端子ランドを有
している。このような構成によれば、半導体素子の外形
が大きくなっても、半導体装置用リードフレームの外形
の大きさが変わらず、したがって、半導体装置の大きさ
も半導体装置用リードフレームより大きくなることはな
い。
端子ランドは、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ−Ｐｂ、Ｓｎ−
Ｚｎ、Ｓｎ−Ａｇのいずれか１つで被覆してもよい。前
記外部接続端子は、前記外部接続端子ランドに接続され
たＡｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ａｇのいずれ
か１つからなるバンプであってもよい。前記外部接続端
子は、前記外部接続端子ランドに接続された導電性ボー
ルであってもよい。また、前記目的に沿う本発明に係る
半導体装置用リードフレームを用いた半導体装置は、半
導体素子搭載部を中心にして外方に伸びる複数の導体リ
ードを有する半導体装置用リードフレームに半導体素子
を搭載し、前記各導体リードとの間のワイヤボンディン
グを行った後、前記半導体素子を封止樹脂で封止した半
導体装置において、前記半導体装置用リードフレームの
導体リードが、内側先部に外部接続端子ランドを有し、
前記内側先部と外側先部の間に内部接続端子ランドを有
している。このような構成によれば、半導体素子の外形
が大きくなっても、半導体装置用リードフレームの外形
の大きさが変わらず、したがって、半導体装置の大きさ
も半導体装置用リードフレームより大きくなることはな
い。
【０００６】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）、（Ｂ）はそれ
ぞれ本発明の一実施の形態に係る半導体装置用リードフ
レームを示す平面図、同側断面図、図２（Ａ）、
（Ｂ）、（Ｃ）はそれぞれ本発明の一実施の形態に係る
半導体装置用リードフレームを用いた半導体装置を示す
側断面図である。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）、（Ｂ）はそれ
ぞれ本発明の一実施の形態に係る半導体装置用リードフ
レームを示す平面図、同側断面図、図２（Ａ）、
（Ｂ）、（Ｃ）はそれぞれ本発明の一実施の形態に係る
半導体装置用リードフレームを用いた半導体装置を示す
側断面図である。
【０００７】図１に示すように、本発明の一実施の形態
に係る半導体装置用リードフレーム１０は、四角形の半
導体素子搭載部２０を中心にして外方に伸びる長さの長
い複数の第１の導体リード３０と長さの短い複数の第２
の導体リード４０を有している。半導体素子搭載部２０
は外周に設けた幅細の支持リード２１によって外枠５０
に連結され、各第１、第２の導体リード３０、４０は外
側端部が外枠５０に連結されている。第１、第２の導体
リード３０、４０の内側先部には円弧状に膨らんだ外部
接続端子ランド３１、４１を有し、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）と呼ばれているボール半田を使
用して外部配線基板に接続する構成にしている。各外部
接続端子ランド３１、４１には、その一部にプレス機械
などにより押し込み加工を行い、下方に突出させた突起
からなる外部接続端子３２、４２を設けている。第１の
導体リード３０の内側先部と外側先部の間の中間部３３
には幅広に形成された２個の内部接続端子ランド３４、
３５を間隔をあけて設け、第２の導体リード４０の内側
先部と外側先部の間の中間部４３には幅広に形成された
１個の内部接続端子ランド４４を設け、それぞれ内部接
続端子ランド３４、３５、４４の上面は耐蝕性の強いＡ
ｕで被覆されている。外枠５０には熱による伸縮の緩衝
のために外周の４辺に沿った直線状のスリット５１を設
けている。半導体素子搭載部２０に対応する領域には、
各第１、第２の導体リード３０、４０を連結する耐熱性
の強い、例えばポリイミド樹脂などの絶縁材からなるス
ティフナー６０を絶縁性樹脂テープ又は接着剤によって
貼着している。
に係る半導体装置用リードフレーム１０は、四角形の半
導体素子搭載部２０を中心にして外方に伸びる長さの長
い複数の第１の導体リード３０と長さの短い複数の第２
の導体リード４０を有している。半導体素子搭載部２０
は外周に設けた幅細の支持リード２１によって外枠５０
に連結され、各第１、第２の導体リード３０、４０は外
側端部が外枠５０に連結されている。第１、第２の導体
リード３０、４０の内側先部には円弧状に膨らんだ外部
接続端子ランド３１、４１を有し、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）と呼ばれているボール半田を使
用して外部配線基板に接続する構成にしている。各外部
接続端子ランド３１、４１には、その一部にプレス機械
などにより押し込み加工を行い、下方に突出させた突起
からなる外部接続端子３２、４２を設けている。第１の
導体リード３０の内側先部と外側先部の間の中間部３３
には幅広に形成された２個の内部接続端子ランド３４、
３５を間隔をあけて設け、第２の導体リード４０の内側
先部と外側先部の間の中間部４３には幅広に形成された
１個の内部接続端子ランド４４を設け、それぞれ内部接
続端子ランド３４、３５、４４の上面は耐蝕性の強いＡ
ｕで被覆されている。外枠５０には熱による伸縮の緩衝
のために外周の４辺に沿った直線状のスリット５１を設
けている。半導体素子搭載部２０に対応する領域には、
各第１、第２の導体リード３０、４０を連結する耐熱性
の強い、例えばポリイミド樹脂などの絶縁材からなるス
ティフナー６０を絶縁性樹脂テープ又は接着剤によって
貼着している。
【０００８】図２（Ａ）に示すように、半導体装置用リ
ードフレーム１０を用いた半導体装置１００は、半導体
装置用リードフレーム１０の半導体素子搭載部２０上に
スティフナー６０を介して半導体素子７０を搭載し、半
導体素子７０の電極パッド７１と第１、第２の導体リー
ド３０、４０の内部接続端子ランド３４、４４とをボン
ディングワイヤ８０によって接続し、封止樹脂９０で封
止している。この場合、半導体素子７０は半導体素子搭
載部２０の外周からはみ出し、第１の導体リード３０の
内側先部に設けた外部接続端子ランド３１に載ってしま
う大きさなので、スティフナー６０も半導体素子７０の
大きさに応じて大きくしてある。ワイヤボンディングは
半導体素子７０の外側で最も半導体素子７０の外周に近
い第１の導体リード３０の内部接続端子ランド３４と電
極パッド７１との間、及び第２の導体リード４０の内部
接続端子ランド４４と電極パッド７１の間で行ってい
る。図２（Ｂ）に示す半導体装置用リードフレーム１０
を用いた半導体装置２００は、半導体素子搭載部２０に
載せる半導体素子２１０が半導体素子７０より外形が大
きく、半導体素子２１０が第１の導体リード３０の内部
接続端子ランド３４の上に載ってしまう。したがって、
スティフナー２２０も半導体素子２１０の大きさに応じ
て大きくしてあり、第１の導体リード３０については、
ワイヤボンディングは半導体素子２１０の外側で最も半
導体素子２１０の外周に近い内部接続端子ランド３５と
電極パッド２１１との間をボンディングワイヤ２１２に
よって接続し、封止樹脂２３０で封止している。図２
（Ｃ）に示す半導体装置用リードフレーム１０を用いた
半導体装置３００は、半導体素子搭載部２０に載せる半
導体素子３１０が半導体素子７０より外形が小さく、第
１、第２の導体リード３０、４０の外部接続端子ランド
３１、４１の位置より内側に搭載されているので、ステ
ィフナー３２０も半導体素子３１０の大きさに応じて小
さくしてある。ワイヤボンディングは外部接続端子ラン
ド３１、４１の上面にそれぞれ金属メッキ層を形成し、
半導体素子３１０の電極パッド３１１と外部接続端子ラ
ンド３１、４１との間をボンディングワイヤ３１２によ
って接続し、封止樹脂３３０で封止している。
ードフレーム１０を用いた半導体装置１００は、半導体
装置用リードフレーム１０の半導体素子搭載部２０上に
スティフナー６０を介して半導体素子７０を搭載し、半
導体素子７０の電極パッド７１と第１、第２の導体リー
ド３０、４０の内部接続端子ランド３４、４４とをボン
ディングワイヤ８０によって接続し、封止樹脂９０で封
止している。この場合、半導体素子７０は半導体素子搭
載部２０の外周からはみ出し、第１の導体リード３０の
内側先部に設けた外部接続端子ランド３１に載ってしま
う大きさなので、スティフナー６０も半導体素子７０の
大きさに応じて大きくしてある。ワイヤボンディングは
半導体素子７０の外側で最も半導体素子７０の外周に近
い第１の導体リード３０の内部接続端子ランド３４と電
極パッド７１との間、及び第２の導体リード４０の内部
接続端子ランド４４と電極パッド７１の間で行ってい
る。図２（Ｂ）に示す半導体装置用リードフレーム１０
を用いた半導体装置２００は、半導体素子搭載部２０に
載せる半導体素子２１０が半導体素子７０より外形が大
きく、半導体素子２１０が第１の導体リード３０の内部
接続端子ランド３４の上に載ってしまう。したがって、
スティフナー２２０も半導体素子２１０の大きさに応じ
て大きくしてあり、第１の導体リード３０については、
ワイヤボンディングは半導体素子２１０の外側で最も半
導体素子２１０の外周に近い内部接続端子ランド３５と
電極パッド２１１との間をボンディングワイヤ２１２に
よって接続し、封止樹脂２３０で封止している。図２
（Ｃ）に示す半導体装置用リードフレーム１０を用いた
半導体装置３００は、半導体素子搭載部２０に載せる半
導体素子３１０が半導体素子７０より外形が小さく、第
１、第２の導体リード３０、４０の外部接続端子ランド
３１、４１の位置より内側に搭載されているので、ステ
ィフナー３２０も半導体素子３１０の大きさに応じて小
さくしてある。ワイヤボンディングは外部接続端子ラン
ド３１、４１の上面にそれぞれ金属メッキ層を形成し、
半導体素子３１０の電極パッド３１１と外部接続端子ラ
ンド３１、４１との間をボンディングワイヤ３１２によ
って接続し、封止樹脂３３０で封止している。
【０００９】このように、半導体装置用リードフレーム
１０の第１の導体リード３０の中間部３３に２個の内部
接続端子ランド３４、３５を設け、内側先部に外部接続
端子ランド３１を設けているので、半導体素子２１０の
ように外形が半導体素子７０より大きくなっても、半導
体素子２１０を外部接続端子ランド３１の上に載せ、半
導体素子２１０の外側の内部接続端子ランド３５を使用
することにより、外部接続端子ランド３１の位置に関係
なく半導体素子搭載部２０に半導体素子２１０を搭載す
ることができ、一種類の半導体装置用リードフレーム１
０を用いて、複数種類の半導体素子７０、２１０を搭載
できる。半導体素子３１０のように、外形が小さい場合
は、外部接続端子ランド３１、４１に金属メッキ層を設
けることにより、半導体装置用リードフレーム１０に搭
載した半導体素子３１０とのワイヤボンディングが可能
になる。なお、前記実施の形態に係る半導体装置用リー
ドフレーム１０には、外枠５０からの長さが長い第１の
導体リード３０には２個の内部接続端子ランド３４、３
５を設け、外枠５０からの長さが短い第２の導体リード
４０には１個の内部接続端子ランド４４を設けた例につ
いて説明したが、導体リードの形状は第１、第２の導体
リード３０、４０に限るものではなく、長さ、形状は半
導体素子の電極パッドの配置や数によって適宜決めるこ
とができ、それぞれ１本の導体リードに設ける内部接続
端子ランドの数を必要に応じて増減させてもよい。ま
た、前記実施の形態に係る半導体装置用リードフレーム
１０には、内部接続端子ランド３４、３５、４４にＡｕ
を被覆した例について説明したが、内部接続端子ランド
３４、３５、４４及び外部接続端子ランド３１、４１
は、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ
−Ａｇのいずれか１つで被覆して、耐蝕性を高めてもよ
い。外部接続端子３２、４２は、外部接続端子ランド３
１、４１に接続されたＡｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、
Ｓｎ−Ａｇのいずれか１つからなるバンプで形成して、
外部回路基板との接続を容易にしてもよい。また、外部
接続端子３２、４２は、外部接続端子ランド３１、４１
に接続された導電性ボールで形成して、外部接続端子の
面積が小さくても接続が容易になるようにしてもよい。
１０の第１の導体リード３０の中間部３３に２個の内部
接続端子ランド３４、３５を設け、内側先部に外部接続
端子ランド３１を設けているので、半導体素子２１０の
ように外形が半導体素子７０より大きくなっても、半導
体素子２１０を外部接続端子ランド３１の上に載せ、半
導体素子２１０の外側の内部接続端子ランド３５を使用
することにより、外部接続端子ランド３１の位置に関係
なく半導体素子搭載部２０に半導体素子２１０を搭載す
ることができ、一種類の半導体装置用リードフレーム１
０を用いて、複数種類の半導体素子７０、２１０を搭載
できる。半導体素子３１０のように、外形が小さい場合
は、外部接続端子ランド３１、４１に金属メッキ層を設
けることにより、半導体装置用リードフレーム１０に搭
載した半導体素子３１０とのワイヤボンディングが可能
になる。なお、前記実施の形態に係る半導体装置用リー
ドフレーム１０には、外枠５０からの長さが長い第１の
導体リード３０には２個の内部接続端子ランド３４、３
５を設け、外枠５０からの長さが短い第２の導体リード
４０には１個の内部接続端子ランド４４を設けた例につ
いて説明したが、導体リードの形状は第１、第２の導体
リード３０、４０に限るものではなく、長さ、形状は半
導体素子の電極パッドの配置や数によって適宜決めるこ
とができ、それぞれ１本の導体リードに設ける内部接続
端子ランドの数を必要に応じて増減させてもよい。ま
た、前記実施の形態に係る半導体装置用リードフレーム
１０には、内部接続端子ランド３４、３５、４４にＡｕ
を被覆した例について説明したが、内部接続端子ランド
３４、３５、４４及び外部接続端子ランド３１、４１
は、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ
−Ａｇのいずれか１つで被覆して、耐蝕性を高めてもよ
い。外部接続端子３２、４２は、外部接続端子ランド３
１、４１に接続されたＡｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、
Ｓｎ−Ａｇのいずれか１つからなるバンプで形成して、
外部回路基板との接続を容易にしてもよい。また、外部
接続端子３２、４２は、外部接続端子ランド３１、４１
に接続された導電性ボールで形成して、外部接続端子の
面積が小さくても接続が容易になるようにしてもよい。
【００１０】
【発明の効果】請求項１〜７記載の半導体装置用リード
フレームにおいては、半導体素子搭載部を中心にして外
方に伸びる複数の導体リードを有し、導体リードの内側
先部に外部接続端子ランドを有し、内側先部と外側先部
との間に１個又は複数個の内部接続端子ランドを有して
いるので、半導体素子の電極パッドの数が増えて半導体
素子の外形寸法が大きくなっても、半導体素子を外部接
続端子ランドの上に載せるなど、外部接続端子の位置に
関係なく載置することができ、従来のように半導体素子
の外側に導体リードを設けたものに比べて半導体装置を
小形に形成することができる。なお、ワイヤボンディン
グは、半導体素子の外側に配置された内部接続端子ラン
ドを使用することにより可能であり、一種類の半導体装
置用リードフレームを用いて、複数種類の半導体素子を
搭載することができる。
フレームにおいては、半導体素子搭載部を中心にして外
方に伸びる複数の導体リードを有し、導体リードの内側
先部に外部接続端子ランドを有し、内側先部と外側先部
との間に１個又は複数個の内部接続端子ランドを有して
いるので、半導体素子の電極パッドの数が増えて半導体
素子の外形寸法が大きくなっても、半導体素子を外部接
続端子ランドの上に載せるなど、外部接続端子の位置に
関係なく載置することができ、従来のように半導体素子
の外側に導体リードを設けたものに比べて半導体装置を
小形に形成することができる。なお、ワイヤボンディン
グは、半導体素子の外側に配置された内部接続端子ラン
ドを使用することにより可能であり、一種類の半導体装
置用リードフレームを用いて、複数種類の半導体素子を
搭載することができる。
【００１１】特に、請求項２記載の半導体装置用リード
フレームにおいては、半導体素子搭載部に対応する領域
には、各導体リードを連結する絶縁材からなるスティフ
ナーを貼着しているので、半導体素子の大きさが変わっ
たり各導体リードの外側がカットされても、またスティ
フナーによって各導体リードが連結されて、各導体リー
ドがばらばらになって外れることはない。請求項３記載
の半導体装置用リードフレームにおいては、各外部接続
端子ランドには、突出する外部接続端子を設けているの
で、外部接続端子と外部配線基板の回路パターンとのバ
ンプや半田ボールなどによる接続作業が容易となる。請
求項４記載の半導体装置用リードフレームにおいては、
外部接続端子は外部接続端子ランドの一部をプレス機械
などによる押し込み加工により突出させた突起で形成し
ているので、外部接続端子の寸法精度がよく、製造コス
トを安くすることが可能である。請求項５記載の半導体
装置用リードフレームにおいては、内部接続端子ランド
及び外部接続端子ランドは、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ−
Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ａｇのいずれか１つで被覆さ
れているので、腐蝕ガスの雰囲気でも高い品質を維持す
ることができる。請求項６記載の半導体装置用リードフ
レームにおいては、外部接続端子は、外部接続端子ラン
ドに接続されたＡｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ−
Ａｇのいずれか１つからなるバンプで構成されているの
で、外部回路基板との接続が容易である。請求項７記載
の半導体装置用リードフレームにおいては、外部接続端
子は、外部接続端子ランドに接続された導電性ボールで
形成されているので、外部接続端子が小さくなっても、
外部回路基板との接続が容易である。
フレームにおいては、半導体素子搭載部に対応する領域
には、各導体リードを連結する絶縁材からなるスティフ
ナーを貼着しているので、半導体素子の大きさが変わっ
たり各導体リードの外側がカットされても、またスティ
フナーによって各導体リードが連結されて、各導体リー
ドがばらばらになって外れることはない。請求項３記載
の半導体装置用リードフレームにおいては、各外部接続
端子ランドには、突出する外部接続端子を設けているの
で、外部接続端子と外部配線基板の回路パターンとのバ
ンプや半田ボールなどによる接続作業が容易となる。請
求項４記載の半導体装置用リードフレームにおいては、
外部接続端子は外部接続端子ランドの一部をプレス機械
などによる押し込み加工により突出させた突起で形成し
ているので、外部接続端子の寸法精度がよく、製造コス
トを安くすることが可能である。請求項５記載の半導体
装置用リードフレームにおいては、内部接続端子ランド
及び外部接続端子ランドは、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ−
Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ａｇのいずれか１つで被覆さ
れているので、腐蝕ガスの雰囲気でも高い品質を維持す
ることができる。請求項６記載の半導体装置用リードフ
レームにおいては、外部接続端子は、外部接続端子ラン
ドに接続されたＡｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ−
Ａｇのいずれか１つからなるバンプで構成されているの
で、外部回路基板との接続が容易である。請求項７記載
の半導体装置用リードフレームにおいては、外部接続端
子は、外部接続端子ランドに接続された導電性ボールで
形成されているので、外部接続端子が小さくなっても、
外部回路基板との接続が容易である。
【００１２】請求項８記載の半導体装置用リードフレー
ムを用いた半導体装置は、半導体素子搭載部を中心にし
て外方に伸びる複数の導体リードを有し、内側先部に外
部接続端子ランドを有し、内側先部と外側先部との間に
内部接続端子ランドを有する導体リードからなっている
半導体装置用リードフレームに半導体素子を搭載し、各
導体リードとの間のワイヤボンディングを行った後、半
導体素子を封止樹脂で封止しているので、半導体素子の
外形が大きくなっても、半導体装置用リードフレームの
外形は変わらず、したがって半導体装置の大きさも変わ
ることがなく、小形で安価な半導体装置を提供できる。
ムを用いた半導体装置は、半導体素子搭載部を中心にし
て外方に伸びる複数の導体リードを有し、内側先部に外
部接続端子ランドを有し、内側先部と外側先部との間に
内部接続端子ランドを有する導体リードからなっている
半導体装置用リードフレームに半導体素子を搭載し、各
導体リードとの間のワイヤボンディングを行った後、半
導体素子を封止樹脂で封止しているので、半導体素子の
外形が大きくなっても、半導体装置用リードフレームの
外形は変わらず、したがって半導体装置の大きさも変わ
ることがなく、小形で安価な半導体装置を提供できる。
【図１】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形
態に係る半導体装置用リードフレームを示す平面図、同
側断面図である。
態に係る半導体装置用リードフレームを示す平面図、同
側断面図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明の一
実施の形態に係る半導体装置用リードフレームを用いた
半導体装置を示す側断面図である。
実施の形態に係る半導体装置用リードフレームを用いた
半導体装置を示す側断面図である。
１０ 半導体装置用リードフレーム ２０ 半導体素
子搭載部 ２１ 支持リード ３０ 第１の導
体リード ３１ 外部接続端子ランド ３２ 外部接続
端子 ３３ 中間部 ３４ 内部接続
端子ランド ３５ 内部接続端子ランド ４０ 第２の導
体リード ４１ 外部接続端子ランド ４２ 外部接続
端子 ４３ 中間部 ４４ 内部接続
端子ランド ５０ 外枠 ５１ スリット ６０ スティフナー ７０ 半導体素
子 ７１ 電極パッド ８０ ボンディ
ングワイヤ ９０ 封止樹脂 １００ 半導体
装置 ２００ 半導体装置 ２１０ 半導体
素子 ２１１ 電極パッド ２１２ ボンデ
ィングワイヤ ２２０ スティフナー ２３０ 封止樹
脂 ３００ 半導体装置 ３１０ 半導体
素子 ３１１ 電極パッド ３１２ ボンデ
ィングワイヤ ３２０ スティフナー ３３０ 封止樹
脂
子搭載部 ２１ 支持リード ３０ 第１の導
体リード ３１ 外部接続端子ランド ３２ 外部接続
端子 ３３ 中間部 ３４ 内部接続
端子ランド ３５ 内部接続端子ランド ４０ 第２の導
体リード ４１ 外部接続端子ランド ４２ 外部接続
端子 ４３ 中間部 ４４ 内部接続
端子ランド ５０ 外枠 ５１ スリット ６０ スティフナー ７０ 半導体素
子 ７１ 電極パッド ８０ ボンディ
ングワイヤ ９０ 封止樹脂 １００ 半導体
装置 ２００ 半導体装置 ２１０ 半導体
素子 ２１１ 電極パッド ２１２ ボンデ
ィングワイヤ ２２０ スティフナー ２３０ 封止樹
脂 ３００ 半導体装置 ３１０ 半導体
素子 ３１１ 電極パッド ３１２ ボンデ
ィングワイヤ ３２０ スティフナー ３３０ 封止樹
脂
フロントページの続き (72)発明者 吉藤 辰夫 福岡県北九州市八幡西区小嶺２丁目10−１ 株式会社三井ハイテック内 Ｆターム(参考） 5F067 AB04 AB07 BA03 BD02 DF16
Claims (8)
- 【請求項１】 半導体素子搭載部を中心にして外方に伸
びる複数の導体リードを有する半導体装置用リードフレ
ームにおいて、 前記導体リードの内側先部に外部接続端子ランドを有
し、前記内側先部と外側先部の間に１個又は複数個の内
部接続端子ランドを有することを特徴とする半導体装置
用リードフレーム。 - 【請求項２】 請求項１記載の半導体装置用リードフレ
ームにおいて、前記半導体素子搭載部に対応する領域に
は、前記各導体リードを連結する絶縁材からなるスティ
フナーが貼着されていることを特徴とする半導体装置用
リードフレーム。 - 【請求項３】 請求項１又は２記載の半導体装置用リー
ドフレームにおいて、前記各外部接続端子ランドには、
突出する外部接続端子が設けられていることを特徴とす
る半導体装置用リードフレーム。 - 【請求項４】 請求項３記載の半導体装置用リードフレ
ームにおいて、前記各外部接続端子は、前記外部接続端
子ランドの一部を押し込み加工により突出させた突起で
あることを特徴とする半導体装置用リードフレーム。 - 【請求項５】 請求項１〜４のいずれか１項に記載の半
導体装置用リードフレームにおいて、前記内部接続端子
ランド及び前記外部接続端子ランドは、Ａｕ、Ａｇ、Ｐ
ｄ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ａｇのいずれか１
つで被覆されていることを特徴とする半導体装置用リー
ドフレーム。 - 【請求項６】 請求項３又は４記載の半導体装置用リー
ドフレームにおいて、前記外部接続端子は、前記外部接
続端子ランドに接続されたＡｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚ
ｎ、Ｓｎ−Ａｇのいずれか１つからなるバンプであるこ
とを特徴とする半導体装置用リードフレーム。 - 【請求項７】 請求項３又は４記載の半導体装置用リー
ドフレームにおいて、前記外部接続端子は、前記外部接
続端子ランドに接続された導電性ボールであることを特
徴とする半導体装置用リードフレーム。 - 【請求項８】 半導体素子搭載部を中心にして外方に伸
びる複数の導体リードを有する半導体装置用リードフレ
ームに半導体素子を搭載し、前記各導体リードとの間の
ワイヤボンディングを行った後、前記半導体素子を封止
樹脂で封止した半導体装置において、 前記半導体装置用リードフレームの導体リードが、内側
先部に外部接続端子ランドを有し、前記内側先部と外側
先部の間に内部接続端子ランドを有することを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37686198A JP2000196004A (ja) | 1998-12-25 | 1998-12-25 | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37686198A JP2000196004A (ja) | 1998-12-25 | 1998-12-25 | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000196004A true JP2000196004A (ja) | 2000-07-14 |
Family
ID=18507854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37686198A Pending JP2000196004A (ja) | 1998-12-25 | 1998-12-25 | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000196004A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124423A (ja) * | 2001-10-10 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
| US6674154B2 (en) | 2001-03-01 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Lead frame with multiple rows of external terminals |
| US6710430B2 (en) | 2001-03-01 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Resin-encapsulated semiconductor device and method for manufacturing the same |
| US7414300B2 (en) | 2005-09-26 | 2008-08-19 | Mitsubishi Denki Kabushiki Kaisha | Molded semiconductor package |
-
1998
- 1998-12-25 JP JP37686198A patent/JP2000196004A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674154B2 (en) | 2001-03-01 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Lead frame with multiple rows of external terminals |
| US6710430B2 (en) | 2001-03-01 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Resin-encapsulated semiconductor device and method for manufacturing the same |
| JP2003124423A (ja) * | 2001-10-10 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
| KR100896299B1 (ko) * | 2001-10-10 | 2009-05-07 | 신꼬오덴기 고교 가부시키가이샤 | 리드 프레임 및 그 제조 방법 |
| US7414300B2 (en) | 2005-09-26 | 2008-08-19 | Mitsubishi Denki Kabushiki Kaisha | Molded semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8072770B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
| US6700204B2 (en) | Substrate for accommodating passive component | |
| KR100373569B1 (ko) | 반도체장치 | |
| JP2009071156A (ja) | 半導体装置及びその製造方法 | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| US5334873A (en) | Semiconductor packages with centrally located electrode pads | |
| JP2000196004A (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 | |
| KR0148082B1 (ko) | 지지 바를 사용한 적층형 반도체 패키지 및 적층형 패키지 소켓 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
| JP3251688B2 (ja) | 半導体素子搭載用リードフレーム | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH0513011Y2 (ja) | ||
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| US20050035181A1 (en) | Package substrate and process thereof | |
| JPS60198759A (ja) | リ−ドレス半導体素子 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6292354A (ja) | ハイブリツドｉｃ | |
| JP2001015639A (ja) | Ｉｃパッケージ | |
| JPH09223772A (ja) | リードフレームおよび半導体装置 | |
| KR19990060949A (ko) | 칩 크기 패키지 및 그의 제조방법 | |
| JPH0574974A (ja) | 半導体集積回路装置 |