KR19990060949A - 칩 크기 패키지 및 그의 제조방법 - Google Patents

Abstract

본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 카본 페이스트를 사용하여 반도체 칩과 기판간의 전기적으로 접속시킨 칩 크기 패키지 및 그의 제조방법에 관한 것이다. 본 발명의 칩 크기 패키지는 상부면 중심부에 본딩패드들이 배열된 센터 패드형 반도체 칩; 상기 반도체 칩을 감싸며, 중심부에는 상기 반도체 칩의 본딩패드들을 노출시킬 수 있도록 개구부가 구비되고, 양측 가장자리 부분에는 상기 반도체 칩과의 접착을 위한 접착제가 구비되며, 상기 개구부의 양측 가장자리로부터 인접된 외측 가장자리까지 연장·배치되는 다수의 회로패턴들이 구비된 폴리이미드 필름; 및 상기 폴리이미드 필름이 부착된 반도체 칩의 상부면을 봉지하는 에폭시 수지를 포함하는 것을 특징으로 한다.

Description

칩 크기 패키지 및 그의 제조방법

본 발명은 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 카본 페이스트를 사용하여 반도체 칩과 기판간의 전기적으로 접속시킨 칩 크기 패키지 및 그의 제조방법에 관한 것이다.

최근, 각종 전기, 전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장함으로써 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있으며, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.

그 한 예로서, 종래에는 칩 크기 패키지(Chip Size Package)가 제작되고 있으며, 이러한 칩 크기 패키지의 한 종류인 볼 그리드 어레이(Ball Grid Array) 패키지가 도 1 및 도 2 에 도시되어 있는바, 이를 설명하면 다음과 같다.

우선, 도 1 에 도시된 바와 같이, 상부면 양측 가장자리에 본딩패드들(1a)이 구비된 반도체 칩(1)은 회로패턴(도시않됨)이 구비된 인쇄회로기판(Printed Circuit Board : 이하, PCB ) 상에 부착되어 있으며, 이 PCB(2)의 전극단자(도시않됨)와 반도체 칩의 본딩패드(1a)는 금속 와이어(3)에 의해 전기적으로 접속되어 있다.

또한, 반도체 칩(10) 및 이에 와이어 본딩된 전극단자들을 포함한 PCB(2)의 상부면은 에폭시 수지(4)에 의해 봉지되어 있고, PCB(2)의 하부면에는 패키지의 외부 단자 역할을 하는 솔더 볼들(Solder Ball : 2)이 부착되어 있다.

한편, 도 2 에 도시된 볼 그리드 어레이 패키지는 반도체 칩과 PCB간의 전기적 접속을 솔더 범프를 이용한 것으로서, 도시된 바와 같이, 상부면 양측 가장자리에 본딩패드들(1a)이 구비되어 있고, 아울러, 본딩패드들(1a) 상에는 전기적 접속 수단인 솔더 범프(Solder Bump : 6)가 각각 형성되어 있는 반도체 칩(1)이 상기 솔더 범프(6)에 의해 PCB(2) 상에 부착됨과 동시에 상기 PCB(2)의 해당 전극단자들과 전기적으로 접속되어 있다.

그리고, 반도체 칩(1)과 PCB(2) 사이의 공간은 에폭시 수지(4)로 채워져 있으며, PCB(6)의 하부면에는 패키지의 외부 단자 역할을 하는 솔더 볼들(5)이 부착되어 있다.

그러나, 상기와 같은 종래의 볼 그리드 어레이 패키지들은 본딩패드들이 양측 가장자리에 배치되는 퍼리퍼럴(Peripheral) 반도체 칩에 대해서는 적용이 가능하지만, 본딩패드들이 중심부에 배치되는 센터 패드형 반도체 칩인 경우에는 적용이 어려운 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 센터 패드형 반도체 칩을 적용한 칩 크기 패키지 및 그의 제조방법을 제공하는데, 그 목적이 있다.

도 1 은 종래의 기술에 따른 칩 크기 패키지를 설명하기 위한 도면.

도 2 는 종래의 다른 기술에 따른 칩 크기 패키지를 설명하기 위한 도면.

도 3 은 본 발명의 실시예에 따른 폴리이미드 필름을 도시한 도면.

도 4 내지 도 6 은 본 발명의 실시예에 따른 칩 크기 패키지의 제조방법을 설명하기 위한 도면.

(도면의 주요부분에 대한 부호의 설명)

12 : 개구부 14 : 접착제

16 : 회로패턴 18 : 은

20 : 폴리이미드 필름 30 : 반도체 칩

30a : 본딩패드 40 : 카본 페이스트

50 ; 에폭시 수지

상기와 같은 목적을 달성하기 위하여, 본 발명은 우선 회로패턴이 구비된 폴리이미드 필름으로 센터 패드형 반도체 칩을 감싼다. 이때, 폴리이미드 필름은 양측 가장자리 부분에 반도체 칩과의 부착을 위해 접착제가 부착되며, 중심부에는 반도체 칩의 본딩패드들을 노출시킬 수 있도록 개구부가 구비되고, 회로패턴은 개구부의 가장자리로부터 폴리이미드 필름의 가장자리까지 연장·배치된다. 또한, 회로패턴의 양측 끝단부에는 전기적 접속을 향상시키기 위하여 은이 플레이팅된다. 이어서, 반도체 칩의 본딩패드와 폴리이미드 필름의 회로패턴을 카본 페이스트로 연결하고, 폴리이미드막으로 감싸여진 반도체 칩의 상부면을 에폭시수지로 봉지한다.

본 발명에 따르면, 폴리이미드 필름을 이용하여 패키지를 제작함으로써, 패키지의 두께를 더욱 감소시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 3 내지 도 6 은 본 발명의 실시예에 따른 칩 크기 패키지의 제조방법을 설명하기 위한 도면으로서, 이를 설명하면 다음과 같다.

우선, 본 발명의 실시예에서는 회로패턴이 구비된 폴리이미드 필름이 제공된다. 이 폴리이미드 필름(20)은, 도 3 에 도시된 바와 같이, 그의 중심부에 상기 반도체 칩의 본딩패드들을 노출시킬 수 있도록 개구부(12)가 구비되며, 양측 가장자리 부분에는 반도체 칩과의 접착을 위해 접착제(14)가 구비된다. 회로패턴(16)은 개구부의 양측 가장자리로부터 인접된 폴리이미드 필름의 가장자리까지 연장·배치되며, 양측 끝단부에는 전기적 접속을 향상시키기 위하여 은(18)이 플레이팅된다. 또한, 폴리이미드 필름(20)은 반도체 칩을 감쌀 수 있는 길이로 구비되며, 폭은 반도체 칩의 장방향과 동일하게 구비된다.

상기한 폴리이미드막을 이용한 칩 크기 패키지의 제조방법은 우선, 도 3 에 도시된 바와 같이, 폴리이미드 필름(20) 상에 다수의 본딩패드들(30a)이 상부면 중심부에 배열된 센터 패드형 반도체 칩(30)을 실장시킨다. 이때, 반도체 칩(30)은 그의 본딩패드들(30a)이 폴리이미드 필름(20)에 구비된 개구부를 통해 노출되도록 실장되며, 이에 따라, 폴리이미드 필름(20)에 구비된 회로패턴들(16)은 본딩패드들(30a)에 대하여 번갈아가면서 개구부의 양측에 배치된다.

그런 다음, 도 5 에 도시된 바와 같이, 본딩패드들(30a)과 그들 각각에 인접된 회로패턴들(16) 사이에 카본 페이스트(Carbon Paste : 40)를 도포 및 경화시켜 상기 본딩패드들(30a)과 회로패턴들(16)을 각각 전기적으로 접속시킨다. 여기서, 카본 페이스트(40)는 카본 분사 장치를 이용하여 형성하며, 이러한 카본 분사 장치에는 본딩패드와 그에 인접된 회로패턴 사이에 정확하게 카본 페이스트가 분사되도록 카메라 및 위치 인식 시스템이 구비된다.

이후, 도 6 에 도시된 바와 같이, 반도체 칩이 외부의 영향으로부터 보호되도록 상기 반도체 칩(30)의 상부면을 에폭시 수지(50)로 봉지한다. 이때, 에폭시 수지(50)에 의해 봉지되지 않은 상태로 반도체 칩(10)의 양측면에 배치되는 회로패턴(16) 부분은 패키지의 외부 단자 역할을 하게 된다.

이상에서와 같이, 본 발명의 칩 크기 패키지 및 그의 제조방법은 센터 패드형 반도체 칩으로도 제작이 가능하며, 아울러, 폴리이미드 필름을 이용하여 칩 크기 패키지를 제작함으로써, 패키지의 두께를 더욱 감소시킬 수 있다.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있으며, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (7)

1. 상부면 중심부에 본딩패드들이 배열된 센터 패드형 반도체 칩;

   상기 반도체 칩을 감싸며, 중심부에는 상기 반도체 칩의 본딩패드들을 노출시킬 수 있도록 개구부가 구비되고, 양측 가장자리 부분에는 상기 반도체 칩과의 접착을 위한 접착제가 구비되며, 상기 개구부의 양측 가장자리로부터 인접된 외측 가장자리까지 연장·배치되는 다수의 회로패턴들이 구비된 폴리이미드 필름; 및

   상기 폴리이미드 필름이 부착된 반도체 칩의 상부면을 봉지하는 에폭시 수지를 포함하는 것을 특징으로 하는 칩 크기 패키지.
2. 제 1 항에 있어서, 상기 회로패턴은 그의 양측 끝단부에 은이 플레이팅되어 있는 것을 특징으로 하는 칩 크기 패키지.
3. 제 1 항 또는 제 2 항에 있어서, 상기 회로패턴들은 본딩패드들에 대하여 번갈아가면서 개구부의 양측에 배치된 것을 특징으로 하는 칩 크기 패키지.
4. 제 1 항에 있어서, 상기 반도체 칩의 본딩패드들과 폴리이미드 필름에 구비된 회로패턴들은 카본 페이스트에 의해 각각 전기적으로 접속된 것을 특징으로 하는 칩 크기 패키지.
5. 중심부에는 개구부가 구비되고, 양측 가장자리 부분에는 접착제가 구비되며, 상기 개구부의 양측 가장자리로부터 인접된 외측 가장자리까지 연장·배치되는 다수의 회로패턴들이 구비된 폴리이미드 필름 상에 상부면 중심부에 배열된 본딩패들이 상기 개구부에 배치되도록 센터 패드형 반도체 칩을 부착시키는 단계;

   상기 반도체 칩의 본딩패드들과 그들 각각에 인접된 회로패턴들을 각각 전기적으로 접속시키는 단계; 및

   상기 폴리이미드 필름이 부착된 반도체 칩의 상부면을 에폭시 수지로 봉지하는 단계를 포함하는 것을 특징으로 하는 칩 크기 패키지의 제조방법.
6. 제 5 항에 있어서, 상기 회로패턴은 그의 양측 끝단부에 은이 플레이팅되어 있는 것을 특징으로 하는 칩 크기 패키지의 제조방법.
7. 제 5 항에 있어서, 상기 본딩패드와 회로패턴은 카본 페이스트를 도포 및 경화시켜 전기적으로 접속시키는 것을 특징으로 하는 칩 크기 패키지의 제조방법.