KR100194747B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100194747B1
KR100194747B1 KR1019960037793A KR19960037793A KR100194747B1 KR 100194747 B1 KR100194747 B1 KR 100194747B1 KR 1019960037793 A KR1019960037793 A KR 1019960037793A KR 19960037793 A KR19960037793 A KR 19960037793A KR 100194747 B1 KR100194747 B1 KR 100194747B1
Authority
KR
South Korea
Prior art keywords
wiring board
external electrode
main surface
semiconductor device
chip
Prior art date
Application number
KR1019960037793A
Other languages
English (en)
Other versions
KR970067799A (ko
Inventor
요시히로 토미타
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR970067799A publication Critical patent/KR970067799A/ko
Application granted granted Critical
Publication of KR100194747B1 publication Critical patent/KR100194747B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

반도체칩이 탑재된 반도체장치에 관한 것으로써, 휘어짐이 방지되는 구조를 갖고 소형화되도록 하기 위해, 제1 및 제2주면을 갖고, 그의 제1 또는 제2주면 상에 여러개의 패드전극이 형성된 반도체칩, 제1주면 및 제2주면을 갖고, 제1주면에 여러개의 칩접속용 패턴이 마련되고 제2주면에 여러개의 외부전극부가 마련되는 배선판 및 여러개의 패드전극을 포함하는 반도체칩 전체 및 여러개의 칩접속패턴을 포함하는 배선판의 제1주면을 피복해서 형성되는 수지를 마련한다.
이것에 의해, 휘어짐을 보다 효과적으로 억제하여, 장치의 신뢰성을 향상할 수 있다.

Description

반도체장치
본 발명은 반도체칩이 탑재된 반도체장치에 관한 것이다.
제6도는 종래의 BGA(ball grid array)형 반도체장치를 도시한 것이다. 도시한 바와 같이, 반도체칩(1)의 하면 상에는 여러개의 패드전극(2)가 형성된다. 여러개의 접속범프(5)는 여러개의 패드전극(2) 중 대응하는 것에 각각 직접 접속된다.
여러개의 칩접속패턴(4)는 배선기판(23)의 상면 상에 형성되고, 여러개의 외부전극부(30)은 그의 하면에 형성된다. 각각의 외부전극부(30)은 기판접속패턴(27) 및 접속단자(28)을 포함한다. 기판접속패턴(27)은 배선기판(23)의 하면 상에 직접 형성되고, 접속단자는 기판접속패턴(27)상에 각각 형성된다. 칩접속패턴(4)는 외부전극부(30) 중 대응하는 것(기판접속부(27))에 전극적으로 접속되고, 접속범프(5) 중 대응하는 것에 직접 각각 접속된다.
패드전극(2)를 포함하는 반도체칩(1)의 하면, 여러개의 접속범프(5) 및 칩접속패턴(4)를 포함하는 배선기판(23)의 상면을 도포하는 봉지수지(26)이 형성된다.
평면구성에 있어서 배선기판(23)은 면적이 반도체칩(1)보다 크다. 외부전극부(30)이 형성된 영역 A1은 칩접속패턴(4)가 형성되는 영역 A2보다 크다.
상술한 종래의 반도체장치에 있어서, 외부전극부(30)이 형성되는 영역 A1은 칩접속패턴(4)가 형성된 영역 A2보다 크고, 외부전극부(30)은 칩접속패턴(4)가 형성되지 않는 영역에 상당하는 영역의 일부에 형성된다. 따라서, 평면구성에 있어서 배선기판(23)은 반도체칩(1)보다 면적이 크다.
그 결과, 평면구성에 있어서, 배선기판(23)이 반도체칩(1)보다 면적이 크므로 장치의 소형화를 방해하고, 반도체칩(1)과 배선기판(23)의 접속면이 휘어지게 되어, 탑재기판에 장치가 탑재되는 것을 방해한다.
제1도는 본 발명의 실시예 1에 따른 반도체장치의 단면도.
제2도는 본 발명의 실시예 2에 따른 반도체장치의 단면도.
제3도 및 제4도는 본 발명의 실시예 1의 변형예의 단면도.
제5도는 본 발명의 실시예 2의 변형예의 단면도.
제6도는 종래의 반도체장치의 단면도.
본 발명에 따르면, 반도체장치는 제1 및 제2주면을 갖고 그의 제1 또는 제2주면 상에는 여러개의 패드전극이 형성된 반도체칩, 제1 및 제2주면을 갖고 그의 제1주면에는 여러개의 칩접속패턴이 형성되고 그의 제2주면에는 여러개의 외부전극부가 형성된 배선판 및 여러개의 패드전극을 포함하는 상기 반도체칩 전체 및 상기 여러개의 칩접속패턴을 포함하는 상기 배선판의 제1주면을 피복해서 형성되는 수지를 포함하고, 반도체칩은 배선판의 제1주면을 도포하고, 상기 여러개의 칩접속용 패턴은 상기 여러개의 외부전극부 중 대응하는 외부전극부에 전기적으로 접속되고, 각각 상기 여러개의 패드전극 중 대응하는 패드전극에 전기적으로 접속되며, 상기 여러개의 외부전극부가 형성되는 영역은 상기 여러개의 칩접속패턴이 형성되는 영역 보다 작다.
본 발명의 제1측면에 따르면, 여러개의 패드전극은 상기 반도체칩의 제2주면 상에 형성되고, 반도체장치는 여러개의 패드전극 중 대응하는 패드전극에 각각 직접 접속된 여러개의 접속전극, 여러개의 접속전극 중 대응하는 접속전극에 각각 직접 접속되는 상기 여러개의 칩접속패턴 및 여러개의 접속전극을 포함하는 배선판의 제1주면을 피복하여 형성된 수지를 포함하는 것이 바람직하다.
본 발명의 제2측면에 따르면, 여러개의 패드전극은 상기 반도체칩의 제1주면 상에 형성되고, 여러개의 칩접속패턴은 상기 반도체칩을 둘러싸고, 금속선에 의해 상기 여러개의 패드전극 중 대응하는 패드전극에 각각 접속되는 것이 바람직하다.
본 발명의 제3측면에 따르면, 상기 수지는 트랜스퍼 성형법에 의해 형성되는 것이 바람직하다.
본 발명의 제4측면에 따르면, 배선판의 단부에서 상기 여러개의 칩접속패턴이 형성되는 영역까지의 거리는 배선판의 단부에서 상기 여러개의 외부전극부가 형성되는 영역까지의 거리 보다 작고, 수지는 배선판의 측면 및 여러개의 외부전극부가 형성되는 부분을 제외하고 상기 배선판의 제2주면의 일부를 도포한다.
상술한 바와 같이, 본 발명의 제1측면의 반도체장치에 따르면, 배선판은 평면구조상 반도체칩과 면적이 거의 동일하고, 여러개의 외부전극부가 형성되는 영역은 여러개의 칩접속패턴이 형성되는 영역 보다 작다. 이에 따라 반도체칩의 사이즈에 따라 장치의 소형화를 도모할 수 있다.
본 발명의 제1측면의 반도체장치용 수지는 여러개의 칩접속패턴을 포함하는 배선판의 제1주면 전체를 피복하도록 형성되어, 여러개의 패드전극, 여러개의 접속전극 및 여러개의 칩접속패턴을 거친 반도체칩과 배선판의 접합면의 휘어짐을 효과적으로 억제할 수 있다.
또, 배선판은 평면구조상 반도체칩과 거의 동일하므로, 배선판 단부에서 접합면의 휘어짐이 확장되지 않는다.
여러개의 외부전극부가 형성되는 영역이 여러개의 칩접속패턴이 형성되는 영역 보다 작으므로, 평면구조상 반도체칩과 거의 동일한 배선판이 방해받지 않고 형성된다.
본 발명의 제2측면의 반도체장치에 따르면, 수지는 여러개의 칩접속패턴을 포함하는 배선판의 제1주면의 전체를 피복하도록 형성되어, 반도체칩 및 배선판의 접합면의 휘어짐을 효과적으로 방지할 수 있다.
본 발명의 제3측면의 반도체장치에 따르면, 트랜스퍼 성형수지는 접합면의 휘어짐을 강하게 억제하는 특성을 갖는다.
본 발명의 제1 및 제2측면에 따르면, 여러개의 칩접속패턴(패드전극 및 접속전극)이 서로 밀접하게 배치되고, 트랜스퍼 성형법에 의해 반도체칩과 배선판 사이의 접합을 정밀하게 충전한다.
본 발명의 제4측면의 반도체장치에 따르면, 수지는 배선판의 측면 및 여러개의 외부전극부가 형성된 부분을 제외하고 배선판의 제2주면의 일부를 피복하도록 형성된다. 이것에 의해 수지와 배선판이 강하게 접합되고, 접합면의 휘어짐을 효과적으로 억제하며, 장치의 신뢰성을 향상시킨다.
따라서, 본 발명의 목적은 휘어짐이 방지되는 구조를 갖고 소형화된 반도체장치를 제공하는 것이다.
본 발명의 이들 목적 및 다른 목적, 특징 및 이점에 대해서는 첨부한 도면을 참고하는 하기의 설명에서 더 명확하게 된다.
[실시예 1]
제1도는 본 발명의 실시예 1에 따른 반도체장치의 단면도이다. 도시한 바와 같이, 반도체칩(1)의 하면에 여러개의 패드전극(2)가 마련된다. 여러개의 접속범프(5)가 각각 여러개의 패드전극(2)중 대응하는 패드전극에 각각 직접 접속된다.
배선판(3)의 상면에는 여러개의 칩접속용 패턴(4)가 마련되고, 그의 하면에는 여러개의 외부전극부(20)이 마련된다. 여러개의 외부전극부(20)은 기판접속용 패턴(7) 및 거의 구형의 접속단자(8)로 구성된다. 기판접속용 패턴(7)은 배선판(3)의 하면 상에 직접 형성되고, 기판접속용 패턴(7)상에 접속단자(8)이 각각 마련된다. 여러개의 칩접속용 패턴(4)는 각각 여러개의 외부전극부(20)(기판접속용 패턴(7)) 중 대응하는 외부전극부에 전기적으로 접속되고, 각각 여러개의 접속범프(5) 중 대응하는 접속범프에 접속된다. 또, 배선판(3)은 글래스섬유강화에폭시수지 기판, 폴리이미드 테이프 등이 고려되지만, 이것에 한정되는 것은 아니다.
여러개의 패드전극(2)를 포함하는 반도체칩(1) 전체, 여러개의 접속범프(5), 여러개의 칩접속패턴(4)를 포함하는 배선판(3)의 상면, 배선판(3)의 측면 및 배선판(3)의 하면에 있어서 외부전극부(20)의 형성영역 A1을 둘러싸는 주변영역(14)를 피복해서 봉지수지(6)이 형성된다.
이 봉지수지(6)은 트랜스퍼 성형법에 의해 형성된다. 또, 배선판(3)의 하면에 수지를 형성하는 방법은 예를 들어 일본국 특허공개공보 6-209054 (1994)호에 개시되어 있다.
배선판(3)은 평면구조상 반도체칩(1)과 동일정도의 면적을 갖는다. 여러개의 외부전극(30)의 형성영역 A1은 여러개의 칩접속용 패턴(4)의 형성영역 A2보다 작다.
이와 같은 구성의 실시예 1에 따른 반도체장치를 도시하지 않은 탑재기판 상에 배치하고, 다음에 외부전극부(20)의 접속단자(8), 탑재기판 상의 여러개의 접속단자 중 대응하는 접속단자를 가열용융에 의해 접속한다. 탑재기판 상에 반도체장치를 실장하는 것이 가능하다.
실시예 1에 따른 반도체장치에 있어서, 배선판(3)은 반도체칩(1)과 동일정도의 평면형상을 갖고, 여러개의 외부전극부(20)의 형성영역 A1은 여러개의 칩접속용 패턴(4)의 형성영역 A2보다 작다. 영역 A2에 대응하는 영역 내에 수납되도록 영역 A1이 형성된다. 따라서, 반도체칩(1)의 칩 사이즈에 적합하게 해서 반도체장치의 소형화를 도모할 수 있다.
또, 외부전극부(20)(기판접속용 패턴(7))의 형성영역 A1을 작게 하는 것에 의해 기판접속용 패턴(7)의 총 배선길이가 짧아지고, 그 만큼 배선에 생성되는 인덕턴스가 감소하고, 전기적 특성이 우수한 반도체장치를 얻을 수 있다.
또, 여러개의 외부전극부(20)의 형성영역 A1은 여러개의 칩접속용 패턴(4)의 형성영역 A2보다 작으므로, 반도체칩(1)과 평면형상이 동일정도의 배선판(3)을 전혀 지장 없이 형성할 수 있다.
또, 실시예 1의 반도체장치의 수지봉지(6)은 칩접속 패턴(4)를 포함하는 배선판(3)의 상면 전체를 피복하도록 형성되므로, 여러개의 패드전극(2), 여러개의 접속범프(5) 및 여러개의 칩접속용 패턴(4)를 거친 반도체칩(1)과 배선판(3)의 접합면의 휘어짐을 효과적으로 억제할 수 있다.
또, 배선판(3)은 반도체칩(1)과 동일정도의 평면형상을 가지므로, 접합면의 휘어짐이 배선판(3)의 단부에서 커지는 일은 없다.
실시예 1의 반도체장치의 봉지수지(6)은 배선판(3)의 측면 및 배선판(3)의 하면에 있어서 여러개의 외부전극부(20)의 형성영역 A1의 주변영역(14)상에 형성된다. 따라서, 봉지수지(6)과 배선판(3)의 접착력이 한층 강화되고, 접합면의 휘어짐을 효과적으로 억제하여, 장치의 신뢰성을 한층 향상시킬 수 있다.
실시예 1에 따라 반도체장치의 봉지수지(6)은 트랜스퍼 성형법으로 형성되어, 상기 접합면의 휘어짐의 억제력이 강한 성질을 갖는다.
또, 여러개의 칩접속용패턴(4)(패드전극(2), 접속범프(5))가 미소한 간극으로 배치되는 경우에도 트랜스퍼 성형법으로 봉지수지(6)을 형성하는 것에 의해 반도체칩(1)과 배선판(3)의 접합부분에 정밀하게 봉지수지(6)을 충전할 수 있다.
[실시예 2]
제2도는 본 발명의 실시예 2에 따른 반도체장치의 단면도이다. 도시한 바와 같이, 배선판(3) 상에 반도체칩(11)이 접착재(10)에 의해 접합 배치된다. 반도체칩(11)의 상면에는 여러개의 패드전극(12)가 마련된다.
또, 배선판(3)의 상면에 있어서 반도체칩(1)의 주변에 여러개의 칩접속용 패턴(4)가 마련되고, 하면에 여러개의 외부전극부(20)이 실시예 1과 마찬가지로 마련된다. 여러개의 칩접속용패턴(4)는 각각 외부전극부(20)(기판 접속용 패턴(7)) 중 대응하는 외부전극부에 전기적으로 접속되고, 각각 여러개의 패드전극(12) 중 대응하는 패드전극(12)에 금속세선(15)에 의해 와이어본딩 접속된다. 또, 배선판(3)은 글래스섬유강화 에폭시수지기판, 폴리이미드 테이프 등이 고려되지만, 그것에 한정되는 것은 아니다.
여러개의 패드전극(12)를 포함하는 반도체칩(11)전체, 여러개의 칩접속용패턴(4)를 포함하는 배선판(3)의 상면, 배선판(3)의 측면 및 배선판(3)의 하면에 있어서 외부전극(20)의 형성영역 A1의 주변영역(14)를 피복하여 봉지수지(16)이 형성된다. 이 봉지수지(16)은 실시예 1과 마찬가지로 트랜스퍼 성형법에 의해 형성된다.
여러개의 외부전극부(20)의 형성영역 A1은 반도체칩(11)을 포함하는 여러개의 칩접속용 패턴(4)의 형성영역 A2보다 작다.
이와 같은 구성의 실시예 2에 따른 반도체장치를 도시하지 않은 탑재기판 상에 배치해서, 외부전극부(20)의 접속단자(8), 탑재기판 상의 여러개의 접속단자 중 대응하는 접속단자를 가열용융에 의해 접속하는 것에 의해, 탑재기판 상에 반도체장치를 실장할 수 있다.
실시예 2의 반도체장치에 있어서, 여러개의 외부전극부(20)의 형성영역 A1은 반도체칩(11)을 포함하는 여러개의 칩접속용패턴(4)의 형성영역 A2보다 작고, 형성영역 A2에 대응하는 영역 내에 수납되도록 형성영역 A1이 형성된다. 따라서, 칩접속용패턴(4)의 형성영역 A1로 규정되는 크기에 적합하도록 장치의 소형화를 도모할 수 있다.
또, 외부전극부(20)(기판접속용패턴(7))의 형성영역 A1을 작게 하는 것에 의해 기판접속용 패턴(7)의 총배선길이가 짧아지고, 그 만큼 배선에 생성되는 인덕턴스가 감소한다. 따라서, 전기적 특성이 우수한 반도체장치를 얻을 수 있다.
또, 실시예 2에 따른 반도체장치의 봉지수지(16)은 칩접속용패턴(4)를 포함하는 배선판(3)의 표면 전체를 피복해서 형성되므로, 여러개의 패드전극(12), 반도체칩(11)과 배선판(3)의 접합면에서 생성되는 휘어짐을 효과적으로 억제할 수 있다.
또, 실시예 2의 반도체장치의 봉지수지(16)은 배선판(3)의 측면 및 배선판(3)의 하면에 있어서 외부전극부(20)의 형성영역 A1의 주변영역(14)상에도 형성된다. 따라서, 봉지수지(16)의 배선판(3)과의 접착력이 한층 강화되고, 접합면에서 발생하는 휘어짐을 보다 효과적으로 억제하여, 장치의 신뢰성을 한층 향상시킬 수 있다.
실시예 2에 따른 반도체장치의 봉지수지(16)은 트랜스퍼 성형법으로 형성되므로, 접합면에서 발생하는 휘어짐의 억제력이 강한 성질을 갖는다.
[변형예]
실시예 1에 따른 반도체장치에서는 외부전극부(20)으로써 기판접속용 패턴(7) 및 접속단자(8)로 이루어진 구조를 나타내었다. 제3도에 도시한 바와 같이, 가지형상의 접속핀(9)를 사용해서 구성해도 좋고, 종래의 리이드 또는 얇은 땜납재를 사용해도 좋다. 외부전극부(20)의 재질, 구조는 제한되지 않는다. 실시예 2의 반도체장치의 외부전극부(20)도 마찬가지이다.
또, 실시예 1 및 실시예 2에서는 봉지수지(6) 및 봉지수지(16)을 배선판(3)의 측면에서 하면의 일부까지 형성된다. 제4도 및 제5에 도시한 바와 같이, 배선판(3)의 표면 상에만 봉지수지(6) 및 봉지수지(16)을 형성하도록 구성되어도 좋다. 그러나, 제4또 및 제5도의 구조에 있어서, 봉지수지(6)((16))의 배선판(3)의 접착력이 실시예 1 및 실시예 2의 반도체장치의 경우보다 낮다.
본 발명의 반도체장치에 있어서, 수지는 배선판과의 접착력이 한층 강화되고, 상기 접합면에서 생성되는 휘어짐을 보다 효과적으로 억제하여, 장치의 신뢰성을 향상할 수 있다.

Claims (12)

  1. 제1 및 제2주면을 갖고, 그의 상기 제1 또는 제2주면 상에 여러개의 패드전극이 형성된 반도체칩, 제1주면 및 제2주면을 갖고, 상기 제1주면에 여러개의 칩접속용 패턴이 마련되고 제2주면에 여러개의 외부전극부가 마련되는 배선판 및 상기 여러개의 패드전극을 포함하는 상기 반도체칩 전체 및 상기 여러개의 칩접속패턴을 포함하는 상기 배선판의 제1주면을 피복해서 형성되는 수지를 포함하고, 상기 반도체칩은 상기 배선판의 제1주면을 도포하고, 상기 여러개의 칩접속용 패턴은 상기 여러개의 외부전극부 중 대응하는 외부전극부에 전기적으로 접속되고, 각각 상기 여러개의 패드전극 중 대응하는 패드전극에 전기적으로 접속되며, 상기 여러개의 외부전극부가 형성되는 영역은 상기 여러개의 칩접속패턴이 형성되는 영역 보다 작은 반도체장치.
  2. 제1항에 있어서, 상기 여러개의 패드전극은 상기 반도체칩의 제2주면 상에 형성되고, 상기 여러개의 패드전극 중 대응하는 패드전극에 각각 직접 접속된 여러개의 접속전극, 상기 여러개의 접속전극 중 대응하는 접속전극에 각각 직접 접속되는 상기 여러개의 칩접속패턴 및 상기 여러개의 접속전극을 포함하는 배선판의 제1주면을 피복하여 형성된 수지를 더 포함하는 반도체장치.
  3. 제1항에 있어서, 여러개의 패드전극은 상기 반도체칩의 제1주면 상에 형성되고, 상기 여러개의 칩접속패턴은 상기 반도체칩을 둘러싸고, 금속선에 의해 상기 여러개의 패드전극 중 대응하는 패드전극에 각각 접속되는 반도체장치.
  4. 제3항에 있어서, 상기 반도체칩은 상기 배선판에 배치되어 접합되는 반도체장치.
  5. 제2항에 있어서, 상기 수지는 트랜스퍼 성형법에 의해 형성되는 반도체장치.
  6. 제5항에 있어서, 상기 배선판의 단부에서 상기 여러개의 칩접속패턴이 형성되는 영역까지의 거리는 상기 배선판의 단부에서 상기 여러개의 외부전극부가 형성되는 영역까지의 거리 보다 작고, 상기 수지는 상기 배선판의 측면 및 상기 여러개의 외부전극부가 형성되는 부분을 제외하고 상기 배선판의 상기 주면의 일부를 도포하는 반도체장치.
  7. 제6항에 있어서, 상기 여러개의 외부전극부의 각각은 상기 배선판의 상기 제2주면에 직접 접속된 도통패턴 및 상기 도통패턴에 직접 접속된 거의 구형의 외부전극을 포함하는 반도체장치.
  8. 제6항에 있어서, 상기 여러개의 외부전극부의 각각은 가지형(branch-like) 접속핀을 포함하는 반도체장치.
  9. 제3항에 있어서, 상기 수지는 트랜스퍼 성형법에 의해 형성되는 반도체장치.
  10. 제9항에 있어서, 상기 배선기판의 단부에서 상기 여러개의 칩접속패턴이 형성되는 영역까지의 거리가 상기 배선판의 단부에서 상기 여러개의 외부전극부가 형성되는 영역까지의 거리 보다 작고, 상기 수지는 상기 배선판의 측면 및 상기 여러개의 외부전극부가 형성되는 부분을 제외하고 상기 배선판의 제2주면의 일부를 피복하는 반도체장치.
  11. 제10항에 있어서, 상기 여러개의 외부전극부는 상기 배선판의 제2주면에 직접 접속되는 도통패턴 및 상기 도통패턴에 직접 접속되는 거의 구형의 외부전극을 포함하는 반도체장치.
  12. 제10항에 있어서, 상기 여러개의 외부전극부의 각각은 가지형 접속핀을 포함하는 반도체장치.
KR1019960037793A 1996-03-27 1996-09-02 반도체장치 KR100194747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-072043 1996-03-27
JP7204396A JPH09260436A (ja) 1996-03-27 1996-03-27 半導体装置

Publications (2)

Publication Number Publication Date
KR970067799A KR970067799A (ko) 1997-10-13
KR100194747B1 true KR100194747B1 (ko) 1999-06-15

Family

ID=13477983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960037793A KR100194747B1 (ko) 1996-03-27 1996-09-02 반도체장치

Country Status (5)

Country Link
US (1) US5708304A (ko)
JP (1) JPH09260436A (ko)
KR (1) KR100194747B1 (ko)
CN (1) CN1099710C (ko)
DE (1) DE19651122C2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
KR19990040758A (ko) * 1997-11-19 1999-06-05 김영환 비지에이 패키지 및 그 제조 방법
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US5998876A (en) * 1997-12-30 1999-12-07 International Business Machines Corporation Reworkable thermoplastic hyper-branched encapsulant
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US6303992B1 (en) * 1999-07-06 2001-10-16 Visteon Global Technologies, Inc. Interposer for mounting semiconductor dice on substrates
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP3786103B2 (ja) * 2003-05-02 2006-06-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
KR100585163B1 (ko) * 2004-11-27 2006-06-01 삼성전자주식회사 메모리 카드 및 그 제조방법
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
US20120217653A1 (en) * 2009-11-10 2012-08-30 Nec Corporation Semiconductor device and noise suppressing method
JP2011176011A (ja) * 2010-02-23 2011-09-08 Panasonic Corp 半導体集積回路装置
CN105977180B (zh) * 2012-01-06 2020-05-08 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
US20130341807A1 (en) * 2012-06-25 2013-12-26 Po-Chun Lin Semiconductor package structure
US10468307B2 (en) * 2017-09-18 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
FR2498814B1 (fr) * 1981-01-26 1985-12-20 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
DE69229661T2 (de) * 1991-04-26 1999-12-30 Citizen Watch Co Ltd Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
US5557150A (en) * 1992-02-07 1996-09-17 Lsi Logic Corporation Overmolded semiconductor package
EP0582052A1 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Low profile overmolded semiconductor device and method for making the same
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
MY111779A (en) * 1994-11-10 2000-12-30 Nitto Denko Corp Semiconductor device

Also Published As

Publication number Publication date
CN1160933A (zh) 1997-10-01
CN1099710C (zh) 2003-01-22
DE19651122A1 (de) 1997-10-02
DE19651122C2 (de) 2001-05-17
JPH09260436A (ja) 1997-10-03
KR970067799A (ko) 1997-10-13
US5708304A (en) 1998-01-13

Similar Documents

Publication Publication Date Title
KR100194747B1 (ko) 반도체장치
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
CA2166926C (en) Packaging multi-chip modules without wire-bond interconnection
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6080264A (en) Combination of semiconductor interconnect
US5684330A (en) Chip-sized package having metal circuit substrate
JPH09260552A (ja) 半導体チップの実装構造
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
KR100250562B1 (ko) 반도체장치
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP2803656B2 (ja) 半導体装置
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JP3825196B2 (ja) 電子回路装置
KR0163524B1 (ko) 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지
KR200172710Y1 (ko) 칩 크기의 패키지
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR0185515B1 (ko) 칩사이즈의볼그리드어레이
KR100230919B1 (ko) 반도체 패키지
JP2993480B2 (ja) 半導体装置
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR20000028356A (ko) 반도체패키지
JPH10189819A (ja) 半導体装置及びその製造方法
KR100369501B1 (ko) 반도체패키지
KR19990060949A (ko) 칩 크기 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 18

EXPY Expiration of term