CN105977180B - 具有测试结构的半导体封装元件及其测试方法 - Google Patents

具有测试结构的半导体封装元件及其测试方法 Download PDF

Info

Publication number
CN105977180B
CN105977180B CN201610458556.4A CN201610458556A CN105977180B CN 105977180 B CN105977180 B CN 105977180B CN 201610458556 A CN201610458556 A CN 201610458556A CN 105977180 B CN105977180 B CN 105977180B
Authority
CN
China
Prior art keywords
test
chip
tested
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610458556.4A
Other languages
English (en)
Other versions
CN105977180A (zh
Inventor
林义隆
黄俊杰
王太平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201610458556.4A priority Critical patent/CN105977180B/zh
Publication of CN105977180A publication Critical patent/CN105977180A/zh
Application granted granted Critical
Publication of CN105977180B publication Critical patent/CN105977180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种具有测试结构的半导体封装元件及其测试方法。半导体封装元件包括基板、测试用芯片、第一待测芯片及第二待测芯片。测试用芯片及第一待测芯片设于基板上。第二待测芯片电性连接于第一待测芯片。其中，一测试向量信号经由基板及测试用芯片测试第一待测芯片及第二待测芯片。

Description

具有测试结构的半导体封装元件及其测试方法
本申请是申请人于2012年1月6日提交的、申请号为“201210002905.3”的、发明名称为“具有测试结构的半导体封装元件及其测试方法”的发明专利申请的分案申请。
技术领域
本发明是有关于一种具有测试结构的半导体封装元件与测试方法，且特别是有关于一种适用于包含多个待测芯片的半导体封装元件的测试结构及其测试方法。
背景技术
传统的芯片内部含有模块电路及测试电路层(die wrapper)，一般而言，测试电路层是边界扫瞄(boundary scan)或是电机电子工程师协会的1500标准(IEEE1500)。经由测试电路层的设置，当待测芯片设于一测试板上，便可通过测试板输入一测试向量信号至芯片的测试电路层，以达测试待测芯片的模块电路的电路功能是否符合预期设计的目的。
然而，待测芯片内部额外设计测试电路层会造成整体电路设计的复杂度。并且，当多个待测芯片封装于一半导体元件时，必须将各待测芯片的测试电路层连接至半导体元件用以电性连接外部的接点，进而增加半导体元件的整体接点数目。
发明内容
本发明有关于一种具有测试结构的半导体封装元件与测试方法，一实施例中，待测芯片可省略测试电路层，而降低待测芯片的电路设计复杂度，且此测试结构适用于具有多个待测芯片的半导体封装元件，以满足调整性及适应性的测试需求。
根据本发明的一实施例，提出一种半导体封装元件。半导体封装元件包括一基板、一第一测试用芯片、一第一待测芯片及一第二待测芯片。第一测试用芯片设于基板上。第一待测芯片设于基板上。第二待测芯片电性连接于第一待测芯片。其中，一测试向量信号经由基板及第一测试用芯片传送至第一待测芯片及第二待测芯片，以测试第一待测芯片及第二待测芯片。
根据本发明的另一实施例，提出一种半导体结构。半导体结构包括一基板、一测试用芯片、一第一待测芯片及一第二待测芯片。第一待测芯片设于基板上。第二待测芯片设于基板上。其中，一测试向量信号经由基板及测试用芯片至第一待测芯片及第二待测芯片，以测试第一待测芯片及第二待测芯片。
根据本发明的另一实施例，提出一种半导体测试结构的测试方法。提供一半导体测试元件，半导体测试元件包括一基板、一测试用芯片、一第一待测芯片及一第二待测芯片，测试用芯片及第一待测芯片设于基板上，第二待测芯片电性连接于第一待测芯片；测试用芯片设定第一待测芯片及第二待测芯片为测试模式；传输一测试向量信号经由测试基板及测试用芯片至第一待测芯片及第二待测芯片，其中在测试第一待测芯片及第二待测芯片后，对应的一测试结果信号被输出；以及，依据测试结果判断第一待测芯片及第二待测芯片是否符合预期设计。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示本发明一实施例的半导体封装元件的剖视图。
图1B绘示测试图1A的第二待测芯片的信号路径示意图。
图1C绘示测试图1A的第一待测芯片的输出/入导电孔的信号路径示意图。
图2绘示依照本发明另一实施例的半导体封装元件的剖视图。
图3绘示依照本发明另一实施例的半导体封装元件的剖视图。
图4绘示依照本发明另一实施例的半导体封装元件的剖视图。
图5A绘示依照本发明另一实施例的半导体封装元件的剖视图。
图5B绘示测试图5A的第一待测芯片的输出/入导电孔的信号路径示意图。
图6A绘示依照本发明另一实施例的半导体封装元件的剖视图。
图6B绘示测试图6A的第一待测芯片的导电孔的信号路径图。
图7A绘示依照本发明另一实施例的半导体封装元件的剖视图。
图7B绘示测试图7A的第一待测芯片的输出/入导电孔的信号路径图。
图8绘示依照本发明另一实施例的半导体封装元件的剖视图。
图9绘示依照本发明另一实施例的半导体封装元件的剖视图。
图10绘示依照本发明另一实施例的半导体封装元件的剖视图。
图11绘示依照本发明另一实施例的半导体封装元件的剖视图。
主要元件符号说明：
100、200、300、400、500、600、700、800、900、1000、1100：半导体封装元件
110、1010：基板
110s1、150s1：上表面
120、620：第一测试用芯片
220、625：第二测试用芯片
110a、120a、130a、140a、150a、220a、240a：测试输入接点
110b、120b、130b、140b、150b、220b、240b：测试输出接点
120v1、130v3、130v3'、130v3”、140v3、220v1：测试输入导孔
120v2、130v4、130v4'、130v4”、140v4、220v2：测试输出导孔
121、221、626：测试电路
130、630：第一待测芯片
131、631：第一测试电路
132：输入导电孔
133：输出导电孔
140、640：第二待测芯片
141、641：第二测试电路
150：第一中介基板
250：第二中介基板
150s2：下表面
160：测试机台
240：第三待测芯片
241：第三测试电路
370a：输入焊线
370b：输出焊线
400’、1000’：半导体结构
S1、S11：测试向量信号
S2：测试结果信号
具体实施方式
请参照图1A，其绘示本发明一实施例的半导体封装元件的剖视图。
半导体封装元件100包括基板110、第一测试用芯片120、第一待测芯片130、第二待测芯片140及第一中介基板(interposer)150。
基板110可以是有机基板(organic substrate)、陶瓷基板(ceramic substrate)、软板、硅载板(silicon interposer)或是金属板，更可以是多层板或是单层板，其包括测试输入接点110a及测试输出接点110b。测试机台(Automatic Test Equipment,ATE)160输出一测试向量信号S1(例如是一二进位信号串列)或称为测试信号，经由测试输入接点110a进入基板110及第一测试用芯片120，再由第一测试用芯片120将测试向量信号S1传输至第一待测芯片130及第二待测芯片140，以测试第一待测芯片130及第二待测芯片140的电路是否符合预期设计。
基板110通过第一测试用芯片120与第一中介基板150进行沟通，可使信号从基板110传输至第二待测芯片140以及使信号从第二待测芯片140传输至基板110。另一实施例中，基板110亦可通过焊线与第一中介基板150进行沟通(容后描述)。其中，基板110可以是有机基板(organic substrate)、陶瓷基板(ceramic substrate)或是软板，更可以是多层板或是单层板。
第一测试用芯片120独立于第一待测芯片130、第二待测芯片140及测试机台160配置。
第一测试用芯片120设于基板110上，其包括一测试电路121。测试电路121由数个正反器串接而成。具体的例子中，测试电路121可以是串化器(SERDES)。通过测试电路121，可将从少数个输入接点输入的信号转换为多数个输出信号分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号分别传输至对应的输出接点，如此可大幅减少输出/入接点的数量。本实施例中，第一测试用芯片120用以提供半导体封装元件100一测试信号传递路径，亦即测试用芯片120可接收来自测试机台160的测试向量信号S1与传送测试结果信号S2至测试机台160，而测试向量信号S1的型态(pattern)则由测试机台160决定。
第一测试用芯片120更包括至少一测试输入接点120a及至少一测试输出接点120b。测试输入接点120a及测试输出接点120b电性连接于测试电路121。测试向量信号S1经由测试输入接点120a传输至第一测试用芯片120的测试电路121，而测试结果信号S2经由测试输出接点120b输出。
第一测试用芯片120更包括至少一测试输入导孔120v1及至少一测试输出导孔120v2。测试输入导孔120v1及测试输出导孔120v2电性连接于测试电路121。测试向量信号S1可经由测试输出导孔120v2输出，而测试结果信号S2可经由测试输入导孔120v1传输至第一测试用芯片120。此外，测试输入导孔120v1及测试输出导孔120v2例如是硅穿孔(Through-Silicon Via,TSV)，然此非用以限制本实施例。
第一待测芯片130设于基板110上。本实施例中，第一待测芯片130包括模块电路(未绘示)及第一测试电路131。第一测试电路131例如是符合电机电子工程师协会的1500标准(IEEE 1500)或是边界扫描(boundary scan)，一般具有正反器或暂存器。第一待测芯片130的功能由模块电路所提供。测试向量信号S1通过第一测试电路131测试第一待测芯片130的模块电路。通过第一测试电路131，可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点，如此可大幅减少输入接点的数量。
第一待测芯片130包括至少一测试输入接点130a及至少一测试输出接点130b。测试输入接点130a及测试输出接点130b电性连接于第一测试电路131。测试向量信号S1可通过测试输入接点130a传输至第一待测芯片130的第一测试电路131，而测试结果信号S2可经由测试输出接点130b输出。
第二待测芯片140电性连接于第一待测芯片130。本实施例中，第二待测芯片140包括模块电路(未绘示)及第二测试电路141。第二测试电路141例如是符合电机电子工程师协会的1500标准(IEEE 1500)或是边界扫描(boundary scan)，一般具有正反器或暂存器。第二待测芯片140的功能由模块电路所提供。测试向量信号S1通过第二测试电路141测试第二待测芯片140的模块电路。此外，第二测试电路141的电路结构可相似于第一测试电路131，容此不再赘述。
通过第二测试电路141，可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点，如此，可大幅减少输入接点的数量。
第二待测芯片140包括至少一测试输入接点140a及至少一测试输出接点140b。测试输入接点140a及测试输出接点140b电性连接于第二测试电路141。测试向量信号S1可通过测试输入接点140a传输至第二待测芯片140的第二测试电路141，而测试结果信号S2可经由测试输出接点140b输出。
第一中介基板150具有相对的上表面150s1与下表面150s2。第一待测芯片130及第一测试用芯片120设于第一中介基板150的下表面150s2与基板110之间，而第二待测芯片140设于第一中介基板150的上表面150s1上。
第一中介基板150包括至少一测试输入接点150a及至少一测试输出接点150b。测试向量信号S1可通过测试输入接点150a传输至第一中介基板150，而测试结果信号S2可经由测试输出接点150b输出。第一中介基板150可以是有机基板(organic substrate)、陶瓷基板(ceramic substrate)、软板或是金属板，更可以是多层板或是单层板。
另一实施例中，如图1A所示的半导体封装元件100更可以包括一封装体，其设置于基板110的上表面，用以覆盖基板110、第一测试用芯片120、第一待测芯片130、第二待测芯片140及第一中介基板150。
以下说明半导体封装元件的测试方法。
提供如图1A所示的半导体封装元件100。然后，第一测试用芯片120的测试电路121设定第一待测芯片130及第二待测芯片140为测试模式。然后，测试机台160传送测试向量信号S1经由基板110、第一测试用芯片120至第一待测芯片130及第二待测芯片140，以测试第一待测芯片130及第二待测芯片140，并以测试结果信号S2输出。然后，测试机台160依据测试结果信号S2判断第一待测芯片130及第二待测芯片140是否符合预期设计。以下进一步举例说明测试向量信号及测试结果信号的传输路径。
如图1A所示，在测试第一待测芯片130的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→基板110→第一待测芯片130的第一测试电路131。然后，测试向量信号S11传送至第一测试电路131以测试第一待测芯片130的模块电路，并输出测试结果信号S2。测试结果信号S2经由第一待测芯片130的测试电路131而传输至基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断第一待测芯片130的电路是否符合预期设计。例如，当测试向量信号S1的序列10010，其对应正确的测试结果信号例如是01010，若实际输出测试结果信号S2为01110(不等于正确的测试结果信号)，则表示第一待测芯片130的电路不符合预期设计。
如图1A所示，本实施例中，从单个测试输入接点120a的测试向量信号S1通过第一测试用芯片120的测试电路121输出二个测试向量信号S11并分别通过二个测试输出接点120b传输至基板110。
如图1A所示，本实施例中，测试结果信号S2经由第一待测芯片130的测试电路131，并由二个测试输出接点130b传输至基板110，然另一实施例中，测试结果信号S2亦可经由第一待测芯片130的测试电路131，而从单个或超过二个测试输出接点130b传输至基板110。此外，由于基板110可以是多层基板或单层基板，因此信号可于基板110中同一层或不同层的图案化线路层传输。
请参照图1B，其绘示测试图1A的第二待测芯片的信号路径示意图。
在测试第二待测芯片140的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→测试输出导孔120v2→第一中介基板150→第二待测芯片140的第二测试电路141。然后，测试向量信号S11通过第二测试电路141测试第二待测芯片140的模块电路，并以测试结果信号S2输出。测试结果信号S2经由第二待测芯片140的第二测试电路141而传输至第一中介基板150→测试输入导孔120v1→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断第二待测芯片140的模块电路是否符合预期设计。
如图1B所示，本实施例中，从单个测试输入接点120a的测试向量信号S1通过测试电路121输出二个测试向量信号S11并分别通过二个测试输出导孔120v2传输至第一中介基板150。
如图1B所示，本实施例中，测试结果信号S2经由第二待测芯片140的第二测试电路141，而从二个测试输出接点140b传输至第一中介基板150。另一实施例中，测试结果信号S2可经由第二待测芯片140的第二测试电路141，而从单个或超过二个测试输出接点140b传输至第一中介基板150。
第一中介基板150内的信号可于第一中介基板150中同一层或不同层的图案化线路层传输。
另一实施例中，第一测试用芯片120设于基板110的上表面110s1(图1A)上，而第一待测芯片130及第二待测芯片140可同设于第一中介基板150的上表面150s1(图1A)上。
此外，亦可测试第一待测芯片130的输出/入导电孔，以下进一步说明
请参照图1C，其绘示测试图1A的第一待测芯片的输出/入导电孔的信号路径示意图。第一待测芯片130包括至少一输入导电孔132及至少一输出导电孔133。输入导电孔132及输出导电孔133作为第一待测芯片130本身的输/出入接点。输入导电孔132及输出导电孔133电性连接于模块电路及第一测试电路131。此外，输入导电孔132及输出导电孔133例如是硅穿孔。
如图1C所示，在测试输入导电孔132的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→测试输出导孔120v2’→第一中介基板150→第二待测芯片140的第二测试电路141→第一中介基板150→输入导电孔132。测试向量信号S1经过输入导电孔132后以测试结果信号S2输出。测试结果信号S2经由第一待测芯片130的第一测试电路131传输至基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断输入导电孔132的电性连接是否正常。例如，当测试向量信号S1的序列10(二个位元分别对应二个输入导电孔132)，其对应正确的测试结果信号例如是10，若实际输出测试结果信号S2为10，则表示输入导电孔132的电性连接正常。
如图1C所示，在测试输出导电孔133的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→基板110→经由第一待测芯片130的第一测试电路131传送至输出导电孔133。测试向量信号S1经过输出导电孔133后以测试结果信号S2输出。测试结果信号S2传输至第一中介基板150→第二待测芯片140的第二测试电路141→第一中介基板150→测试输入导孔120v1’→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断输出导电孔133的电性连接是否正常。例如，当测试向量信号S1的序列100(三个位元分别对应三个输出导电孔133)，其对应正确的测试结果信号例如是100，若实际输出测试结果信号S2为101(不等于正确的测试结果信号)，则表示输出导电孔133的电性连接不正常。
如图1C所示，在测试待测芯片的输出/入导电孔的过程中，测试向量信号S1经由测试输入导孔120v1’及测试输出导孔120v2’。另一实施例中，测试向量信号S 1经由测试输入导孔120v1’及测试输出导孔120v2’可经由测试输入导孔120v1及测试输出导孔120v2去测试待测芯片的输出/入导电孔，即，测试第一待测芯片130的模块电路所采用的测试导孔与测试输出/入导电孔所采用的测试导孔亦可共用。
虽然上述测试第一待测芯片130、第二待测芯片140及第一待测芯片130的输入导电孔132及输出导电孔133分别说明，然实际测试中，可于一次测试向量信号S 1的输入中一并测试第一待测芯片130、第二待测芯片140及第一待测芯片130的输入导电孔132与输出导电孔133中至少一者。
请参照图2，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件200包括基板110、第一测试用芯片120及第二测试用芯片220、第一待测芯片130、第二待测芯片140、第三待测芯片240、第一中介基板150及第二中介基板250。
第二测试用芯片220设于第一中介基板150的上表面150s1上，其包括一测试电路221。测试电路221的电路结构可相似于测试电路121，容此不再赘述。本实施例中，第二测试用芯片220用以提供半导体封装元件200一传送测试信号的路径，亦即第二测试用芯片220接收来自第一测试用芯片120的测试向量信号S1，并输出测试结果信号S2至第一测试用芯片120，而测试向量信号S1的型态(pattern)可由测试机台160决定。
如图2所示，第二测试用芯片220更包括至少一测试输入接点220a及至少一测试输出接点220b。测试输入接点220a及测试输出接点220b电性连接于测试电路221。测试向量信号S1可通过测试输入接点220a传输至第二测试用芯片220的测试电路221，而测试结果信号S2可经由测试输出接点220b输出。
如图2所示，第二测试用芯片220更包括至少一测试输入导孔220v1及至少一测试输出导孔220v2。测试输入导孔220v1及测试输出导孔220v2电性连接于测试电路221。测试向量信号S1可经由测试输出导孔220v2输出，而经由测试输入导孔220v1传输至第二测试用芯片220。此外，测试输入导孔220v1及测试输出导孔220v2例如是硅穿孔。
如图2所示，第三待测芯片240设于第二中介基板250上。本实施例中，第三待测芯片240包括模块电路及第三测试电路241，测试电路例如是符合边界扫描或是电机电子工程师协会的1500标准(IEEE 1500)。第三待测芯片240的功能由模块电路所提供。测试向量信号S1通过第三测试电路241测试第三待测芯片240的模块电路。第三测试电路241的电路结构可相似于第一测试电路131，容此不再赘述。通过第三测试电路241，可将从少数个输入接点输入的信号转换为多数个输出信号，并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号，并分别传输至对应的输出接点，如此，可大幅减少输入接点的数量。
第三待测芯片240包括至少一测试输入接点240a及至少一测试输出接点240b。测试输入接点240a及测试输出接点240b电性连接于第三测试电路241。测试向量信号S1可通过测试输入接点240a传输至第三待测芯片240的第三测试电路241，而测试结果信号S2可经由测试输出接点240b输出。
在测试第三待测芯片240的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→测试输出导孔120v2→第一中介基板150→第二测试用芯片220的测试电路221→测试输出导孔220v2→第二中介基板250→第三待测芯片240的第三测试电路241。然后，测试向量信号S1通过第三测试电路241测试第三待测芯片240的模块电路，并以测试结果信号S2输出。测试结果信号S2传输至第二中介基板250→测试输入导孔220v1→测试电路221→第一中介基板150→测试输入导孔120v1→测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断第三待测芯片240的电路是否符合预期设计。
如图2所示，测试第一待测芯片130、第二待测芯片140、第一待测芯片130的输出/入导电孔及第二待测芯片140的输出/入导电孔的信号路径相似于测试上述半导体封装元件100时的信号路径，容此不再赘述。
请参照图3，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件300包括基板110、第一测试用芯片120、第一待测芯片130、第二待测芯片140、第一中介基板150、至少一输入焊线370a及至少一输出焊线370b。
相较于半导体封装元件100，半导体封装元件300的基板110与第一中介基板150以焊线沟通，使信号可从基板110传输至第二待测芯片140及使信号可从第二待测芯片140传输至基板110。
输入焊线370a及输出焊线370b连接第一中介基板150与基板110。测试向量信号S1经由输入焊线370a传输至第一中介基板150，而测试结果信号S2经由输出焊线370b传输至基板110。在此情况下，第一测试用芯片120可选择性地省略图1A的测试输入导孔120v1及测试输出导孔120v2。
如图3所示，在测试第二待测芯片140的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→输入焊线370a→第一中介基板150→第二待测芯片140的第二测试电路141。然后，测试向量信号S1通过第二测试电路141测试第二待测芯片140的模块电路，并以测试结果信号S2输出。测试结果信号S2传输至第一中介基板150→输出焊线370b→基板110→第一测试用芯片120的测试电路121→测试机台160。测试机台160依据测试结果信号S2判断第二待测芯片140的电路是否符合预期设计。
请参照图4，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件400包括半导体结构400’及第一测试用芯片120。其中，半导体结构400’包括基板110、第一待测芯片130及第二待测芯片140。本实施例中，基板110例如是硅晶圆、有机基板或陶瓷基板，第一测试用芯片120用以测试半导体结构400’。
如图4所示，第一待测芯片130的第一测试电路131可电性连接至少一测试输入导孔130v3及至少一测试输出导孔130v4。测试向量信号S1经由测试输出导孔130v4传输至第二待测芯片140的第二测试电路141，而测试结果信号S2经由测试输入导孔130v3传输至第一待测芯片130的第一测试电路131。
如图4所示，在测试第二待测芯片140的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→基板110→测试输出导孔130v4→第二待测芯片140的第二测试电路141。然后，测试向量信号S1通过第二测试电路141测试第二待测芯片140的模块电路，并以测试结果信号S2输出。测试结果信号S2传输至测试输入导孔130v3→基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。
图4中，测试第一待测芯片130的信号传递路径相似于测试上述半导体封装元件100的信号传递路径，容此不再赘述。
请参照图5A，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件500包括基板110、第一测试用芯片120、第一待测芯片130、第二待测芯片140、第三待测芯片240及第一中介基板150。
第一待测芯片130、第二待测芯片140与第三待测芯片240以构成三维(3D)堆迭结构。其中，第二待测芯片140设于第一待测芯片130上，且与第一待测芯片130电性连接，而第三待测芯片240设于第二待测芯片140上，且与第二待测芯片140电性连接。
第一待测芯片130包括至少一测试输入导孔130v3、130v3’、至少一测试输出导孔130v4及130v4’。对第二待测芯片140的测试向量信号S1可经由测试输出导孔130v4传输至第二待测芯片140，而第二待测芯片140的测试结果信号S2可经由测试输入导孔130v3传输至第一待测芯片130。
图5A中，第m层待测芯片的测试输入导孔的数量至少n-m个，其中n代表待测芯片的数量。进一步地说，设于基板110上的待测芯片属于第1层待测芯片，即m等于1，而设于第一待测芯片130上的待测芯片属于第2层的待测芯片，即m等于2，以此类推。举例来说，以第一待测芯片130(m等于1)为例，第一待测芯片130的测试输入导孔的数量至少2个(n等于3，m等于1)。另一实施例中，测试输入导孔的数量不受n-m个的限制，例如，测试向量信号S1可经由同一测试输入导孔(共用导孔)测试第一待测芯片130、第二待测芯片140及第三待测芯片240。
相似地，设于基板110的第一待测芯片130的测试输出导孔的数量至少2个(n等于3，m等于1)。另一实施例中，测试向量信号S1可经由同一测试输出导孔(共用导孔)测试第一待测芯片130、第二待测芯片140及第三待测芯片240。
第二待测芯片140包括至少一测试输入导孔140v3及至少一测试输出导孔140v4。本实施例中，对第三待测芯片240的测试向量信号S1可经由测试输出导孔130v4’及140v4传输至第三待测芯片240，而第三待测芯片240的测试结果信号S2可经由测试输入导孔140v3及140v3’传输至基板110。
图5A中，第二待测芯片140的测试输入导孔140v3的数量至少1个(即，n等于3，m等于2)。相似地，第二待测芯片140的测试输出导孔140v4的数量至少1个(即，n等于3，m等于2)。
如图5A所示，在测试第三待测芯片240的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→测试输出导孔130v4’→测试输出导孔140v4→第三待测芯片240的第三测试电路241。然后，测试向量信号S1通过第三测试电路241测试第三待测芯片240的模块电路，并以测试结果信号S2输出。测试结果信号S2传输至测试输入导孔140v3→测试输入导孔130v3’→基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断第三待测芯片240的电路是否符合预期设计。
此外，测试图5A的第一待测芯片130、第二待测芯片140、第一待测芯片130的输出/入导电孔及第二待测芯片140的输出/入导电孔的信号路径相似于测试上述半导体封装元件100时的信号路径，容此不再赘述。
请参照图5B，其绘示测试图5A的第一待测芯片的输出/入导电孔的信号路径示意图。
如图5B所示，在测试输入导电孔132的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→基板110→第一待测芯片130的第一测试电路131→测试输出导孔130v4”→第二待测芯片140的第二测试电路141→输入导电孔132。测试向量信号S1经过输入导电孔132后以测试结果信号S2输出。测试结果信号S2传输至第一待测芯片的第一测试电路131→基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断输入导电孔132的电性连接是否正常。
如图5B所示，在测试输出导电孔133的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→基板110→输出导电孔133。测试向量信号S1经过输出导电孔133后以测试结果信号S2输出。测试结果信号S2传输至第二待测芯片140的第二测试电路141→测试输入导孔130v3”→基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断输出导电孔133的电性连接是否正常。
请参照图6A，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件600包括基板110、第一测试用芯片620、第二测试用芯片625、第一待测芯片630、第二待测芯片640及第一中介基板150。其中，第一待测芯片630相似于第一待测芯片130，而第二待测芯片640相似于第二待测芯片140。
第一测试用芯片620设于基板110上，其包括测试电路621。本实施例中，测试电路121及第一测试电路131整合成测试电路621，在此情况下，第一待测芯片630可选择性地省略第一测试电路631(如此，第一待测芯片630如同省略第一测试电路131的第一待测芯片130)。
第二测试用芯片625设于第一中介基板150上，其包括测试电路626。本实施例中，测试电路221及第二测试电路141整合成测试电路626，在此情况下，第二待测芯片640可选择性地省略第二测试电路641(如此，第二待测芯片640如同省略第二测试电路141的第二待测芯片140)。
如图6A所示，在测试第二待测芯片640的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片620的测试电路621→测试输出导孔120v2→第一中介基板150→第二测试用芯片625的测试电路626→第二待测芯片640的第二测试电路141。然后，测试向量信号S1通过第二测试用芯片625的测试电路626测试第二待测芯片640的模块电路后，输出测试结果信号S2。测试结果信号S2传输至第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→测试输入导孔120v1→第一测试用芯片620的测试电路621→基板110→测试机台160。测试机台160依据测试结果信号S2判断第二待测芯片640的模块电路是否符合预期设计。
图6A中，测试第一待测芯片630及第一待测芯片630的输出/入导电孔的信号路径相似于测试上述半导体测试结构100时的信号路径，容此不再赘述。
请参照图6B，其绘示测试图6A的第一待测芯片的导电孔的信号路径图。
如图6B所示，在测试输入导电孔132的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片620的测试电路621→测试输出导孔120v2→第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→输入导电孔132。测试向量信号S1经过输入导电孔132后以一测试结果信号S2输出。测试结果信号S2传输至基板110→第一测试用芯片620的测试电路621→基板110→测试机台160。测试机台160依据测试结果信号S2判断输入导电孔132的电性连接是否正常。
如图6B所示，在测试输出导电孔133的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片620的测试电路621→基板110→输出导电孔133。测试向量信号S1经过输出导电孔133后以一测试结果信号S2输出。测试结果信号S2传输至第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→测试输入导孔120v1→基板110→测试机台160。测试机台160依据测试结果信号S2判断输出导电孔133的电性连接是否正常。
另一实施例中，半导体封装元件600亦可在省略第二测试用芯片625的设计下，达到测试输入导电孔132及输出导电孔133的目的。
请参照图7A，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件700包括基板110、第一测试用芯片620、第二测试用芯片625、第一待测芯片630、第二待测芯片640、第一中介基板150、至少一输入焊线370a及至少一输出焊线370b。
输入焊线370a及输出焊线370b连接第一中介基板150与基板110。测试向量信号S1经由输入焊线370a传输至第一中介基板150，而测试结果信号S2经由输出焊线370b传输至基板110。在此情况下，第一测试用芯片620可选择性地省略图6A的测试输入导孔120v1及测试输出导孔120v2。
如图7A所示，在测试第二待测芯片640的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片620的测试电路621→基板110→输入焊线370a→第一中介基板150→第二待测芯片640。然后，测试向量信号S1通过第二测试用芯片625的测试电路626输出测试信号并测试第二待测芯片640的模块电路后，以测试结果信号S2输出。测试结果信号S2传输至第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→输出焊线370b→基板110→第一测试用芯片620的测试电路621→基板110→测试机台160。测试机台160依据测试结果信号S2判断第二待测芯片640的电路是否符合预期设计。
图7A中，测试第一待测芯片630的信号路径相似于测试上述半导体测试结构100的信号路径，容此不再赘述。
请参照图7B，其绘示测试图7A的第一待测芯片的输出/入导电孔的信号路径图。
如图7B所示，在测试输入导电孔132的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片620的测试电路621→输入焊线370a→第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→输入导电孔132。测试向量信号S1经过输入导电孔132后以一测试结果信号S2输出。测试结果信号S2传输至基板110→第一测试用芯片620的测试电路621→基板110→测试机台160。测试机台160依据测试结果信号S2判断输入导电孔132的电性连接是否正常。
如图7B所示，在测试输出导电孔133的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片620的测试电路621→基板110→输出导电孔133。测试向量信号S1经过输出导电孔133后以一测试结果信号S2输出。测试结果信号S2传输至第一中介基板150→测试电路626→第一中介基板150→输出焊线370b→基板110→第一测试电路621→基板110→测试机台160。测试机台160依据测试结果信号S2判断输出导电孔133的电性连接是否正常。
另一实施例中，半导体封装元件700亦可在省略第二测试用芯片625的设计下，达到测试输入导电孔132及输出导电孔133的目的。
请参照图8，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件800包括基板110、第一测试用芯片120、第二测试用芯片625、第一待测芯片130、第二待测芯片640及第一中介基板150。
如图8所示，在测试第二待测芯片640的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→测试输出导孔120v2→第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→第二待测芯片640。测试向量信号S1通过第二测试用芯片625的测试电路626输出测试信号并测试第二待测芯片640的模块电路后，输出测试结果信号S2。测试结果信号S2传输至第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→测试输入导孔120v1→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断第二待测芯片640的模块电路是否符合预期设计。
如图8所示，测试第一待测芯片130的信号路径相似于测试上述半导体封装元件100的信号路径，容此不再赘述。
如图8所示，测试第一待测芯片130的输出/入导电孔的信号路径相似于测试上述半导体测试结构600(图6B)的信号路径，容此不再赘述。
请参照图9，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件900包括基板110、第一测试用芯片120、第二测试用芯片625、第一待测芯片130、第二待测芯片640、第一中介基板150、至少一输入焊线370a及至少一输出焊线370b。
输入焊线370a及输出焊线370b连接第一中介基板150与基板110。测试向量信号S1经由输入焊线370a传输至第一中介基板150，而测试结果信号S2经由输出焊线370b传输至基板110。在此情况下，第一测试用芯片120可选择性地省略图8的测试输入导孔120v1及测试输出导孔120v2。
在测试第二待测芯片640的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→基板110→输入焊线370a→第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→第二待测芯片640。然后，测试向量信号S1通过第二测试用芯片625的测试电路626输出测试信号并测试第二待测芯片640的模块电路后，以测试结果信号S2输出。测试结果信号S2传输至第一中介基板150→第二测试用芯片625的测试电路626→第一中介基板150→输出焊线370b→基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断第二待测芯片640的电路是否符合预期设计。
如图9所示，测试第一待测芯片130时的信号路径相似于测试上述半导体封装元件100的信号路径，容此不再赘述。
如图9所示，测试第一待测芯片130的输出/入导电孔的信号路径相似于测试上述半导体测试结构700(图7B)的信号路径，容此不再赘述。
请参照图10，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件1000包括半导体结构1000’及第一测试用芯片120。其中，半导体结构1000’包括基板1010、第一待测芯片130及第二待测芯片140，而第一测试用芯片120用以测试半导体结构1000’。
第一测试用芯片120、第一待测芯片130及第二待测芯片140设于基板1010的上表面110s1上，其中基板1010例如是中介基板(interposer)，其结构可相似于第一中介基板150。
如图10所示，测试第一待测芯片130的信号路径相似于测试上述半导体封装元件100的信号路径，容此不再赘述。此外，本实施例中，测试图10的第二待测芯片140的信号路径相似于测试第一待测芯片130的信号路径，容此不再赘述。
虽然图未绘示，然半导体结构1000’更包括一基板，其可设于半导体结构1000’的基板1010的下表面。此基板例如是测试基板，其结构可相似于图1A的基板110。
请参照图11，其绘示依照本发明另一实施例的半导体封装元件的剖视图。
半导体封装元件1100包括基板110、第一测试用芯片120及第二测试用芯片220、第一待测芯片130、第二待测芯片140及第一中介基板150。
第一测试用芯片120、第一待测芯片130及第二测试用芯片220设于基板110上，且位于基板110与第一中介基板150的下表面150s2之间。第二待测芯片140设于第一中介基板150的上表面150s1上。
如图11所示，在测试第一待测芯片130的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→基板110→第一待测芯片130的第一测试电路131。然后，测试向量信号S11传送至第一测试电路131以测试第一待测芯片130的模块电路，并输出测试结果信号S2。测试结果信号S2经由第一待测芯片130的测试电路131而传输至基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断第一待测芯片130的电路是否符合预期设计。
如图11所示，在测试第二待测芯片130的过程中，测试向量信号S1的传输路径：基板110→第一测试用芯片120的测试电路121→基板110→第二测试用芯片220的测试电路221→测试输出导孔220v2→第一中介基板150→第二待测芯片140的第二测试电路141。然后，测试向量信号S1传送至第二测试电路141以测试第二待测芯片140的模块电路，并输出测试结果信号S2。测试结果信号S2经由第二待测芯片140的第二测试电路141而传输至第一中介基板150→测试输入导孔220v1→测试电路221→基板110→第一测试用芯片120的测试电路121→基板110→测试机台160。测试机台160依据测试结果信号S2判断第二待测芯片140的电路是否符合预期设计。
另一实施例中，在测试图11的第二待测芯片130的过程中，测试向量信号S1亦可经由第一测试用芯片120的测试输入导孔120v1(未绘示)及测试输出导孔120v2(未绘示)去测试第二待测芯片140。
本发明提出设置有测试用芯片于半导体封装元件，可提供待测芯片一测试信号传输路径，除了可测试上述硅穿孔芯片，亦可测试其它型态芯片的测试，或是测试其它型态的半导体封装元件，例如是堆迭组装、相邻组装(side-by-side)、封装迭加等(Package onPackage，PoP)。因此，本发明实施例的半导体封装元件提供了测试上的可调整性与适应性，可因应各种不同种类芯片、不同设计芯片及/或不同厂商出货芯片的测试需求。
由上可知，列属于同一层(同设于一基板的同一表面或一中介基板的同一表面上)的测试用芯片及/或待测芯片可通过测试输出/入导孔、输出/入导电孔及/或焊线与不同层(同设于另一基板的同一表面或另一中介基板的同一表面上)的测试用芯片及/或待测芯片进行沟通。
由上可知，多个测试用芯片可同设于一基板的同一表面或分别设于基板的同一表面及中介基板的同一表面上。相似地，多个待测芯片可同设于一基板的同一表面、同设于一中介基板的同一表面或分别设于基板的同一表面及一中介基板的同一表面上。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (7)

1.一种半导体封装组件，包括：
一基板；
一第一测试用芯片，设于该基板上，该第一测试用芯片包括一测试导孔及一测试电路A，该测试电路A可将从少数个输入接点输入的信号转换为多数个输出信号分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号分别传输至对应的输出接点；
一第一线路层，具有一上表面与一下表面；
一第一待测芯片，该第一待测芯片包括一第一测试电路，该第一测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点；
一第二待测芯片，设于该第一线路层的该上表面且电性连接于该第一待测芯片，该第二待测芯片包括一第二测试电路，该第二测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点；
其中，该第一测试用芯片和该第一待测芯片设于该第一线路层的该下表面与该基板之间；
其中，一测试向量信号经由该基板、该第一测试用芯片的该测试导孔、该第一线路层至该第二待测芯片，以测试该第二待测芯片。
2.如权利要求1所述的半导体封装组件，其中该基板是硅晶圆、有机基板、陶瓷基板或金属板。
3.一种半导体封装组件的测试方法，包括：
提供一半导体封装组件，该半导体封装组件包括一基板、一第一测试用芯片、一第一线路层、一第一待测芯片及一第二待测芯片，该第一测试用芯片及该第一待测芯片设于该基板上，该第二待测芯片电性连接于该第一待测芯片，其中该第一测试用芯片进一步包括测试电路A和测试导孔，该测试电路A是将从少数个输入接点输入的信号转换为多数个输出信号分别传输至对应的输出接点或将从多数个输入接点输入的信号转换为少数个输出信号分别传输至对应的输出接点的串化器，其中该第一待测芯片包括一第一测试电路，该第一测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点，且其中该第二待测芯片包括一第二测试电路，该第二测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点；该第一线路层，具有一上表面与一下表面，该第一待测芯片及该第一测试用芯片设于该第一线路层的该下表面与该基板之间，而该第二待测芯片设于该第一线路层的该上表面；
该第一测试用芯片设定该第一待测芯片及该第二待测芯片为测试模式；
传输一测试向量信号经由该基板及该第一测试用芯片去测试该第一待测芯片，并经由该基板、该第一测试用芯片的该测试导孔、该第一线路层至该第二待测芯片以测试该第二待测芯片，其中在测试该第一待测芯片及该第二待测芯片后，对应的一测试结果信号被输出；以及
依据该测试结果判断该第一待测芯片及该第二待测芯片是否符合预期设计。
4.一种半导体封装组件，包括：
一基板；
一第一测试用芯片，设于该基板上，该第一测试用芯片进一步包括测试电路A，该第一测试用芯片包括一测试导孔，该测试电路A可将从少数个输入接点输入的信号转换为多数个输出信号分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号分别传输至对应的输出接点；
一第一待测芯片，设于该基板上，该第一待测芯片包括一第一测试电路，该第一测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点；
一第一线路层，具有一上表面与一下表面；
一第二待测芯片，电性连接于该第一待测芯片，该第二待测芯片包括一第二测试电路，该第二测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点；
其中，该第一待测芯片及该第一测试用芯片设于该第一线路层的该下表面与该基板之间，而该第二待测芯片设于该第一线路层的该上表面；
其中，一测试向量信号经由该基板及该第一测试用芯片传送至该第一待测芯片，以测试该第一待测芯片；
其中，该测试向量信号经由该基板、该第一测试用芯片的该测试导孔、该第一线路层至该第二待测芯片，以测试该第二待测芯片。
5.如权利要求4所述的半导体封装组件，其中，一第一测试电路用于测试该第一待测芯片的模块电路，一第二测试电路用于测试该第二待测芯片的模块电路。
6.如权利要求4所述的半导体封装组件，其中该半导体封装组件更包括：
一第二线路层，设于该第二待测芯片之上且具有一上表面与一下表面；
一第三待测芯片，设于该第二线路层的该上表面，该第三待测芯片包括一第三测试电路，该第二测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点；
一第二测试用芯片，设于该第一线路层的该上表面与该第二线路层的该下表面之间，该第二测试用芯片进一步包括测试电路B，该测试电路B可将从少数个输入接点输入的信号转换为多数个输出信号分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号分别传输至对应的输出接点；
其中，该测试向量信号经由该基板、该第一测试用芯片的该测试导孔、该第一线路层、该第二测试用芯片、该第二线路层至该第三待测芯片，以测试该第三待测芯片。
7.一种半导体封装组件，包括：
一基板；
一第一测试用芯片，设于该基板上，该第一测试用芯片进一步包括测试电路A，该第一测试用芯片包括一测试导孔；
一第一待测芯片，设于该基板上，该第一待测芯片包括一第一测试电路，该第一测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点；
一第一线路层，具有一上表面与一下表面；
一第二待测芯片，电性连接于该第一待测芯片，该第二待测芯片包括一第二测试电路，该第二测试电路可将从少数个输入接点输入的信号转换为多数个输出信号并分别传输至对应的输出接点，或将从多数个输入接点输入的信号转换为少数个输出信号并分别传输至对应的输出接点；
其中，该第一待测芯片及该第一测试用芯片设于该第一线路层的该下表面与该基板之间，而该第二待测芯片设于该第一线路层的该上表面；
其中，该测试电路A是将从少数个输入接点输入的信号转换为多数个输出信号分别传输至对应的输出接点或将多数个输入接点输入的信号转换为少数个输出信号分别传输至对应的输出接点的串化器；
其中，一第一测试电路用于测试该第一待测芯片的模块电路，一第二测试电路用于测试该第二待测芯片的模块电路；
其中，一测试向量信号经由该基板及该第一测试用芯片传送至该第一待测芯片，以测试该第一待测芯片；
其中，该测试向量信号经由该基板、该第一测试用芯片的该测试导孔、该第一线路层至该第二待测芯片，以测试该第二待测芯片。
CN201610458556.4A 2012-01-06 2012-01-06 具有测试结构的半导体封装元件及其测试方法 Active CN105977180B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610458556.4A CN105977180B (zh) 2012-01-06 2012-01-06 具有测试结构的半导体封装元件及其测试方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610458556.4A CN105977180B (zh) 2012-01-06 2012-01-06 具有测试结构的半导体封装元件及其测试方法
CN201210002905.3A CN102520340B (zh) 2012-01-06 2012-01-06 具有测试结构的半导体封装元件及其测试方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210002905.3A Division CN102520340B (zh) 2012-01-06 2012-01-06 具有测试结构的半导体封装元件及其测试方法

Publications (2)

Publication Number Publication Date
CN105977180A CN105977180A (zh) 2016-09-28
CN105977180B true CN105977180B (zh) 2020-05-08

Family

ID=46291326

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210002905.3A Active CN102520340B (zh) 2012-01-06 2012-01-06 具有测试结构的半导体封装元件及其测试方法
CN201610458556.4A Active CN105977180B (zh) 2012-01-06 2012-01-06 具有测试结构的半导体封装元件及其测试方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210002905.3A Active CN102520340B (zh) 2012-01-06 2012-01-06 具有测试结构的半导体封装元件及其测试方法

Country Status (1)

Country Link
CN (2) CN102520340B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103630824B (zh) * 2012-08-28 2016-10-19 上海华虹宏力半导体制造有限公司 芯片同测系统
CN108885238A (zh) * 2017-01-19 2018-11-23 深圳市汇顶科技股份有限公司 一种用于矩阵排列芯片的测试装置
CN109212270A (zh) * 2017-06-30 2019-01-15 嘉兴鹏武电子科技有限公司 一种测试装置
KR20200084600A (ko) * 2019-01-03 2020-07-13 에스케이하이닉스 주식회사 집적회로 칩
CN109856482A (zh) * 2019-01-29 2019-06-07 芯海科技（深圳）股份有限公司 一种快速测试usb-pd模块的方法
TWI798958B (zh) 2021-11-24 2023-04-11 創意電子股份有限公司 Ic晶片測試用的無探針式測試裝置與ic晶片測試方法
CN117612976B (zh) * 2024-01-22 2024-04-02 中国科学院长春光学精密机械与物理研究所 一种硅通孔检测结构及检测方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
US6845477B2 (en) * 2000-05-29 2005-01-18 Renesas Technology Corp. Semiconductor test device for conducting an operation test in parallel on many chips in a wafer test and semiconductor test method
CN1979202A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 同步通讯芯片并行测试方法
CN101188225A (zh) * 2006-12-26 2008-05-28 日月光半导体制造股份有限公司 半导体封装结构
WO2009158289A1 (en) * 2008-06-27 2009-12-30 Qualcomm Incorporated Integrated tester chip using die packaging technologies
TW201005305A (en) * 2008-06-02 2010-02-01 Advantest Corp Test system and testing substrate unit
CN102034801A (zh) * 2010-06-04 2011-04-27 日月光半导体制造股份有限公司 半导体封装结构
CN102103185A (zh) * 2009-12-18 2011-06-22 特克特朗尼克公司 用于测量芯片间信号的方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260436A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2004028885A (ja) * 2002-06-27 2004-01-29 Fujitsu Ltd 半導体装置、半導体パッケージ及び半導体装置の試験方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US7804177B2 (en) * 2006-07-26 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based thin substrate and packaging schemes
KR100761860B1 (ko) * 2006-09-20 2007-09-28 삼성전자주식회사 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법
JP5149554B2 (ja) * 2007-07-17 2013-02-20 株式会社日立製作所 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
US6845477B2 (en) * 2000-05-29 2005-01-18 Renesas Technology Corp. Semiconductor test device for conducting an operation test in parallel on many chips in a wafer test and semiconductor test method
CN1979202A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 同步通讯芯片并行测试方法
CN101188225A (zh) * 2006-12-26 2008-05-28 日月光半导体制造股份有限公司 半导体封装结构
TW201005305A (en) * 2008-06-02 2010-02-01 Advantest Corp Test system and testing substrate unit
WO2009158289A1 (en) * 2008-06-27 2009-12-30 Qualcomm Incorporated Integrated tester chip using die packaging technologies
CN102103185A (zh) * 2009-12-18 2011-06-22 特克特朗尼克公司 用于测量芯片间信号的方法和装置
CN102034801A (zh) * 2010-06-04 2011-04-27 日月光半导体制造股份有限公司 半导体封装结构

Also Published As

Publication number Publication date
CN102520340A (zh) 2012-06-27
CN105977180A (zh) 2016-09-28
CN102520340B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN105977180B (zh) 具有测试结构的半导体封装元件及其测试方法
US7880491B2 (en) Multilayer semiconductor device
US10716207B2 (en) Printed circuit board and integrated circuit package
US7098682B2 (en) Testing method and tester for semiconductor integrated circuit device comprising high-speed input/output element
US7541680B2 (en) Semiconductor device package
US8618541B2 (en) Semiconductor apparatus
EP2790027B1 (en) Two-step interconnect testing of semiconductor dies
US7586182B2 (en) Packaged semiconductor die and manufacturing method thereof
KR20040002701A (ko) 전자회로장치 및 집적회로장치
JP3763385B2 (ja) 半導体装置
KR100687687B1 (ko) 멀티칩 모듈 패키징 방법
TWI444637B (zh) 具有可調整性及適應性測試結構的半導體封裝元件及其測試方法
US20020121911A1 (en) Wafer level probe card
US20110156739A1 (en) Test kit for testing a chip subassembly and a testing method by using the same
US20080197872A1 (en) Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same
US11422155B2 (en) Probe card having dummy traces for testing an integrated circuit to be installed in a multichip-module
US7420206B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
US7429794B2 (en) Multi-chip packaged integrated circuit device for transmitting signals from one chip to another chip
US7714429B2 (en) Wafer structure with a plurality of functional macro chips for chip-on-chip configuration
Moore et al. Non-contact testing for SoC and RCP (SIPs) at advanced nodes
JP3566157B2 (ja) 半導体装置およびその製造方法
CN114664795A (zh) 多芯片系统以及多芯片系统的操作方法
KR101311177B1 (ko) 능동소자 칩이 탑재된 프로브카드
CN115112926A (zh) 麦克风传感器芯片测试板
CN118299368A (zh) 一种2.5d封装测试集成电路、测试方法及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant