KR20040002701A - 전자회로장치 및 집적회로장치 - Google Patents

전자회로장치 및 집적회로장치 Download PDF

Info

Publication number
KR20040002701A
KR20040002701A KR1020030041543A KR20030041543A KR20040002701A KR 20040002701 A KR20040002701 A KR 20040002701A KR 1020030041543 A KR1020030041543 A KR 1020030041543A KR 20030041543 A KR20030041543 A KR 20030041543A KR 20040002701 A KR20040002701 A KR 20040002701A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit
output interface
input
connection
Prior art date
Application number
KR1020030041543A
Other languages
English (en)
Inventor
사사키나오토
히라야마데루오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040002701A publication Critical patent/KR20040002701A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전자회로장치와 일체의 회로장치에 있어서, 접속단자, 외부접속단자와 단위회로장치로서 반도체칩의 입/출력 인터페이스 회로의 배치가 전원소비와 신호전송시간의 단축을 위하여 최적화되고, 오직 접속패드가 반도체칩 1, 2의 상호인접측에 배치되도록 할당되고, 입/출력 인터페이스회로, 테스트패드와 외부접속패드는 나머지 세 측을 따라서 배치되고, 더욱이, 접속패드와 전자회로가 입/출력 인터페이스회로를 통하지 않고 직접연결되도록 구성되어 있다.

Description

전자회로장치 및 집적회로장치{Electronic circuit apparatus and integrated circuit device}
본 발명은 전자회로장치에 관한 것이고 특히 한 전자장치, 그리고 그곳에서 집적회로장치로서 반도체칩같은 복수의 단위회로장치(unit circuit device)를 어셈블링하는 소위 멀티-칩 모듈기술(multi-chip device)과 함께 제공되는 전자회로장치에 관한 것이다.
디지털 네트워크 정보사회의 진화와 함께, 디지털 가전제품은 휴대용 정보단자에 의해 대표되는 멀티미디어장치와 컴팩트전자장치는 진화하고 있다. 그 결과, 더욱 스마트하고 더욱 진화된 라지스케일집적회로(LSI)를 위한 요구는 증가되고 있고 한 칩위에 정교한 시스템기능으로 인스톨된 시스템-온-칩(System-on-chip(SOC))은 포커스되고 있다.
시스템-온-칩은 하나의 실리콘 LSI 칩위에 종래의 이산장치 여러개가 장착된 기판에 의해 실현되고 있고 저소비전력, 고성능과 장착면적의 감소의 장점을 가지고 있다.
그러나, 최근에 시스템-온-칩의 개발기간이 장기화되고 하나의 칩위에 다양한 시스템기능을 집적화하는 개발위험으로 근심이 되고, 관심은 짧은 시간과 비용으로 시스템-온-칩의 상기 동등한 기능을 잠재적으로 실현할 수 있는 시스템-인-패키지(System-in-package(SIP))에 집중되고 있다.
시스템-인-패키지는 단일패키지위에 복수의 LSI를 인스톨함으로서 시스템이실현되는데, 이것은 멀티-칩 모듈의 한 종류이다. 시스템-인-패키지는 결국 저비용에서 시스템-온-칩의 상기 동일한 기능을 제공하는 것이 목적이다.
시스템-인-패키지같은 종래의 멀티-칩 모듈에서, 기판에 장착된 각 반도체칩의 최외주부는 다른 반도체칩과 접속되도록 복수의 접속패드와 설치된다. 각 반도체칩에서, 전기매칭을 위한 입/출력 인터페이스회로는, 예를 들어, 반도체칩과 모듈외부에 접속된 전자장치사이의 전압레벨의 조정, 복수의 접속패드와 시스템의 기능을 실현하는 칩에 집적전기회로사이에 설치된다. 반도체칩 사이의 전기적 접속은 와이어본딩 또는 납땜볼(soldering ball) 등에 의해 서로 접속되는 복수의 반도체칩의 접속패드를 접속함으로서 만들어진다.
SEMT 기술심포지움 2001의 세션 9에서 패키징 강의에서는, 종래의 시스템-인-패키지에서 비용을 절감하도록 장착되는 반도체로서 표준칩을 사용할 때, 초과소비전력이 표준 인터페이스회로를 사용함으로서 야기된다고 지적받았다. 즉 입/출력 인터페이스 존재에 기인하여 신호경로에서 부하용량(load capacity)의 증가 때문이다. 또한, 강의에서, 표준 입/출력 인터페이스회로로부터 분리되게 멀티-칩 모듈을 위한 저부하용량을 가지는 반도체칩 입/출력 인터페이스회로에 장착되도록 제안되었다.
시스템-인-패키지처럼, 복수의 반도체칩에 장착된 멀티-칩 모듈에서, 그러나, 각 반도체칩의 패드는 모듈바깥의 칩에서 전자회로사이에서 접속하는데 사용하는 패드와 반도체칩 안에서 상호접속하는데 사용하는 패드를 포함한다.
따라서, 모든 패드와 전자회로사이에서 입/출력 인터페이스를 설치하는 면적이 낭비된다. 또한, 이것은 부하용량을 신호경로와 충전/방전으로 첨가를 이끌고 그로부터 소비전력을 증가하여, 그 결과 입/출력 인터페이스회로가 모든 패드에 설치될 때, 과전력은 전체로서 소비된다.
상기 관점에서, 일본미심사특허공보 No.H7-153902는 논리회로의 핵심부로 이루어진 반도체칩을 만들고 입/출력 인터페이스회로를 사용하지 않고 핵심부로만 이루어진 반도체사이에서 접속하기 위하여 시스템-인-패키지의 최외주부에서 형성되는 입/출력 인터페이스회로에서 반도체칩을 만드는 기술을 공개한다.
그러나, 저소비전력에서 고속 시스템-인-패키지를 실현하기 위하여, 종래기술에서처럼 표준 반도체칩을 이용하는 방법을 제공하지도 일본미심사특허공보 No.H7-153902에서 설명된 기술처럼 분리된 기능을 가지는 반도체칩을 균일하게 생산하는 방법도 아니나, 배치와 소망의 기능을 실현하기 위해 장착되는 복수의 반도체칩의 접속 관계를 고려하여 각 반도체칩사이의 최단거리접속을 이루기 위하여 각 반도체칩에 형성되는 패드와 입/출력 인터페이스회로 등의 배치가 최적화되는 레이아웃을 설계하는 것이 중요하다.
본 발명의 목적은 전력소비의 억제와 반도체칩과 다른 장치, 외부접속단자와 입/출력 인터페이스회로와 사용되는 집적 회로장치사이에서 접속단자배치를 최적화함으로서 짧은 신호전송시간을 실현하는 전자회로장치를 설치하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따라서, 전자회로장치가 제공되는데, 전자회로를 가지는 복수의 단위회로장치는 기판위에 서로 인접하게 장착되고단위회로장치는 상호 전기적으로 접속되게 되는데, 상기 단위회로장치 각각은 입/출력 인터페이스회로, 다른 단위회로장치에 인접한 측에 배치되고 각각 입/출력 인터페이스 회로를 통하지 않는 상호-접속(inter-connection)에 의해 전자회로로 연결되는 복수의 장치접속단자, 다른 단위회로장치에 인접하지 않은 측에 배치되고 각각 입/출력 인터페이스 회로를 통하여 전자회로에 연결되는 복수의 외부접속단자를 포함하는 전자회로장치를 설치한다.
상기 목적을 달성하기 위하여, 본 발명에 따라서, 집적회로장치는 한 모듈에서 서로 인접하게 장착되고 전자회로와 전기적으로 접속되는 복수된 전자회로와, 입/출력 인터페이스회로와, 모듈에 장착되고 입/출력 인터페이스회로를 통하지 않고 상호-접속(inter-connection)에 의해서 각각 전자회로로 접속될 때 다른 집적 회로장치에 인접한 측에 배치되는 복수의 장치접속단자와, 다른 집적 회로장치에 인접하지 않은 측에 배치되고 입/출력 인터페이스회로를 통하여 상호-접속에 의해서 전자회로로 각각 접속되는 복수의 외부접속단자를 포함하는 집적 회로장치가 설치된다.
본 발명에서, 바람직하게, 단위회로장치는 다른 단위회로장치에 인접하지 않는 측에 배치되는 전자회로에 테스트를 위하여 복수의 테스트단자와 입/출력 인터페이스회로를 통하여 상호-접속에 의해 전기회로로 각각 접속되는 테스트단자를 포함한다.
본 발명에서, 바람직하게, 단위회로장치는 다른회로장치에 인접한 측과 장치접속단자 안에 배치된 전자회로에 테스트를 위한 복수의 테스트단자와 입/출력 인터페이스회로를 통한 상호-접속에 의해서 각각 전자회로에 접속되는 테스트단자를 가지고 있다.
본 발명에서, 바람직하게, 외부접속단자는 전자회로장치 외부에서 접속하는 접속단자와 전자회로에서 테스트를 위한 접속단자의 역할을 한다.
본 발명의 전자회로장치에서, 입/출력 인터페이스회로를 통하지 않는 상호-접속에 의해서 각각 전자회로로 접속되는 복수의 장치접속단자는 각 단위회로장치에 접속될 필요가 있는 다른 단위회로장치에 인접하는 측에 배치된다. 상기 경우에, 장치접속단자는 항상 서로 옆에 있지 않고 어느 측에나 설치되고, 접속될 필요가 있는 단위회로장치의 장치접속단자사이의 거리가 짧아지고 신호는 입/출력 인터페이스를 통하지 않고 각 단위회로장치의 전자회로사이에서 전송하는 경우를 비교한다.
도 1은 제 1실시예를 따르는 전자회로장치의 한 예의 평면도이다.
도 2는 제 1실시예를 따르는 전자회로장치에서 지지기판에 반도체칩과 장착상태사이에서 전기적으로 접속하는 방법의 한 예를 설명하는 개략도이다.
도 3은 제 1실시예를 따르는 전자회로장치에서 지지기판에 반도체칩과 장착상태 사이에서 전기적으로 접속하는 방법의 다른 예를 설명하는 개략도이다.
도 4는 제 2실시예를 따르는 전자회로장치의 한 예의 평면도이다.
도 5는 제 3실시예를 따르는 전자회로장치의 한 예의 평면도이다.
도 6은 제 4실시예를 따르는 전자회로장치의 한 예의 평면도이다.
* 도면의 주요부분에 대한 부호설명
11,12,13. 반도체칩 11a,12a,13a. 전자회로
3. 접속패드 4. 접속배선
5. 입/출력 인터페이스회로 6. 테스트패드
7. 테스트/접속패드 100. 지지기판
101. 외부접속패드 102. 본딩와이어
110. 접촉반도체칩 111. 범프
이하에서는 본발명 전자회로장치의 실시예들이 도면을 참조하여 설명될 것이다.
<제 1실시예>
도 1은 소위 멀티-칩 모듈 기술(multi-chip module technique)이 적용된 본실시예에 따른 전자회로장치의 평면도이다.
도 1에 도시된 바와 같이, 본실시예에 따른 전자회로장치에서는, 지지기판(100)이 실리콘 등으로 만들어지며, 인터포저(interposer)가 두개의 반도체칩(1, 2)에 장착된다.
제 1반도체칩(1)은 논리회로나 메모리 회로와 같은 전자회로(1a)로 구성되며, 제 2반도체칩(2)과 접속하기 위한 복수의 접속패드(3)는 예를 들어, 제 2반도체칩(2)에 인접한 측을 따라서, 제 2반도체칩(2)에 인접한 측면상에 배치된다. 접속용패드(3)는 후술할 테스트패드(6)와 테스트/접속패드(7)보다 작으며 예를 들면, 30 ㎛× 30 ㎛ 또는 그보다 작다.
접속용 패드(3)는 입/출력 인터페이스 회로(I/O 회로)를 경유하지 않고 상호접속(도시안됨)에 의하여 전자회로(1a)에 전기적으로 접속된다. 이 때문에, 제 1반도체칩(1)은 I/O회로를 경유하지 않고 전자회로(1a)로부터 제 2반도체칩(2)까지 신호를 직접 전송할 수 있다. 또한, 접속용 패드(3)의 이러한 배치를 얻기 위하여, 제 1반도체칩의 전기 회로 (1a)를 구성하는 회로블록 사이에 제 2반도체칩(2)과 신호전송을 하는 회로블록이 제 2반도체 칩 측면에 배치되도록 설계하는 것이 바람직하다.
더욱이, 제 1반도체칩(1)에서, 전자회로(1a)와 접속하는 복수의 입/출력 인터페이스회로(5)는 전자회로의 외부에 , 예를 들어 제 2반도체 칩(2)에 인접한 측면보다는 세 측을 따라 제 2반도체칩(2)에 인접하지 않은 측면상에 배치된다.
입/출력 인터페이스 회로(5)는 외부장치와 반도체 칩간에 신호의 전압레벨을 실질적으로 매칭하는 기능을 가지고 있다. 입/출력 인터페이스는, 예를 들면 반도체칩의 외부로부터 신호를 검출하는 입력 버퍼, 칩의 외부로 신호를 전달하는 출력버퍼와, 버스형의 쌍방향성버퍼 등이 있다.
입/출력 인터페이스회로(5)의 외부는 전자회로(1a)에 대한 기능테스트나 다른 테스트를 수행하는 동안 프로버(prober) 등과 접촉시키는 테스트패드(6)와, 테스트할 때와 지지기판으로 접속하는 데 사용될 때 그리고 테스트 후에도 프로버 등과 접촉시키기 위한 복수의 테스트/접속패드(7)로 구성된다. 테스트/접속패드(7)는 본발명의 "외부 접속단"에 대응한다.
테스트패드(6)와 테스트/접속패드(7)는 입/출력 인터페이스회로(5)를 경유하여 상호접속(도시안됨)에 의하여 전자회로(1a)에 접속된다. 이때문에, 테스트 동안과 사용동 외부장치로부터 또는 외부장치로의 신호전송에 있어서 전압레벨매칭과 같은 매칭이 수행되며 전자적 신호전송이 수행된다.
제 2반도체칩(2)은 논리 회로나 메모리 회로와 같은 전기 회로(2a)로 구성되며, 제 1반도체칩(1)과 접속하는 복수의 접속패드(3)는 제 1반도체칩(1)에 인접한 측면을 따라 배치된다.
접속용 패드(3)는 입/출력 인터페이스 회로를 통하지 않고 상호접속(도시생략)에 의해 전기회로(1a)에 직접 전기적으로 접속된다. 또한, 이러한 접속용 패드(3)의 배치을 얻기 위하여, 제 2반도체칩의 전기회로(2a)를 구성하는 회로블록 사이에 제 1반도체칩(1)과 신호전송을 하는 회로블록이 제 1반도체칩(1)의 측면에 배치되도록 설계된다.
더욱이, 제 2반도체칩(2)에서, 전기회로(2a)에 접속되는 복수의 입/출력 인터페이스회로(5)는 전기회로(2a)의 외부에, 예를 들면 제 1반도체칩에 인접한 측면보다는 세 측을 따라 제 1반도체칩(1)에 인접하지 않은 측면상에 배치된다.
입/출력 인터페이스 회로(5)의 외부는 복수의 테스트용 패드(6)와 테스트/접속용 패드(7)로 구성되며, 제 1 반도체칩(1)에서와 같은 방법으로 입/출력 인터페이스 회로(5)를 통하지 않고 상호접속(도시안됨)에 의해 전기회로(1a)에 접속된다.
결과적으로 상기 제 1반도체칩(1)의 접속패드(3)과 제 1반도체칩(2)은 접속배선(4)에 의하여 서로 접속되며, 제 1반도체칩(1)과 제 2반도체칩(2)은 전기적으로 접속된다.
본발명에 따른 전기회로장치는 도 1에서 도시된 바와 같이 두개의 반도체 칩(1, 2)을 하나의 그룹으로 가정할 때, 테스트패드(6)와 외부접속패드(7)가 반도체(1, 2)의 그룹의 외주면상에 배치되는 구조를 가지며, 전기회로(1a, 2a)가 실질적으로 하나의 칩에 형성되는 시스템 LSI에 가까운 구조를 가진다.
접속배선(4)에 의한 제 1반도체칩(1)과 제 2반도체칩(2)의 접속은 예를 들면 이하와 같이하여 실현된다.
도 2는 반도체칩(1, 2)사이에 전기적으로 접속되고 지지기판(100)상에 장착된 상태를 설명하는 일예의 개략도이다.
도 2에 도시된 바와 같이, 예를 들어 접속배선(4)으로 형성된 접속 반도체 칩(110)에 의해 반도체칩(1, 2)의 접속패드(3)가 접속된다.
즉, 도 1에 도시된 것처럼 접속배선(4)으로 형성된 접속 반도체칩(110), 접속반도체칩(110)의 접속배선(4)으로 형성된 표면은 제 1, 2반도체 칩(1, 2)과 면하게 되고, 접속 반도체칩(110)의 접속배선(4)과 반도체칩(1, 2)의 접속용 패드(3)는 범프(111)에 의해 전기적으로 접속되고 접속 반도체 칩(110)은 반도체칩(1, 2)상에 장착된 것이 준비된다.
그 결과, 제 1 반도체칩(1)의 접속패드(3)와 제 2반도체칩(2)의 접속패드(3)는 그 위에 장착된 접속 반도체칩(110)의 접속배선(4)를 통해 전기적으로 접속된다.
상기 접속 방법을 적용할 때, 반도체칩(1, 2)의 전기 회로(1a, 2a)로 형성되는 표면과 반대측의 표면은 장착을 위하여 지지기판(100)에 면하게 되고, 반도체칩(1, 2) 그리고 지지기판(100)상에 형성된 도시안된 배선의 테스트/접속패드(7)는 본딩 와이어(102)에 의해 접속된다. 도시안된 배선은 각각, 주위에 형성된 외부접속패드(101)에 접속된다.
상술한 바와 같이 구성된 전기회로장치에서, 접속반도체칩(110)이 본딩와이어(102)의 형성없이 장착되는 상태에서, 테스트는 프로버(prober)가 테스트패드(6)와 반도체칩(1, 2)의 테스트/접속 패드(7)와 접하도록함으로써 수행된다.
전자회로장치가 테스트에 의해 좋다는 판정을 받았을 때, 배선(wiring)은 반도체칩(1, 2)의 테스트/접속패드(7)와 지지기판(100)사이에서 본딩와이어(102)에 의해 접속되고, 지지기판(100)에 형성된 외부접속패드(101)는 보이지 않는 장착기판 등의 패드에 연결되고 상기 상태에서 사용되도록 설치된다.
또한, 상기 방법과 다른 방법으로, 반도체칩(1, 2)은 도 3에 도시된 바와 같은 방법을 제공함으로써 전기적으로 접속된다.
도 3은 반도체칩(1, 2)과 지지기판(100)위의 장착상태 사이에 전기적으로 접속하는 방법의 다른 예를 설명하는 개략도이다.
도 3에 도시한 바와 같이, 예를 들어, 각 반도체칩(1, 2)은 각 반도체칩(1,2)의 접속패드(3)가 지지기판(100)과 대향하여 형성되는 면을 만들음므로써 접속배선(4)을 형성하는 지지기판에 장착된다. 이 때, 지지기판(100)의 접속배선(4)과 각 반도체칩(1, 2)의 접속패드(3)는 범프(111)로 만든다.
지지기판(100)에는 접속배선(4)과 다른 반도체칩(1, 2)의 테스트패드(6)와 테스트/접속패드(7)를 접속하는 배선을 형성하고, 테스트패드(6)와 테스트/접속패드(7)사이에서 배선은 또한 전기적으로 동일한 시간에 범프(111)에 의해 접속된다. 배선은 지지기판(100)주면에 형성되는 각 접속패드(101)에 형성된다.
상기와 같이 구성된 전자회로장치에서, 테스트는 프로버가 배선에 의해 반도체칩(1, 2)의 테스트패드(6)와 테스트/접속패드(7)에 전기적으로 접속되는 외부접속패드(101)를 접함으로써 수행된다.
전자회로장치가 테스트에 의해 좋다는 판정을 받았을 때, 배선(wiring)에 의하여서 반도체칩(1, 2)의 테스트/접속패드(7)에 전기적으로 접속되는 외부접속패드(101)는 본딩와이어(102)에 의해서 보이지 않는 장착기판의 패드에 전기적으로 접속되고 상기 상태에서 사용되도록 설치된다.
본 발명에 따르며 상기와 같이 구성된 전기회로장치에서, 오직 접속패드(3)가 반도체칩(1, 2)에 서로 인접한 일측을 따라서 위치하는 배치가 되도록 배치되고, 입/출력 인터페이스회로(5), 테스트패드(6)와 외부접속패드(7)는 나머지 세 측을 따라서 배치된다. 더욱이, 접속패드(3)와 전자회로(1a, 2a)는 입/출력 인터페이스회로(5)를 통하지 않는 상호-접속에 의해 직접 접속되도록 구성된다.
상술한 바와 같이, 오직 서로 인접한 측을 따라서 접속패드(3)를 배치함으로서, 즉, 접속된 다른 반도체칩을 따라서 배치됨으로써, 최단거리에서의 접속은 가능하게 되고, 더욱이, 신호전송시간은 짧아질 수 있다.
또한, 반도체칩(1, 2)의 전자회로(1a, 2a)는 입력/출력 인터페이스회로(5)를 우회하지 않고 상호-접속에 의해 접속되기 때문에, 소비전력은 억제되고 신호전송시간은 입/출력 인터페이스회로(5)를 생략하는 만큼 짧아진다.
또한, 본 실시예에서, 반도체칩(1, 2)사이의 전자접속은 본딩와이어를 사용하지 않고 접속 반도체칩(110) 또는 웨이퍼 전 처리공정(pre-wafer process)에서와 같은 방법에서의 지지기판(100)에 형성된 접속배선(4)을 사용함으로써 만들어지고, 배선밀도는 높아지고 고속작동은 신호지연량을 줄임으로써 가능해진다. 접속배선(4)의 밀도가 상기와 같이 높아질 수 있기 때문에, 각 접속패드(3)사이에서 반도체칩(1, 2)의 일측을 따라 배치하는 작은 접속패드(3)를 모으는 경우에서도 확실히 접속될 수 있다.
<제 2실시예>
도 4는 소위 멀티-칩 모듈기술이 적용되는 본 발명의 실시예를 따르는 전자회로장치의 평면도이다.
도 4에서와 같이, 본 발명의 실시예를 따르는 전자장치에서, 세 반도체칩(11, 12, 13)은 인터포저(interposer)로 불리는 실리콘 등으로 만든 지지기판(100)에 장착된다. 동일도면부호는 도 1처럼 동일구성요소가 주어지고 그에 대한 설명은 생략될 것이다.
제 1반도체(11)는 논리회로나 메모리회로같은 전자회로(11a)를 가지는데, 여기서 제 2반도체칩과 제 3반도체칩에 접속하기 위한 복수의 접속패드(3)는 제 2, 3반도체칩과 인접한 측에 배치되는데, 예를 들어, 반도체칩(12, 13)에 인접한 두 측을 따라 위치하는 곳이다.
접속패드(3)는 입/출력 인터페이스회로를 지나지 않는 상호-접속(도시생략)에 의해 전기적으로 전자회로(11a)에 접속된다. 또한, 접속패드(3)의 상기 배치를 얻기 위하여, 제 1반도체칩(11)의 전자회로(11a)를 구성하는 회로블럭사이에서 제 2, 3반도체칩(12, 13)과 함께 신호의 전송을 수행하기 위한 회로블럭은 제 2, 3반도체칩에 배치되도록 설계하는 것이 바람직하다.
더욱이, 제 1반도체칩(11)은 제 2, 3반도체칩(12, 13)과 인접하지 않은, 예를 들어, 제 2, 3반도체 칩(12, 13)에 인접한 측보다는 두 측을 따르는, 측위에 전자회로(11a)의 외부에 전자회로(11a)와 접속하는 복수의 입/출력 인터페이스회로(5)가 배치된다.
입/출력 인터페이스회로(5)의 외부는 입/출력 인터페이스회로(5)를 통하여 상호-접속(도시생략)됨으로써 전자회로(11a)와 접속되는 복수의 테스트패드(6)와 테스트/접속패드(7)에 배치된다.
제 2반도체칩(12)은 논리 회로나 메모리 회로와 같은 전기 회로(12a)로 구성되며, 제 1, 3반도체칩(11, 13)과 인접한 두 측을 따르는 위치에서 제 1반도체 칩(11)과 제 3반도체칩(13)에 접속하는 복수의 접속패드(3)이다.
접속패드(3)는 어떠한 입/출력 인터페이스회로도 통하지 않는 상호접속에 의해 전기회로(11a)에 전기적으로 접속된다. 또한, 접속패드(3)의 상기 배치를 얻기 위하여, 제 2반도체 칩(12)의 전자회로(12a)를 구성하는 회로블록 사이에서 제 1반도체 칩(11)과 제 3반도체칩(13)과 함께 신호전송을 하는 회로블록이 제 1, 3반도체 칩(11, 13)의 측에 배치되도록(allocated) 설계된다.
또한, 제 2반도체칩(12)은 예를 들어, 제 1반도체칩(11)과 제 3반도체칩(13)과 인접한 측과 다른 두 측을 따르는, 제 1반도체칩(11)과 제 3반도체칩(13)과 인접하지 않은 측에 전자회로(12a)의 외부에 전자회로(12a)와 접속하는 복수의 입/출력 인터페이스회로(5)가 배치된다.
입/출력 인터페이스회로(5)의 외부는 입/출력 인터페이스회로(5)를 통하여 상호-접속(도시생략)함으로써 전자회로(12a)에 접속하는 복수의 테스트패드(6)와 테스트/접속패드(7)에 배치된다.
제 3반도체칩(13)은 논리회로나 메모리회로같은 전자회로(13a)를 포함하는데, 여기서 제 1반도체칩(11)과 제 2반도체칩(12)과 인접한 측에 배치되는 제 1과 제 2반도체칩(11, 12)에 접속되는 복수의 접속패드(3)는 예를 들어, 제 1과 제 2반도체칩(11, 12)과 인접한 측을 따르는 위치에서, 제 1과 제 2반도체칩(11, 12)과 인접한 측에 배치된다.
접속패드(3)는 어떠한 입/출력 인터페이스회로도 통하지 않고 상호-접속에 의한 전자회로(13)와 전기적으로 접속된다. 또한, 접속패드(3)의 상기 배치를 얻기 위하여, 제 3반도체칩(13)의 전자회로(13a)를 구성하는 회로블럭사이에서 제 1, 제 2반도체칩(11, 12)과 함께 신호의 전송을 수행하기 위한 회로블럭은 제 1, 제 2반도체칩에 배치되도록 설계하는 것이 바람직하다.
더욱이, 제 3반도체칩(13)은 제 1, 2반도체칩(11, 12)과 인접하지 않은, 예를 들어, 제 1, 2반도체 칩(11, 12)에 인접한 측보다는 두 측을 따르는, 측위에 전자회로(13a)의 외부에 전자회로(13a)와 접속하는 복수의 입/출력 인터페이스회로(5)가 배치된다.
입/출력 인터페이스 회로(5)의 외부는 입/출력 인터페이스회로(5)를 통하여 상호-접속(도시생략)됨으로써 전자회로(13a)와 접속되는 복수의 테스트패드(6)와 테스트/접속패드(7)에 배치된다.
결과적으로 상기 제 1반도체칩(11)과 제 2반도체칩(12)사이와 제 1과 제 2반도체칩(11, 12)의 접속패드(3)와 제 3반도체칩(13)은 접속배선(4)에 의해서 서로 접속되고, 각 반도체칩사이의 전자접속이 생성된다.
본 실시예에 따르는 전기회로장치는 도 4에서 도시된 바와 같이 세개의 반도체 칩(11, 12, 13)을 하나의 그룹으로 가정할 때, 테스트패드(6)와 외부 접속패드(7)가 제 1실시예와 같은 방법에서 반도체(11, 12, 13) 그룹의 외주면상에 배치되는 구조를 가지며, 전기회로(11a, 12a, 13a)가 실질적으로 하나의 칩에 형성되는 시스템 LSI에 가까운 구조를 가진다.
각 반도체칩(11, 12, 13)과 지지기판(100)에 장착하는 것은 도 2와 도 3에서 제 1실시예에 도시한 방법으로 수행될 수 있다.
본 실시예를 따르는 제 1실시예와 같은 방법으로 상기와 같이 구성된 전자회로장치에 따라서, 접속배선(4)에 의한 최단거리에서 반도체칩(11, 12, 13)사이에서 접속될 수 있고, 또한 반도체칩(11, 12, 13)의 전자회로(11a, 12a, 13a)사이에서입/출력 인테페이스회로(5)로 우회하지 않고 상호-접속함으로써 접속되고, 신호전송시간은 짧아질 수 있고 소비전력은 억제될 수 있다.
또한, 반도체칩(1, 2)의 전자회로(1a, 2a)는 입력/출력 인터페이스회로(5)를 우회하지 않고 상호-접속에 의해 접속되기 때문에, 소비전력은 억제되고 신호전송시간은 입/출력 인터페이스회로(5)를 생략하는 만큼 짧아진다.
또한, 반도체칩(11, 12, 13)사이의 전자접속은 본딩와이어를 사용하지 않고 웨이퍼 전 처리공정(pre-wafer process)과 같은 방법에서 접속반도체칩(110)또는 지지기판(100)에 형성된 접속배선(4)을 사용함으로써 만들어지고, 배선밀도는 높아질 수 있고 고속작동은 신호지연량을 감소시킴으로써 가능하게 된다.
<제 3실시예>
도 5는 소위 멀티-칩 모듈기술이 적용되는 본 실시예를 따르는 전자회로장치의 평면도이다.
도 5에 도시된 바와 같이, 본 실시예를 따르는 전자장치에서, 두개의 반도체칩(21, 22)은 인터포저라 불리는 실리콘등에 의해 만들어진 지지기판(100)에 장착된다. 동일도면부호는 도 1처럼 동일구성요소가 주어지고 그에 대한 설명은 생략될 것이다.
제 1반도체(21)는 논리회로나 메모리회로같은 전자회로(21a)를 가지는데, 여기서 전자회로(21a)와 접속하는 복수의 입/출력 인터페이스회로(5)가 제 1반도체칩(21)의 네 측에 따르는 전자회로(21a)의 외부에서 배치된다.
또한, 제 1반도체칩(21)에서, 입/출력 인터페이스회로(5)에 접속된 복수의테스트패드(6)는 예를 들어, 제 2반도체칩(22)에 인접한 측을 따르는 제 2반도체칩(22)에 인접한 측의 입/출력 인터페이스회로(5)의 외부에서 배치되고, 제 2반도체칩(22)과 접속되는 복수의 접속패드(3)는 테스트패드(6)의 외부에서 배치된다.
접속패드(3)는 입/출력 인터페이스회로(5)를 지나지 않는 상호-접속(도시생략)에 의해 전기적으로 전자회로(21a)에 접속된다. 또한, 접속패드(3)의 상기 배치를 얻기 위하여, 필요와 관련하여, 제 1반도체칩(21)의 전자회로(21a)를 구성하는 회로블럭사이에서 제 2반도체칩(22)과 함께 신호의 전송을 수행하기 위한 회로블럭은 제 2반도체칩(22)에 배치되도록 설계하는 것이 바람직하다.
더욱이, 제 1반도체칩(21)에서, 입/출력 인터페이스회로(5)에 접속된 복수의 테스트/접속패드(7)는 예를 들어 제 2반도체 칩(22)에 인접한 측면과 다른 세 측에 따르는 제 2반도체 칩(22)에 인접하지 않은 입/출력 인터페이스회로(5)의 외부에 접속된다.
제 2반도체칩(22)은 논리 회로나 메모리 회로와 같은 전기 회로(22a)로 구성되며, 전자회로(22a)와 접속된 복수의 입/출력 인터페이스회로(5)는 제 2반도체칩(22)의 네 측을 따라서 전자회로(22a)의 외부에 배치된다.
또한, 제 2반도체 칩(22)에서, 입/출력 인터페이스 회로(5)에 접속된 복수의 테스트패드(6)는 예를 들어, 제 1반도체칩(21)에 인접한 측에 따라서, 제 1반도체칩(21)에 인접한 측에 입/출력 인터페이스회로(5) 외부에서 배치되고, 제 1반도체칩(21)에 접속한 복수의 접속패드(3)는 테스트패드(6)의 외부에서 배치된다.
접속패드(3)는 입/출력 인터페이스회로(5)를 통하지 않고 상호-접속(도시생략)에 의하여 전자회로(22a)에 전기적으로 접속된다. 또한, 접속패드(3)의 상기 배치를 얻기 위하여, 필요와 관련하여, 제 2반도체칩(22)의 전자회로(22a)를 구성하는 회로블럭사이에서 제 1반도체칩(21)과 함께 신호의 전송을 수행하기 위한 회로블럭은 제 1반도체칩(21)에 배치되도록 설계하는 것이 바람직하다.
더욱이, 제 2반도체칩(22)에서, 입/출력 인터페이스회로(5)에 접속된 복수의 테스트/접속패드(7)는 예를 들어 제 1반도체칩(21)에 인접한 측면과 다른 세 측에 따르는 제 1반도체칩(21)에 인접하지 않은 입/출력 인터페이스회로(5)의 외부에 접속된다.
상기 제 1반도체칩(1)과 제 2반도체칩(2)은 접속배선(4)에 의하여 서로 접속되고, 제 1반도체칩(21)과 제 2반도체칩(22)은 전기적으로 접속된다.
접속배선(4)과 지지기판의 장착에 의한 제 1반도체칩(21)과 제 2반도체칩(22)사이의 접속은 도 2와 도 3에서 제 1실시예 처럼 될 수 있다.
본 실시예를 따르며 제 1실시예와 다른 상기와 같이 구성된 전자회로장치에서, 인터페이스회로(5)와 테스트회로(6)는 반도체칩(21, 22)이 서로 인접하는 측에 다른 접속패드(3)가 배치되고, 인터페이스(5)와 테스트회로(6)는 접속패드(3)와 전자회로(21a, 22a)사이 지역에 형성되고, 접속패드(3)는 최외각측에 배치된다.
또한, 제 1실시예와 같은 방법에서, 접속패드(3)와 전자회로(21a, 22a)는 입/출력 인터페이스회로(5)를 통하지 않는 상호-접속(도시생략)에 의해 직접 접속되도록 구성된다.
따라서, 제 1실시예에서 설명한 패드의 배치는 반도체칩의 레이아웃 설계의 제한에 의해 얻어질 수 없고, 최단거리에서 접속은 접속배선(4)과 신호전송시간이 최외각지역의 상호 인접 측을 따르는 위치에서 접속패드(3)을 배치함으로써 짧게 만들 수 있게 되어 가능해진다.
또한, 반도체칩(21, 22)의 전자회로(21a, 22a)가 입/출력 인터페이스회로(5)의 디투어링(detouring)에 의하지 않고 상호-접속(도시생략)에 의해 접속되고, 소비전력은 감소되고 신호전송시간은 입/출력 인터페이스회로(5)가 생략되는 양만큼 짧아질 수 있다.
또한, 반도체칩(21, 22)사이의 전기적 접속은 본딩와이어를 사용하지 않고 웨이퍼 전 처리공정과 같은 방법으로 접속반도체칩(110)이나 지지기판(100)에 형성되는 접속배선(4)을 사용함으로써 만들어지고, 배선밀도는 높아질 수 있고 고속작동은 신호지연량을 감소시킴으로써 가능해진다.
<제 4실시예>
도 6은 소위 멀티-칩 모듈기술이 적용되는 본 발명의 실시예를 따르는 전자회로장치의 평면도이다.
도 6에서와 같이, 본 발명의 실시예를 따르는 전자장치에서, 세 반도체칩(31, 32, 33)은 인터포저(interposer)로 불리는 실리콘 등으로 만든 지지기판(100)에 장착된다. 동일도면부호는 도 1처럼 동일구성요소가 주어지고 그에 대한 설명은 생략될 것이다.
제 1반도체(31)는 논리회로나 메모리회로같은 전자회로(31a)를 가지는데, 여기서 전자회로(31a)에 접속된 복수의 입/출력 인터페이스회로(5)는 제 1반도체칩(31)의 네 측을 따라 전자회로(31a) 외부에 배치된다.
또한, 제 1반도체칩(31)에서, 입/출력 인터페이스회로(5)에 접속된 복수의 테스트패드(6)는 예를 들어, 제 2반도체칩(32)과 제 3반도체칩(33)에 인접한 두개의 측을 따르는 제 2반도체칩(32)과 제 3반도체칩(33)에 인접한 측의 입/출력 인터페이스회로(5)의 외부에서 배치되고, 입/출력 인터페이스회로(5)에 인접한 복수의 테스트패드(6)는 입/출력 인터페이스회로(5)의 외부에 배치되고, 제 2반도체칩(32)과 제 3반도체칩(33)과 접속되는 복수의 접속패드(3)는 테스트패드(6)의 외부에서 배치된다.
접속패드(3)는 입/출력 인터페이스회로(5)를 지나지 않는 상호-접속(도시생략)에 의해 전기적으로 전자회로(31a)에 접속된다. 또한, 접속패드(3)의 상기 배치를 얻기 위하여, 필요와 관련하여, 제 1반도체칩(31)의 전자회로(31a)를 구성하는 회로블럭사이에서 제 2반도체칩(32)과 제 3반도체칩(33)과 함께 신호의 전송을 수행하기 위한 회로블럭은 제 2반도체칩(32)과 제 3반도체칩(33) 측에 배치되도록 설계하는 것이 바람직하다.
더욱이, 제 1반도체칩(31)에서, 입/출력 인터페이스회로(5)에 접속된 복수의 테스트/접속패드(7)는 예를 들어 제 2반도체 칩(32)과 제 3반도체칩(33)에 인접한 측면과 다른 두 측에 따르는 제 2반도체칩(32)과 제 3반도체칩(33)에 인접하지 않은 입/출력 인터페이스회로(5)의 외부에 접속된다.
제 2반도체칩(32)은 논리 회로나 메모리 회로와 같은 전기 회로(32a)로 구성되며, 전자회로(32a)와 접속된 복수의 입/출력 인터페이스회로(5)는 제 2반도체칩(32)의 네 측을 따라서 전자회로(32a)의 외부에 배치된다.
또한, 제 2반도체 칩(32)에서, 입/출력 인터페이스 회로(5)에 접속된 복수의 테스트패드(6)는 예를 들어, 제 1반도체칩(31)과 제 3반도체칩(33)에 인접한 두 측에 따라서, 제 1반도체칩(31)과 제 3반도체칩(33)에 인접한 측에 입/출력 인터페이스회로(5) 외부에서 배치되고, 제 1반도체칩(31)과 제 3반도체칩(33)에 접속한 복수의 접속패드(3)는 테스트패드(6)의 외부에서 배치된다.
접속패드(3)는 입/출력 인터페이스회로(5)를 통하지 않고 상호-접속(도시생략)에 의하여 전자회로(32a)에 전기적으로 접속된다. 또한, 접속패드(3)의 상기 배치를 얻기 위하여, 필요와 관련하여, 제 2반도체칩(32)의 전자회로(32a)를 구성하는 회로블럭사이에서 제 1반도체칩(31)과 제 3반도체칩(33)과 함께 신호의 전송을 수행하기 위한 회로블럭은 제 1반도체칩(31)과 제 3반도체칩(33)에 배치되도록 설계하는 것이 바람직하다.
또한, 제 2반도체칩(32)에서, 입/출력 인터페이스회로(5)에 접속된 복수의 테스트/접속패드(7)는 예를 들어 제 1반도체칩(31)과 제 3반도체칩(33)에 인접한 측면과 다른 측에 따르는 제 1반도체칩(31)과 제 3반도체칩(33)에 인접하지 않은 입/출력 인터페이스회로(5)의 외부에 접속된다.
제 3반도체칩(33)은 논리회로나 메모리회로같은 전자회로(33a)를 포함하고, 여기서 전자회로(33a)에 접속된 복수의 입/출력 인터페이스회로(5)는 제 3반도체칩(33)의 네 측을 따라 전자회로(33a) 외부에 배치된다.
또한, 제 3반도체 칩(33)에서, 입/출력 인터페이스 회로(5)에 접속된 복수의 테스트패드(6)는 예를 들어, 제 1반도체칩(31)과 제 2반도체칩(32)에 인접한 두 측에 따라서, 제 1반도체칩(31)과 제 2반도체칩(32)에 인접한 측에 입/출력 인터페이스회로(5) 외부에서 배치되고, 제 1반도체칩(31)과 제 2반도체칩(32)에 접속한 복수의 접속패드(3)는 테스트패드(6)의 외부에서 배치된다.
접속패드(3)는 입/출력 인터페이스회로(5)를 통하지 않고 상호-접속(도시생략)에 의하여 전자회로(33a)에 전기적으로 접속된다. 또한, 접속패드(3)의 상기 배치를 얻기 위하여, 필요와 관련하여, 제 3반도체칩(33)의 전자회로(33a)를 구성하는 회로블럭사이에서 제 1반도체칩(31)과 제 2반도체칩(32)과 함께 신호의 전송을 수행하기 위한 회로블럭은 제 1반도체칩(31)과 제 2반도체칩(32) 측에 배치되도록 설계하는 것이 바람직하다.
또한, 제 3반도체칩(33)에서, 입/출력 인터페이스회로(5)에 접속된 복수의 테스트/접속패드(7)는 예를 들어 제 1반도체칩(31)과 제 2반도체칩(32)에 인접한 측면과 다른 측에 따르는 제 1반도체 칩(31)과 제 2반도체칩(32)에 인접하지 않은 입/출력 인터페이스회로(5)의 외부에 접속된다.
결과적으로 상기 제 1반도체칩(31)과 제 2반도체칩(32)의 접속패드사이와 제 1과 제 2반도체칩(31, 32)과 제 3반도체칩(33)의 접속패드(3)사이는 접속배선(4)에 의해서 서로 접속되고, 각 반도체칩사이의 전자접속이 생성된다.
접속배선(4)에 의한 각 반도체칩(31, 32, 33)과 지지기판(100)에의 장착은 도 2와 도 3에 도시된 제 1실시예와 같은 방법으로 생성된다.
본 실시예를 따르는 제 3실시예와 같은 방법으로 상기와 같이 구성된 전자회로장치에 따라서, 인터페이스회로(5)와 테스트회로(6)는 반도체칩(31, 32, 33)이 서로 인접하는 측에 따르는 위치에서 접속패드(3)와 다르게 배치되고, 인터페이스(5)와 테스트회로(6)는 접속패드(3)와 전자회로(31a, 32a, 33a)사이 지역에 형성되고, 접속패드(3)는 최외각측에 배치된다.
또한, 제 1실시예와 같은 방법에서, 접속패드(3)와 전자회로(31a, 32a, 33a)는 입/출력 인터페이스회로(5)를 통하지 않는 상호-접속(도시생략)에 의해 직접 접속되도록 구성된다.
따라서, 제 1실시예에서 설명한 패드의 배치은 반도체칩의 레이아웃 설계의 제한에 의해 얻어질 수 없고, 최단거리에서의 접속은 접속배선(4)과 신호전송시간이 최외각지역의 상호 인접 측을 따르는 위치에서 접속패드(3)를 배치함으로써 짧게 만들 수 있게 되어 가능해진다.
또한, 반도체칩(31, 32, 33)의 전자회로(31a, 32a, 33a)가 입/출력 인터페이스회로(5)의 디투어링에 의하지 않고 상호-접속(도시생략)에 의해 접속되고, 소비전력은 감소되고 신호전송시간은 입/출력 인터페이스회로(5)가 생략되는 양만큼 짧아질 수 있다.
또한, 반도체칩(31, 32)사이의 전기적 접속은 본딩와이어를 사용하지 않고 웨이퍼 전 처리공정과 같은 방법으로 접속반도체칩(110)이나 지지기판(100)에 형성되는 접속배선(4)을 사용함으로써 만들어지기 때문에, 배선밀도는 높아질 수 있고 고속작동은 신호지연량을 감소시킴으로써 가능해진다.
본 발명의 전자회로장치는 상기 실시예에 한정되지 않는다.
예를 들어, 인터포저로 불리는 지지기판(100)의 구성은 특히 제한받지 않으며 외부접속패드가 본 실시예와 같이 지지기판(100)에 반도체칩의 장착면에 배치되는 구조와 지지기판(100)의 후면에 다수의 범프가 배치되는 구조를 가지는 것은 역시 적용될 수 있다.
또한, 접속배선(4)을 형성하는 접속반도체칩(110)을 사용함으로써 각 반도체칩의 접속패드(3)를 전기적으로 접속하는 예는 설명되었으나, 이것은 상기 방법에 제한받지 않는다.
예를 들어, 각 접속패드(3)를 접속하는 접속배선(4)은 지지기판(100)에 장착한 후에, 각 반도체칩을 커버링하는 절연막을 형성하고 절연막에 접촉구멍(contact hole)에 닿아 접촉구멍을 묻는(burying) 접촉구멍을 형성함으로써 형성될 수 있다.
본 발명은 전력소비를 감소하고 반도체칩과 다른 장치, 외부접속단자와 입/출력 인터페이스회로와 사용되는 집적회로장치사이에서 접속단자배치를 최적화함으로서 짧은 신호전송시간을 실현한다.

Claims (8)

  1. 전자회로장치에 있어서,
    전자회로를 가지는 복수의 단위회로장치는 기판에 서로 인접하게 장착되고 상기 단위회로장치가 상호 전기적으로 접속되며,
    상기 각 단위회로장치는,
    입/출력 인터페이스회로와;
    상기 다른 단위회로장치에 인접한 측에 배치되고 각각 상기 입/출력 인터페이스회로를 통하지 않는 상호-접속에 의해서 상기 전자회로에 접속되는 다수의 장치접속단자와;
    상기 다른 단위회로장치에 인접하지 않은 측에 배치되고 각각 상기 입/출력 인터페이스회로를 통한는 상호-접속에 의해서 상기 전자회로에 접속되는 다수의 외부접속단자를 포함하는 전자회로장치.
  2. 제 1항에 있어서,
    상기 단위회로장치는 상기 다른 단위회로장치에 인접하지 않은 측에 배치되는 상기 전자회로에 테스트용 다수의 테스트단자를 포함하며;
    상기 테스트단자는 각각 상기 입/출력 인터페이스회로를 통한 상호-접속에 의해서 상기 전자회로에 접속되는 것을 포함하는 전기회로장치.
  3. 제 1항에 있어서,
    상기 단위회로장치는 상기 다른 단위회로장치와 인접한 측에 배치되고 상기장치접속단자내에 배치되는 상기 전자회로에 테스트용 다수의 테스트단자를 가지고;
    상기 테스트단자는 각각 상기 입/출력 인터페이스회로를 통하여 상호-접속함으로써 상기 전자회로에 접속되는 것을 특징으로 하는 전자회로장치.
  4. 제 1항에 있어서,
    상기 외부접속단자는 전자회로장치 외부와 접속하는 접속단자로서 기능하고, 상기 전자회로의 테스트용 접속단자로서 기능하는 전자회로장치.
  5. 하나의 모듈에 서로 인접하게 장착되고 서로 전기적으로 접촉된 다수의 전자회로를 포함하는 집적 회로장치는,
    입/출력 인터페이스회로와;
    모듈에 장착되고 상기/입출력 인터페이스회로를 통하지 않는 상호-접속에 의해서 상기 전자회로에 각각 접속될 때 다른 집적 회로장치에 인접한 측에 배치되는 복수의 장치접속단자와;
    상기 다른 집적 회로장치에 인접하지 않은 측에 배치되고 각각 상기 입/출력 인터페이스회로를 통한 상호-접속에 의하여 상기 전자회로에 접속되는 다수의 외부접속단자를 포함하는 집적 회로장치.
  6. 제 5항에 있어서,
    상기 단위회로장치는 상기 다른 단위회로장치에 인접하지 않은 측에 배치되는 상기 전자회로에 테스트용 다수의 테스트단자를 포함하며;
    상기 테스트단자는 상기 입/출력 인터페이스회로를 통한 상호-접속에 의해 상기 전자회로에 각각 접속되는 것을 특징으로 하는 집적 회로장치.
  7. 제 5항에 있어서,
    상기 단위회로장치는 상기 다른 단위회로장치와 인접한 측에 배치되고 상기 장치접속단자내에 배치되는 다수의 테스트단자를 가지고;
    상기 테스트단자는 각각 상기 입/출력 인터페이스회로를 통하여 상호-접속함으로써 상기 전자회로에 접속되는 것을 특징으로 하는 전자회로장치.
  8. 제 5항에 있어서,
    상기 외부접속단자는 전자회로장치 외부와 접속하는 접속단자로서 기능하고상기 전자회로의 테스트용 접속단자로서 기능하는 전자회로장치.
KR1020030041543A 2002-06-28 2003-06-25 전자회로장치 및 집적회로장치 KR20040002701A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002191064A JP2004039689A (ja) 2002-06-28 2002-06-28 電子回路装置
JPJP-P-2002-00191064 2002-06-28

Publications (1)

Publication Number Publication Date
KR20040002701A true KR20040002701A (ko) 2004-01-07

Family

ID=31700799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041543A KR20040002701A (ko) 2002-06-28 2003-06-25 전자회로장치 및 집적회로장치

Country Status (4)

Country Link
US (1) US6911844B2 (ko)
JP (1) JP2004039689A (ko)
KR (1) KR20040002701A (ko)
TW (1) TW200406906A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121293A (ko) 2015-04-10 2016-10-19 주식회사 제이아이바이오신약 아토피 피부 개선 화장료 조성물 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP5164533B2 (ja) * 2007-11-14 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置
JP5164532B2 (ja) * 2007-11-14 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置
JP5094371B2 (ja) * 2007-12-25 2012-12-12 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置
JP5282005B2 (ja) * 2009-10-16 2013-09-04 富士通株式会社 マルチチップモジュール
US8601306B1 (en) 2010-06-22 2013-12-03 Xilinx, Inc. Decryption of configuration data for multi-die integrated circuits
US8058897B1 (en) * 2010-06-28 2011-11-15 Xilinx, Inc. Configuration of a multi-die integrated circuit
US9091727B1 (en) 2012-10-16 2015-07-28 Xilinx, Inc. Configuration and testing of multiple-die integrated circuits
WO2014122882A1 (ja) * 2013-02-05 2014-08-14 パナソニック株式会社 半導体装置
KR102587976B1 (ko) 2018-02-06 2023-10-12 삼성전자주식회사 반도체 패키지
EP3715815B1 (en) * 2019-04-08 2023-03-29 Airbus Defence and Space, S.A.U. System and method for monitoring the degradation status of refueling hoses
US11620900B2 (en) * 2020-06-26 2023-04-04 Intel Corporation Object tracking technology based on cognitive representation of a location in space

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728214B2 (ja) * 1987-02-06 1995-03-29 株式会社日立製作所 半導体集積回路装置
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
DE69434903T2 (de) * 1993-11-29 2007-04-26 Fujitsu Ltd., Kawasaki Elektronisches System zum Abschluss von Busleitungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121293A (ko) 2015-04-10 2016-10-19 주식회사 제이아이바이오신약 아토피 피부 개선 화장료 조성물 및 그 제조방법

Also Published As

Publication number Publication date
US6911844B2 (en) 2005-06-28
TW200406906A (en) 2004-05-01
US20040080341A1 (en) 2004-04-29
JP2004039689A (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
US20230238356A1 (en) Embedded multi-die interconnect bridge with improved power delivery
KR100697758B1 (ko) 반도체 장치
US8399988B2 (en) High performance sub-system design and assembly
US6525942B2 (en) Heat dissipation ball grid array package
US7880491B2 (en) Multilayer semiconductor device
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
EP2418587A1 (en) High performance sub-system design &amp; assembly
US6127726A (en) Cavity down plastic ball grid array multi-chip module
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
WO2005093834A1 (ja) チップ積層型半導体装置
US6911844B2 (en) Electronic circuit apparatus and integrated circuit device
TW201447904A (zh) 封裝內飛越信號傳遞
KR20120028096A (ko) 커플링 도전 패턴을 포함하는 반도체 장치
US20030222342A1 (en) Multi-chip package
US7868439B2 (en) Chip package and substrate thereof
US6646342B2 (en) Semiconductor chip and multi-chip module
US20120127774A1 (en) Semiconductor device and electronic device
JP5085829B2 (ja) 集積回路チップ構造
JP2002228725A (ja) 半導体チップ，マルチチップモジュール及びその接続テスト方法
CN111508921B (zh) 具有双面对外接点的半导体芯片组
US20080116585A1 (en) Multi-chip structure
JP4098976B2 (ja) マルチチップモジュール及びそのチップ間接続テスト方法
CN100539123C (zh) 多芯片结构及具有多芯片结构的多芯片电子装置
US7883940B1 (en) Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid