DE69434903T2

DE69434903T2 - Elektronisches System zum Abschluss von Busleitungen

Info

Publication number: DE69434903T2
Application number: DE69434903T
Authority: DE
Inventors: c/o FUJITSU LIMITED Masao Kawasaki-shi Taguchi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-11-29
Filing date: 1994-11-25
Publication date: 2007-04-26
Anticipated expiration: 2014-11-26
Also published as: KR950016005A; CN1516028A; US5729154A; KR0157096B1; EP1564947A1; EP1564947B1; EP0655839B1; EP0655839A3; EP0655839A2; EP1392028A1; US6160417A; DE69434903D1; DE69434906D1; CN1271531C; CN1158611C; CN1117614A; DE69434906T2

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft im Allgemeinen elektronische Systeme, die Signale an abgesetzte Vorrichtungen über Signalleitungen übertragen, und im Besonderen ein elektronisches System, das ein Signal mit einer Amplitude überträgt, die kleiner als die auf das elektronische System angewendete Energiezufuhrspannung ist.
2. Beschreibung des Standes der Technik
In letzter Zeit ist eine beachtliche Aktivität bei der Entwicklung von Hochgeschwindigkeitssignalübertragungen mit kleiner Amplitude zu verzeichnen gewesen. Bei solchen Übertragungen werden Signale mit Amplituden übertragen, die kleiner als die Energiezufuhrspannung sind. Zum Beispiel ist der GTL-(Gunning Transceiver Logic)-Standard bekannt. Gemäß diesem GTL-Standard ist die Ausgangsschaltung ein Treiber vom Typ mit offenem Drain und kommt ein Impedanzanpassungsabschluss zum Einsatz. Unter diesen Bedingungen sind die folgenden Parameter definiert:
Abschlussspannung V_TT = 1,2 V ± 5%;
Referenzspannung V_REF = 0,8 V;
Ausgangsspannung mit hohem Pegel V_OH = 0,8 V + 400 mV;
Ausgangsspannung mit niedrigem Pegel V_OL = 0,8 V – 400 mV;
Eingangsspannung mit hohem Pegel V_IN = 0,8 V + 50 mV; und
Eingangsspannung mit niedrigem Pegel V_IN = 0,8 V – 50 mV.
Was die Hochgeschwindigkeitssignalübertragungen mit kleiner Amplitude anbelangt, sind die folgenden Dokumente bekannt: 1) Taguchi et al., "COMPARING SMALL-AMPLITUDE INTERFACES TOWARD 100 MHZ TIMES", Nikkei Electronics, Nr. 591, S. 269–290, 27. 9. 1993; und 2) Taguchi et al., "SMALL-AMPLITUDE INTERFACE CIRCUIT FOR HIGH-SPEED MEMORY BUS", Studiendokument des Institute of Electronics, Communication and Information Engineers, 26. November 1993.
1 ist ein Blockdiagramm eines Systems, das elektronische Systeme hat, worin ein Signal mit kleiner Amplitude, das eine Amplitude hat, die kleiner als die Energiezufuhrspannung ist, zwischen ihnen über eine Busleitung übertragen wird. Das in 1 gezeigte System enthält einen Mikroprozessor 1, SDRAM-(Synchronous Dynamic Random Access Memory)-Vorrichtungen 2₁ , 2₁ und 2_n (wobei n eine ganze Zahl ist) und eine Busleitung 3, über die Signale mit kleiner Amplitude übertragen werden. Gegenwärtig wird die Übertragung von Signalen zwischen dem Mikroprozessor 1 und den DRAM-Vorrichtungen 2₁ –2_n mit zig Megahertz ausgeführt. Es ist jedoch erforderlich, Signalübertragungen mit 100 MHz oder mehr auszuführen.
2 ist ein Schaltungsdiagramm von herkömmlichen Schnittstellen und einem Bussystem, das in elektronischen Systemen, wie oben beschrieben, eingesetzt wird. Ein Mikroprozessor 5 hat einen Signaleingangs-/-ausgangsanschluss 6, einen Referenzspannungseingangsanschluss 7 und eine Eingangsschaltung 8. Der Signaleingangs-/-ausgangsanschluss 6 wird verwendet, um ein Signal DQ einzugeben und auszugeben. Der Referenzspannungseingangsanschluss 7 wird verwendet, um eine Referenzspannung Vref zu empfangen. Die Eingangsschaltung 8 enthält eine Differenzverstärkerschaltung. Ferner hat der Mikroprozessor eine VCC-Energiezufuhrleitung 10, die eine Energiezufuhrspannung VCC (von zum Beispiel 3,3 V) liefert, eine VSS-Energiezufuhrleitung, über die eine Energiezufuhrspannung VSS (von zum Beispiel 0 V) geliefert wird, eine Hauptkörperschaltung 11 und eine Ausgangsschaltung 12 des Gegentakttyps.
Die Ausgangsschaltung des Gegentakttyps 12 ist gebildet aus einem p-Kanal-MOS-Transistor des Anreicherungstyps 13, der als Pull-up-Element fungiert, und einem n-Kanal-MOS-Transistor des Anreicherungstyps 14, der als Pull-down-Element fungiert.
Eine Busleitung 15 überträgt Signale mit kleiner Amplitude. Eine Abschlussspannungszufuhr 16 erzeugt eine Abschlussspannung VTT (von zum Beispiel 1,65 V). Eine VTT-Spannungsleitung 17 führt die Abschlussspannung VTT den mit ihr verbundenen Teilen zu. Zwei Abschlusswiderstände 18 und 19 (von zum Beispiel 50 Ω) sind so verbunden wie in 2 gezeigt. Eine SDRAM-Vorrichtung 20 hat einen Signaleingangs-/-ausgangsanschluss 21, der verwendet wird, um das Signal DQ einzugeben und auszugeben, einen Referenzspannungseingangsanschluss 22, der die Referenzspannung Vref empfängt, eine Eingangsschaltung 23 mit einer Differenzverstärkerschaltung und eine Ausgangsschaltung des Gegentakttyps 24.
In der in 2 gezeigten Konfiguration wird die von der Abschlussspannungszufuhr 16 erzeugte Abschlussspannung VTT als Referenzspannung Vref auf den Referenzspannungseingangsanschluss 7 des Mikroprozessors 5 und den Referenzspannungseingangsanschluss 22 des SDRAM 20 angewendet.
In den Schnittstellenschaltungen und dem Bussystem, die in 2 gezeigt sind, wird das Signal DQ auf solch eine Weise übertragen, dass eine Mittenspannung der Referenzspannung Vref gleich ist (= 1,65 V) und die Amplitude in dem Bereich von ± 400 mV liegt. Wenn der Mikroprozessor 5 zum Beispiel das Signal DQ an die DRAM-Vorrichtung 20 sendet, wird der pMOS-Transistor 13 AUSgeschaltet (nichtleitend) und wird der nMOS-Transistor 14 EINgeschaltet (leitend). In diesem Fall wird das Signal DQ auf den niedrigen Pegel (L) gesetzt. Wenn der pMOS-Transistor 13 EINgeschaltet wird und der nMOS-Transistor 14 AUS ist, wird das Signal DQ auf den hohen Pegel (H) geschaltet. Wenn die Ausgangsschaltung 12 den niedrigen Pegel ausgibt, fließt ein Strom von der Abschlussspannungszufuhr 16 zu der Last. Wenn die Ausgangsschaltung 12 den hohen Pegel ausgibt, fließt ein Strom von der Last zu der Abschlussspannungszufuhr 16.
Im Allgemeinen wird die Abschlussspannungszufuhr 16 aus einer Spannungsquelle wie etwa einem Schaltregler oder einem Hauptstromregler gebildet. Solch ein Regler soll jedoch keinen Strom empfangen, der von der Energiezufuhr kommt. Falls Strom von der Last in die Spannungsquelle gelangt, wird die Abschlussspannung VTT verändert.
Unter Berücksichtigung dessen kann ein Bussystem verwendet werden, wie es in 3 gezeigt ist. Das in 3 gezeigte Bussystem enthält eine Energiezufuhrspannungserzeugungsschaltung 25 zum Erzeugen der Energiezufuhrspannung VCC. Die Schaltung 25 ist mit einer VCC-Energiezufuhrleitung 26 verbunden. Ferner ist eine VSS-Energiezufuhrleitung 27 vorgesehen. Weiterhin enthält das System Abschlusswiderstände 28–31 (beispielsweise von jeweils 100 Ω), Spannungsteilungswiderstände 32 und 33 sowie Energiezufuhrspannungseingangsanschlüsse 34 und 35 des Mikroprozessors 5. Die Widerstände 32 und 33 teilen die Energiezufuhrspannung VCC, um dadurch die Referenzspannung Vref zu erzeugen.
In dem Bussystem ist der Abschlussteil, der aus den Abschlusswiderständen 28 und 29 gebildet ist, auf ungefähr 50 Ω eingestellt und ist der Abschlussteil, der aus den Ab schlusswiderständen 30 und 31 gebildet ist, auf ungefähr 50 Ω eingestellt.
Jedoch hat das in 3 gezeigte Bussystem die folgenden Nachteile. Die Abschlusswiderstände 28 und 29 sowie die Abschlusswiderstände 30 und 31 sind jeweilig seriell zwischen der VCC-Leitung 26 und der VSS-Leitung 27 verbunden. Auch wenn kein Signal übertragen wird, fließen daher Ströme in den Abschlusswiderständen 28–31 und erhöhen den Energieverbrauch.
Falls die Spannungsteilungswiderstände 32 und 33 konstruiert sind, um große Widerstandswerte zu haben, kann der Strom verringert werden, der in den Widerständen 32 und 33 fließt. Falls die Widerstände 32 und 33 jedoch keine gute Präzision besitzen, wird die Referenzspannung Vref der Abschlussspannung VTT nicht gleich sein. Die Differenz zwischen der Referenzspannung Vref und der Abschlussspannung VTT wirkt als Gleichstromversetzungsspannung des Eingangssignals, die die Operationstoleranz auf der Seite des hohen Pegels oder des niedrigen Pegels des Eingangssignals reduziert. Daher ist es erforderlich, Hochpräzisionswiderstände 32 und 33 zu verwenden. Dies führt jedoch zu einer Erhöhung der Produktionskosten.
Ein elektronisches System mit den Merkmalen des Oberbegriffs von Anspruch 1 ist aus DE-A-41 42 081 bekannt.
ZUSAMMENFASSUNG DER ERFINDUNG
Eine allgemeine Aufgabe der vorliegenden Erfindung ist es, ein elektronisches System vorzusehen, worin die obigen Nachteile eliminiert sind.
Ein spezifischeres Ziel der vorliegenden Erfindung ist es, ein elektronisches System vorzusehen, worin die Abschlussspannung bei verringertem Energieverbrauch stabili siert wird und eine ausreichende Operationstoleranz für Eingangssignale gewährleistet werden kann, indem verhindert wird, dass eine Versetzungsspannung erzeugt wird.
Diese Ziele der vorliegenden Erfindung werden durch die Merkmale von Anspruch 1 erreicht.
Die vorliegende Erfindung wird hauptsächlich in der Beschreibung in Verbindung mit 5, 22, 23 und 24 offenbart. Die Beschreibung der anderen Ausführungsformen und der Beispiele ist beim Verstehen der vorliegenden Erfindung hilfreich.
Der Umfang der vorliegenden Erfindung wird durch den einzigen Anspruch definiert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Andere Aspekte und Vorteile der vorliegenden Erfindung gehen aus der folgenden eingehenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen deutlicher hervor, in denen:
1 ein Blockdiagramm eines elektronischen Systems ist, in dem ein Signal mit kleiner Amplitude übertragen wird;
2 ein Schaltungsdiagramm einer Schnittstellenschaltung und eines Bussystems ist, das auf die elektronische Vorrichtung von 1 anwendbar ist;
3 ein Schaltungsdiagramm einer anderen Schnittstellenschaltung und eines anderen Bussystems ist, das auf die elektronische Vorrichtung von 1 anwendbar ist;
4 ein Schaltungsdiagramm eines elektronischen Systems ist, das nicht Teil der vorliegenden Erfindung ist;
5 ein Schaltungsdiagramm eines elektronischen Systems gemäß der vorliegenden Erfindung ist;
6 ein Schaltungsdiagramm eines Beispiels ist, das nicht Teil der vorliegenden Erfindung ist;
7 ein Schaltungsdiagramm eines Teils eines Mikroprozessors von 6 ist;
8, 9 und 10 Schaltungsdiagramme sind, die die Operation der Schaltung von 7 zeigen;
11 ein Schaltungsdiagramm eines anderen Beispiels für einen Teil des Mikroprozessors von 6 ist;
12, 13 und 14 Schaltungsdiagramme der Schaltung von 11 sind;
15 ein Schaltungsdiagramm eines Beispiels ist, das nicht Teil der vorliegenden Erfindung ist;
16 ein Schaltungsdiagramm eines Teils eines Mikroprozessors von 15 ist;
17 eine graphische Darstellung der statischen Charakteristik eines nMOS-Transistors von 16 ist;
18 ein Schaltungsdiagramm eines Teils des Beispiels von 15 ist;
19 ein Schaltungsdiagramm eines Teils des Beispiels von 6 ist;
19A ein Schaltungsdiagramm einer Spannungserzeugungsschaltung ist;
20 ein Schaltungsdiagramm eines anderen Beispiels ist;
21 ein Schaltungsdiagramm eines anderen Beispiels ist;
22 ein Schaltungsdiagramm eines wesentlichen Teils einer Ausführungsform der vorliegenden Erfindung ist;
23 ein Schaltungsdiagramm eines Abschlussmoduls von 22 ist;
24 ein Schaltungsdiagramm einer Abschlussspannungserzeugungsschaltung ist, die in der Ausführungsform der vorliegenden Erfindung verwendet wird.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
4 ist ein Schaltungsdiagramm eines elektronischen Systems. Das elektronische System von 4 enthält eine Spannungserzeugungsschaltung 37 mit einer Spannungserzeugungsschaltung 38 zum Erzeugen einer Spannung V1, einer Spannungserzeugungsschaltung 39 zum Erzeugen einer Spannung V2 und Spannungsausgangsanschlüssen 40 und 41. Die Spannungserzeugungsschaltungen 38 und 39 sind seriell verbunden. Die Spannungen V1 und V2, die durch die Schaltungen 38 und 39 erzeugt werden, werden auf die Spannungsausgangsanschlüsse 40 bzw. 41 angewendet.
Eine Energiezufuhrleitung 42 transportiert eine Energiezufuhrspannung, die gleich V1 + V2 ist, die durch die Spannungserzeugungsschaltung 37 erzeugt werden. Eine Abschlussspannungsleitung 43 transportiert eine Abschlussspannung VTT, die gleich der Spannung V2 ist, die durch die Spannungserzeugungsschaltung 37 ausgegeben wird. Eine integrierte Schaltung 44 führt das Eingeben und Ausgeben von Signalen über einen Signaleingangs-/-ausgangsanschluss 45 aus. Die integrierte Schaltung 44 hat einen Energiezufuhrspannungseingangsanschluss 46, der die Energiezufuhrspannung V1 + V2 empfängt, und eine Energiezufuhrleitung 47, die die Spannung V1 + V2 als Energiezufuhrspannung zuführt. Ferner hat die integrierte Schaltung 44 eine Ausgangsschaltung des Gegentakttyps 48. Die Ausgangsschaltung des Gegentakttyps 48 enthält einen p-Kanal-Feldeffekttransistor des Isoliergate-Typs 49, der als Pull-up-Element fungiert, und einen n-Kanal-Feldeffekttransistor des Isoliergate-Typs 50, der als Pull-down-Element fungiert.
Ferner enthält das in 4 gezeigte System eine Busleitung, die einen Signalübertragungsweg bildet, und einen Abschlusswiderstand 52, der die Busleitung 51 abschließt. Das System enthält eine integrierte Schaltung 53, die das Eingeben und Ausgeben von Signalen ausführt. Die integrierte Schaltung 53 hat einen Signaleingangsanschluss 54, der Signale aufnimmt, einen Referenzspannungseingangsanschluss 55, auf den die Spannung V2 angewendet wird, die von der Spannungserzeugungsschaltung 37 ausgegeben wird, und eine Eingangsschaltung 56.
In dem in 4 gezeigten System wird der Ausgangsschaltung 48 die Spannung V1 + V2 als Energiezufuhrspannung zugeführt, und dem Abschlusswiderstand 52 wird die Spannung V2 als Abschlussspannung VTT zugeführt. Daher ist es möglich, ein Signal zu übertragen, das eine Mittenspannung hat, die gleich V2 ist. Wenn die Spannungen V1 und V2 einander gleichen, kann die Abschlussspannung VTT der Hälfte der Spannung V1 + V2 gleich sein.
Wenn der Transistor 49 AUSgeschaltet ist und der Transistor 50 EINgeschaltet ist, wird der Ausgang der Ausgangsschaltung 48 auf den niedrigen Pegel geschaltet. In diesem Fall fließt ein Strom i₀, in der folgenden Reihenfolge, in einer geschlossenen Schaltung, die gebildet ist aus der Spannungserzeugungsschaltung 39, der Abschlussspannungsleitung 43, dem Abschlusswiderstand 52, der Busleitung 51, dem n-Kanal-Transistor 50, Erde und der Spannungserzeugungsschaltung 39. Daher wird die Spannung des Spannungsausgangsanschlusses 41 auf der Spannung V2 gehalten.
Wenn der Transistor 49 EINgeschaltet ist und der Transistor 50 AUSgeschaltet ist, wird der Ausgang der Ausgangsschaltung auf den hohen Pegel geschaltet. In diesem Fall fließt ein Strom i₁, in der folgenden Reihenfolge, in einer geschlossenen Schaltung, die gebildet ist aus der Spannungserzeugungsschaltung 38, der Energiezufuhrleitung 42, dem Transistor 49, der Busleitung 51, dem Abschlusswiderstand 52 und der Spannungserzeugungsschaltung 38. Daher wird die Spannung des Spannungsausgangsanschlusses 41 auf der Spannung V2 gehalten.
Da die Spannungserzeugungsschaltung 37 aus den seriell verbundenen Spannungserzeugungsschaltungen 38 und 39 gebildet ist, kann der Spannungsausgangsanschluss 41, auf dieselbe Weise wie oben beschrieben, auch dann auf der Spannung V2 gehalten werden, wenn ein Strom in die Spannungserzeugungsschaltung 37 gelangt, so dass die Stabilität, bei der die Abschlussspannung VTT gleich der Spannung V2 ist, gewährleistet werden kann. Wenn ferner die Busleitung 51 kein Signal überträgt, fließt kein Strom in dem Abschlusswiderstand 52, wodurch der Energieverbrauch reduziert werden kann. Des Weiteren kann die Abschlussspannung VTT als Referenzspannung Vref hinsichtlich der integrierten Schaltungen 44 und 53 verwendet werden. Daher ist es möglich, dass die Referenzspannung Vref mit der Abschlussspannung VTT koinzidiert und das Auftreten einer Versetzungsspannung verhindert wird sowie eine ausreichende Operationstoleranz gewährleistet wird.
5 ist ein Schaltungsdiagramm eines elektronischen Systems gemäß der vorliegenden Erfindung. Das System enthält eine Spannungserzeugungsschaltung 58, die eine Spannung V3 erzeugt. Eine Energiezufuhrleitung 59 zum Zuführen der Spannung V3 als Energiezufuhrspannung ist mit der Schaltung 58 verbunden. Das System enthält eine Spannungserzeugungsschaltung 60, die eine Spannung V4 erzeugt. Die Schaltung 60 enthält einen Energiezufuhrspannungseingangsanschluss 61, der die Spannung V3 empfängt, eine Energiezufuhrleitung 62 und einen Operationsverstärker 63. Ferner enthält die Spannungserzeugungsschaltung 60 Spannungsteilungswiderstände 64 und 65, die die Spannung V3 teilen. Weiterhin enthält die Spannungserzeugungsschaltung 60 einen Spannungsausgangsanschluss 66, über den die Spannung V4 ausgegeben wird, und eine Abschlussspannungsleitung 67 zum Zuführen der Spannung V4, die von der Spannungserzeugungsschaltung 60 ausgegeben wird, als Abschlussspannung VTT.
In der Spannungserzeugungsschaltung 60 wird die Spannung V3 durch die Widerstände 64 und 65 geteilt, um dadurch eine geteilte Spannung zu erzeugen, die auf den ersten Eingangsanschluss des Operationsverstärkers 63 angewendet wird. Die Ausgabe des Operationsverstärkers 63 wird zu seinem zweiten Eingangsanschluss zurückgeführt. Daher wird dem zweiten Eingangsanschluss, das heißt, dem Spannungsausgangsanschluss 66, dieselbe Spannung V4 wie die geteilte Spannung zugeführt, die durch die Widerstände 64 und 66 geteilt wurde.
Das System enthält eine integrierte Schaltung 68, die einen Signaleingangs-/-aungangsanschluss 69 hat, über den Signale eingegeben und ausgegeben werden, einen Energiezufuhrspannungseingangsanschluss 70, über den die Spannung V3 als Energiezufuhrspannung empfangen wird, eine Energiezufuhrleitung 71, über die die Spannung V3 als Energiezufuhrspannung zugeführt wird, und eine Ausgangsschaltung des Gegentakttyps 72. Die Ausgangsschaltung des Gegentakttyps 72 enthält einen p-Kanal-Feldeffekttransistor des Isoliergate-Typs 73, der als Pull-up-Element fungiert, und einen n-Kanal-Feldeffekttransistor des Isoliergate-Typs 74, der als Pull-down-Element fungiert.
Ferner ist eine Busleitung 75 vorgesehen, die als Signalübertragungsweg dient, und ein Abschlusswiderstand 76, der die Busleitung 75 abschließt. Das System enthält ferner eine integrierte Schaltung 77, über die Signale eingegeben und ausgegeben werden. Die Schaltung 77 enthält einen Signaleingangsanschluss 78, über den Signale eingegeben werden, einen Referenzspannungseingangsanschluss 79, über den die Spannung V4, die durch die Spannungserzeugungsschaltung 60 ausgegeben wird, als Referenzspannung Vref zugeführt wird, und eine Eingangsschaltung 80.
Wenn angenommen wird, dass die Widerstandswerte der Widerstände 64 und 65 als R₆₄ bzw. R₆₅ bezeichnet sind, wird die Abschlussspannung VTT geschrieben als V3 × R₆₅/(R₆₄ + R₆₅), so dass ein Signal mit kleiner Amplitude übertragen werden kann, das die Mittenspannung hat, die der Abschlussspannung VTT gleich ist. Wenn R₆₄ = R₆₅ ist, kann die Abschlussspannung VTT gleich V3/2 sein.
Wenn der Transistor 73 AUSgeschaltet ist und der Transistor 74 EINgeschaltet ist, wird der Ausgang der Ausgangsschaltung 72 auf den niedrigen Pegel geschaltet. In diesem Fall fließt ein Strom i₃, in der folgenden Reihenfolge, in einer geschlossenen Schaltung, die gebildet ist aus dem Operationsverstärker 63, der Abschlussspannungsleitung 67, dem Abschlusswiderstand 76, der Busleitung 75, dem Transistor 74, Erde, der Spannungserzeugungsschaltung 58, den Energiezufuhrleitungen 59 und 62 und dem Operationsverstärker 63.
Wenn der Transistor 73 EINgeschaltet ist und der Transistor 74 AUS ist, wird der Ausgang der Ausgangsschaltung 72 auf den hohen Pegel geschaltet. In diesem Fall fließt ein Strom i₄, in der folgenden Reihenfolge, in einer geschlossenen Schaltung, die gebildet ist aus der Spannungserzeugungsschaltung 58, den Energiezufuhrleitungen 59 und 71, dem Transistor 73, der Busleitung 75, dem Abschlusswiderstand 76, der Abschlussspannungsleitung 67, dem Operationsverstärker 63, Erde und der Spannungserzeugungsschaltung 58.
Das System gemäß der vorliegenden Erfindung ist so konfiguriert, wie oben beschrieben, dass die Spannung V4, die der Abschlussspannung VTT gleich ist, durch den Operationsverstärker 63 zugeführt wird. Auch wenn ein Strom über den Spannungsausgangsanschluss 66 ausgegeben oder eingegeben wird, kann die Stabilität gewährleistet werden, bei der die Abschlussspannung VTT gleich V4 ist.
Wenn kein Signal über die Busleitung 75 übertragen wird, fließt auch kein Strom in dem Abschlusswiderstand 76, so dass der Energieverbrauch reduziert werden kann. Da die Abschlussspannung VTT des Weiteren als Referenzspannung Vref für die integrierten Schaltungen 68 und 77 verwendet werden kann, kann die Referenzspannung Vref mit der Abschlussspannung VTT koinzidieren und kann das Auftreten einer Versetzungsspannung verhindert werden und eine ausreichende Operationstoleranz gewährleistet werden.
Nun folgt eine Beschreibung unter Bezugnahme auf 6 bis 24.
Zuerst wird unter Bezugnahme auf 6 bis 14 ein Beispiel beschrieben.
Ein elektronisches System, das in 6 gezeigt ist, enthält eine Spannungserzeugungsschaltung 83, die Spannungserzeugungsschaltungen 84 und 85 und Spannungsausgangsanschlüsse 86 und 87 enthält. Jede der Spannungserzeugungsschaltungen 84 und 85 erzeugt eine Spannung V5, die zum Beispiel 1,0 V beträgt. Die Spannungserzeugungsschaltungen 84 und 85 sind seriell verbunden. Eine Spannung von 2 × V5 (= 2,0 V) wird als Energiezufuhrspannung VCCQ über den Spannungsausgangsanschluss 86 ausgegeben, und die Spannung V5 (= 1,0 V) wird als Abschlussspannung VTT über den Spannungsausgangsanschluss 87 ausgegeben.
Das in 6 gezeigte elektronische System enthält ferner eine VCCQ-Energiezufuhrleitung 88, die die Energiezufuhrspannung VCCQ (= 2 × V5) zuführt, die von der Spannungserzeugungsschaltung 83 ausgegeben wird, und eine Abschlussspannungsleitung 89, die die Abschlussspannung VTT (= 5 V) zuführt, die von der Spannungserzeugungsschaltung 83 ausgegeben wird. Des Weiteren enthält das elektronische System einen Mikroprozessor 90 und SDRAM-Vorrichtungen 91–94, von welchen Vorrichtungen jede eine Eingabe-/Ausgabeoperation an Daten von acht Bits DQ0–DQ7 ausführt. Bezugszeichen 95–99 kennzeichnen Dateneingangs-/-ausgangsanschlüsse, über die Daten eingegeben und ausgegeben werden. Bezugszeichen 100–104 kennzeichnen Referenzspannungseingangsanschlüsse, über die die Referenzspannung Vref empfangen wird. In der ersten Ausführungsform der vorliegenden Erfindung wird die Abschlussspannung VTT als Referenzspannung Vref dem Mikroprozessor 90 und den SDRAM-Vorrichtungen 91–94 zugeführt.
Der Mikroprozessor 90 enthält eine Eingangsschaltung 105 und eine Ausgangsschaltung des Gegentakttyps 110, welche Schaltungen Daten DQ0 verarbeiten. Die SDRAM-Vorrichtungen 91–94 enthalten Eingangsschaltungen 106–109 und Ausgangsschaltungen des Gegentakttyps 111–114, welche Eingangs- und Ausgangsschaltungen Daten DQ0 verarbeiten. Eine Busleitung 115 ist zum Übertragen der Daten DQ0 vorgesehen. Abschlusswiderstände 116 und 117 sind mit den zwei Enden der Busleitung 115 verbunden. Der Abschlusswiderstand 116 hat zum Beispiel einen Widerstandswert von 50 Ω, und der Abschlusswiderstand 117 hat einen Widerstandswert von 30 Ω. Die Eingangs- und Ausgangsschaltungen des Mikroprozessors 90 und der SDRAM-Vorrichtungen 91–94 haben eine identische Schaltungskonfiguration, und in 7 ist nur die Eingangs- und Ausgangsschaltung des Mikroprozessors 90 gezeigt, der ein Teil davon ist.
Unter Bezugnahme auf 7 hat der Mikroprozessor einen VCC-Energiezufuhranschluss 119, auf den die Energiezufuhrspannung VCC (zum Beispiel 3,3 V) angewendet wird, einen VCCQ-Energiezufuhranschluss 120, auf den die Energiezufuhr spannung VCCQ (zum Beispiel 2,0 V) angewendet wird, und einen VSS-Energiezufuhranschluss 121, auf den die Erdspannung VSS (0 V) angewendet wird. Der Mikroprozessor 90 hat eine VCC-Energiezufuhrleitung 122, die mit dem VCC-Energiezufuhranschluss 119 verbunden ist, eine VCCQ-Energiezufuhrleitung 123, die mit dem VCCQ-Energiezufuhranschluss 120 verbunden ist, und eine VSS-Energiezufuhrleitung 124, die mit dem VSS-Energiezufuhranschluss 121 verbunden ist.
Der Mikroprozessor 90 hat eine Hauptkörperschaltung 125, auf die die Energiezufuhrspannung VCC angewendet wird. Das Symbol /DATA ("/" ist dem Symbol "Querstrich" in 7 äquivalent) bezeichnet Daten, die von der Hauptkörperschaltung 125 ausgegeben werden, und das Symbol /HZ bezeichnet ein Steuersignal, das bestimmt, ob der Ausgangszustand auf einen Zustand mit hoher Impedanz gesetzt werden sollte. Einer Ausgangssteuerschaltung 126 wird die Energiezufuhrspannung VCC zugeführt, und sie ist aus einer NOR-Schaltung 127, einem Inverter 128 und einer NAND-Schaltung 129 gebildet. Einer Ausgangstreiberschaltung (Vortreiber) 130 wird die Energiezufuhrspannung VCCQ zugeführt, und sie ist aus p-Kanal-MOS-Transistoren des Anreicherungstyps 133 und 134 und n-Kanal-MOS-Transistoren des Anreicherungstyps 135 und 136 gebildet. Die Ausgangsschaltung 110 ist aus einem pMOS-Transistor des Anreicherungstyps 137 gebildet, der als Pull-up-Element dient, und aus einem nMOS-Transistor des Anreicherungstyps 138, der als Pull-down-Element dient.
In dem Fall, wenn die Energiezufuhrspannung VCC als Sperrvorspannung einer N-Typ-Mulde zugeführt wird, in der die pMOS-Transistoren 133, 134 und 137 gebildet sind, fließt ein Strom von den Sources der pMOS-Transistoren 133, 134 und 137 zu der N-Typ-Mulde, wenn die Energiezufuhrspannungen VCC und VCCQ 0 V bzw. 2 V beim Ein- oder Ausschalten der Energie betragen. Der obige Strom kann die pMOS-Transistoren 133, 134 und 137 beschädigen.
In Anbetracht dessen wird die Energiezufuhrspannung VCCQ als Sperrvorspannung auf die N-Typ-Mulde angewendet, in der die pMOS-Transistoren 133, 134 und 137 gebildet sind. Auch wenn die Energiezufuhrspannungen VCC und VCCQ 0 V bzw. 2 V beim Ein- oder Ausschalten der Energie betragen, wird verhindert, dass der Strom von den Sources der pMOS-Transistoren 133, 134 und 137 zu der N-Typ-Mulde fließt, in der die pMOS-Transistoren 133, 134 und 137 gebildet sind. Als Resultat kann verhindert werden, dass die pMOS-Transistoren 133, 134 und 137 beschädigt werden.
Unter Bezugnahme auf 8 ist, wenn das Steuersignal /HZ niedrig ist, der Ausgangspegel des Inverters 128 hoch und der Ausgangspegel der NOR-Schaltung 127 niedrig. Daher ist der pMOS-Transistor 133 EIN und der nMOS-Transistor 135 AUS. Ferner ist der Ausgangspegel eines Inverters 131 hoch, und somit ist der pMOS-Transistor 137 AUS. Ferner ist der Ausgangspegel der NAND-Schaltung 129 hoch, und der pMOS-Transistor 134 ist AUS. Der nMOS-Transistor 136 ist EIN, und der Ausgangspegel eines Inverters 132 ist niedrig. Der nMOS-Transistor 138 ist AUS. Daher ist in dem obigen Fall die Ausgangsschaltung 110 in dem Zustand mit hoher Impedanz (Hi-Z).
Wie in 9 gezeigt, ist, wenn das Steuersignal /HZ hoch ist und die Daten /DATA hoch sind, der Ausgangspegel der NOR-Schaltung 127 niedrig. Daher ist der pMOS-Transistor 133 EIN und ist der nMOS-Transistor 135 AUS. Der Ausgangspegel des Inverters 131 ist hoch, und der pMOS-Transistor 137 ist AUS. Der Ausgangspegel der NAND-Schaltung 129 ist niedrig, und der pMOS-Transistor 134 ist EIN. Der nMOS-Transistor 136 ist AUS, und der Ausgangspegel des Inverters 132 ist hoch. Der nMOS-Transistor 138 ist EIN. Daher ist das Signal DQ0, das von der Ausgangsschaltung 110 ausgegeben wird, niedrig.
Wie in 10 gezeigt, ist, wenn das Steuersignal /HZ hoch ist und die Daten /DATA niedrig sind, der Ausgangspegel der NOR-Schaltung 127 hoch. Daher ist der pMOS-Transistor 133 AUS und ist der nMOS-Transistor 135 EIN. Der Ausgangspegel des Inverters 131 ist niedrig, und der pMOS-Transistor 137 ist EIN. Der Ausgangspegel der NAND-Schaltung 129 ist hoch, und der pMOS-Transistor 134 ist AUS. Der nMOS-Transistor 136 ist EIN, und der Ausgangspegel des Inverters 132 ist niedrig. Der nMOS-Transistor 138 ist AUS. Daher ist in dem obigen Fall das Signal DQ0, das von der Ausgangsschaltung 110 ausgegeben wird, hoch.
Die SDRAM-Vorrichtungen 91–94 sind in gleichen Intervallen mit der Busleitung 125 verbunden, und zwischen dem Mikroprozessor 90 und der DRAM-Vorrichtung 91 ist nur die Busleitung 115 vorgesehen. Wenn die charakteristische Impedanz der Busleitung 115 als Z0 bezeichnet wird, ist daher die effektive charakteristische Impedanz von Teilen der Busleitung 115, über die die SDRAM-Vorrichtungen 91–94 in gleichen Intervallen verbunden sind, kleiner als jene von den Teilen von ihr, mit denen die SDRAM-Vorrichtungen 91–94 nicht verbunden sind.
Im Allgemeinen wird die charakteristische Impedanz Z0 der Busleitung 115 dargestellt als Z0 = (L/C)^1/2, wobei L die Verdrahtungsinduktivität pro Längeneinheit ist und C die Verdrahtungskapazität pro Längeneinheit ist. Typischerweise ist zum Beispiel L = 250 nH/m und C = 100 pF. In diesem Fall ist Z0 = (250 × 10^–9/100 × 10^–12)^1/2 = 50 Ω.
Andererseits kommen in dem Fall, wenn die SDRAM-Vorrichtungen 91–94 verbunden sind, ihre Lastkapazitäten (besonders Kapazitäten der Eingangs-/-Ausgangsanschlüsse 96– 99) hinzu. Falls die SDRAM-Vorrichtungen 91–94, die jeweils eine Kapazität von 3,75 pF haben, in gleichen Intervallen von 6,25 mm mit der Busleitung 115 verbunden sind, sind 160 SDRAM-Vorrichtungen pro Meter mit der Busleitung verbunden. Wenn angenommen wird, dass die Kapazität pro Meter mit CL bezeichnet wird, ist CL = 3,75 pF × 160 m^–1 = 600 pF/m. In diesem Fall wird die effektive charakteristische Impedanz ZL der Busleitung 115 dargestellt als ZL = [L/(C + CL)]^1/2 und beträgt sie 18,9 Ω = [250 × 10^–9/(100 × 10^–12 + 600 × 10^–12)]. Dieser Wert der effektiven charakteristischen Impedanz ist viel kleiner als die charakteristische Impedanz Z0 (= 50 Ω), die erhalten wird, wenn keine Last vorhanden ist.
Um die Impedanzanpassung strikt herzustellen, um dadurch jegliche Reflexion von Signalen zu vermeiden, sollten die Widerstandswerte der Abschlusswiderstände 116 und 117 der effektiven charakteristischen Impedanz ZL, das heißt, 18,9 Ω gleich sein. Wenn die Widerstandswerte der Abschlusswiderstände 116 und 117 jedoch 18,9 Ω betragen, beläuft sich der Lastwiderstandswert von der Antriebsseite gesehen auf 9,45 Ω. Ferner können die Eingangsschaltungen 105–109 nicht stabil arbeiten und die ausreichende Amplitude vorsehen, es sei denn, dass die Ausgangsschaltungen 110–114 ein Stromantriebsvermögen von ungefähr 20 mA haben.
Angesichts dessen wird der Wert des Abschlusswiderstandes 117, um den sich die SDRAM-Vorrichtungen 91–94 konzentrieren, aus der strikten Anpassungsbedingung herausgelassen und größer als die effektive charakteristische Impedanz ZL gemacht. Der obige Wert ist auf die charakteristische Impedanz Z0 der Busleitung 115 begrenzt, wenn keine Last mit ihr verbunden ist, und zwar genauer gesagt auf 30 Ω.
Andererseits sind mit dem Mikroprozessor 90 nicht viele Lasten verbunden. Daher wird der Wert des Abschlusswiderstandes 116 auf 50 Ω gesetzt, der der charakteristischen Impedanz der Busleitung 115 gleich ist, die erhalten wird, wenn keine Last vorhanden ist. Als Resultat beträgt der Lastwiderstandswert von der Antriebsseite gesehen 18,7 Ω, der dem Parallelverbindungswert von 30 Ω und 50 Ω gleich ist. In diesem Fall ist der Lastwiderstandswert größer als jener, der erhalten wird, wenn einfach ein Widerstandswert von 30 Ω auf jeder Seite der Busleitung 115 verbunden ist (wobei der Lastwiderstandswert dann 15 Ω beträgt). Auch wenn die Ausgangsschaltungen 110–114 ein relativ niedriges Stromantriebsvermögen haben, ist es möglich, eine große Signalamplitude zu erhalten.
Die Ausgangsschaltungen 110–114 des Mikroprozessors 90 und der SDRAM-Vorrichtungen 91–94 sind aus Gegentaktschaltungen des CMOS-Typs gebildet, auf die die Energiezufuhrspannung VCCQ angewendet wird. Ferner ist die Abschlussspannung VTT gleich VCCQ/2, und somit können die Signale auf solch eine Weise übertragen werden, dass die Mittenspannung der Abschlussspannung VTT gleich ist.
Falls zum Beispiel die Ausgangsschaltung 110 das Ausgangssignal mit niedrigem Pegel ausgibt, fließt ein Strom in einer geschlossenen Schaltung, die gebildet ist aus der Spannungserzeugungsschaltung 85, der Abschlussspannungsleitung 89, den Abschlusswiderständen 116 und 117, der Busleitung 115, der Ausgangsschaltung 110 (nMOS-Transistor 138), Erde und der Spannungserzeugungsschaltung 85, in der obigen Reihenfolge.
Falls die Ausgangsschaltung 110 alternativ dazu das Ausgangssignal mit hohem Pegel ausgibt, fließt ein Strom in einer geschlossenen Schaltung, die gebildet ist aus der Spannungserzeugungsschaltung 84, der VCCQ-Energiezufuhrleitung 88, der Ausgangsschaltung 110 (pMOS-Transistor 137), der Busleitung 115, den Abschlusswiderständen 116 und 117 und der Spannungserzeugungsschaltung 84, in der obigen Reihenfolge.
Da die Spannungserzeugungsschaltungen 84 und 85 der Spannungserzeugungsschaltung 83 seriell verbunden sind, wie oben beschrieben, wird die Spannung des Spannungsausgangsanschlusses 87 auf V5 gleich 1,0 V gehalten, auch wenn ein Strom über den Spannungsausgangsanschluss 87 ausgegeben oder eingegeben wird. Daher ist es möglich, die Stabilität zu gewährleisten, bei der die Abschlussspannung VTT der Spannung V5 von 1,0 V gleich ist.
Ferner fließen keine Ströme in den Abschlusswiderständen 116 und 117, wenn kein Signal über die Busleitung 115 übertragen wird. Daher kann der Energieverbrauch reduziert werden.
Des Weiteren wird die Abschlussspannung VTT als Referenzspannung Vref verwendet, die in dem Mikroprozessor 90 und den SDRAM-Vorrichtungen 91–94 benötigt wird. Daher kann die Koinzidenz der Referenzspannung Vref und der Abschlussspannung VTT erreicht werden und wird keine Versetzungsspannung erzeugt. Folglich kann eine ausreichende Operationstoleranz gewährleistet werden.
Darüber hinaus wird die Energiezufuhrspannung VCCQ als Energiezufuhrspannung zugeführt, die für die Ausgangsantriebsschaltung 130 zum Antreiben der Ausgangsschaltungen 110–114 erforderlich ist. Somit ist es möglich, den pMOS-Transistor, der als Pull-up-Element dient, und den nMOS- Transistor, der als Pull-down-Element dient, auf ausgeglichene Weise anzutreiben.
Die Ausgangssteuerschaltung 126, die Ausgangsantriebsschaltung 130 und die Ausgangsschaltung 110 in dem Mikroprozessor 90 können so wie in 11 konfiguriert sein. Die in 11 gezeigte Schaltung kann auch auf die SDRAM-Vorrichtungen 91–94 angewendet werden.
In 11 ist die Ausgangssteuerschaltung 126 aus einer NAND-Schaltung 141, einem Inverter 142 und einer NOR-Schaltung 143 gebildet. Die Ausgangsantriebsschaltung 130 ist ein Inverter des CMOS-Typs, auf den die Energiezufuhrspannung VCC angewendet wird. Der CMOS-Inverter ist aus einem pMOS-Transistor des Anreicherungstyps 145 und einem nMOS-Transistor des Anreicherungstyps 146 gebildet. Die Ausgangsschaltung 110 ist aus einem nMOS-Transistor des Verarmungstyps 147, der als Pull-up-Element fungiert, und einem nMOS-Transistor des Anreicherungstyps 148 gebildet, der als Pull-down-Element fungiert. Die Ausgangsschaltung 110 soll das Antriebsvermögen des Pull-up-Elementes verbessern.
Wenn in dem obigen Fall der niedrige Pegel des Datensignals DQ0 gleich V_OL ist, um den nMOS-Transistor des Verarmungstyps 147 sperren zu können, muss die Schwellenspannung V_THD des nMOS-Transistors 147 auf –V_OL ≤ V_THD gesetzt werden. Zum Beispiel ist in dem Fall, bei dem die Abschlussspannung VTT gleich 1,0 V ist, wenn das Signal DQ0 innerhalb des Bereiches von ±0,25 V liegt (Antriebsstrom ist 10 mA), V_OL = 1 – 0,25 = 0,75 V. In diesem Fall ist die Schwellenspannung V_THD gleich oder größer als -0,75 V.
Wenn das Steuersignal /HZ auf dem hohen Pegel ist, ist der Ausgangspegel des Inverters 142 niedrig und ist der Ausgangspegel der NAND-Schaltung 141 hoch, wie in 12 gezeigt. Der pMOS-Transistor 145 ist AUS, und der nMOS-Transistor 146 ist EIN. Der Ausgangspegel des Inverters 144 ist niedrig, und der nMOS-Transistor 147 ist AUS. Ferner ist der Ausgangspegel der NOR-Schaltung 143 niedrig, und der nMOS-Transistor 148 ist AUS. In diesem Fall ist die Ausgangsschaltung 110 in dem Zustand mit hoher Impedanz.
Wenn das Steuersignal /HZ niedrig ist und die Daten /DATA auf dem hohen Pegel sind, ist der Ausgangspegel der NAND-Schaltung 141 niedrig und ist der pMOS-Transistor 145 EIN, wie in 13 gezeigt. Der nMOS-Transistor 146 ist AUS, der Ausgangspegel des Inverters 144 ist hoch, und der nMOS-Transistor 147 ist EIN. Ferner ist der Ausgangspegel der NOR-Schaltung 143 niedrig, und der nMOS-Transistor 148 ist AUS. In diesem Fall ist das Signal DQ0, das von der Ausgangsschaltung 110 ausgegeben wird, auf dem hohen Pegel.
Wenn das Steuersignal /HZ auf dem niedrigen Pegel ist und die Daten /DATA auf dem niedrigen Pegel sind, ist der Ausgangspegel der NAND-Schaltung 141 hoch und ist der pMOS-Transistor 145 AUS, wie in 14 gezeigt. Der nMOS-Transistor 146 ist EIN, und der Ausgangspegel des Inverters 144 ist niedrig. Der nMOS-Transistor 147 ist AUS. Ferner ist der Ausgangspegel der NOR-Schaltung 143 hoch, und der nMOS-Transistor 148 ist EIN. In diesem Fall ist das Signal DQ0, das von der Ausgangsschaltung 110 ausgegeben wird, auf dem niedrigen Pegel.
Der nMOS-Transistor 147 kann durch einen nMOS-Transistor des Anreicherungstyps ersetzt werden. Wenn in diesem Fall die Schwellenspannung des nMOS-Transistors des Anreicherungstyps nicht niedriger als die Schwellenspannung des nMOS-Transistors 148 ist, kann der Vorteil einer Erhöhung des Antriebsvermögens durch eine Verringerung der Schwellenspannung rückgängig gemacht werden.
Nun folgt eine Beschreibung eines elektronischen Systems unter Bezugnahme auf 15 bis 19.
15 ist ein Schaltungsdiagramm des wesentlichen Teils eines elektronischen Systems. Das in 15 gezeigte elektronische System hat eine Spannungserzeugungsschaltung 150, die Spannungen erzeugt, die sich von jenen unterscheiden, die durch die Spannungserzeugungsschaltung 83 erzeugt werden, die in 6 gezeigt ist. Die Spannungserzeugungsschaltung 150 hat Spannungserzeugungsschaltungen 151 und 152, die jeweils eine Spannung V6 (zum Beispiel 1,65 V) erzeugen, und Spannungsausgangsanschlüsse 153 und 154. Genauer gesagt, die Spannungserzeugungsschaltungen 151 und 152 sind seriell verbunden. Eine Spannung von 2 × V6 (= 3,3 V) wird als Energiezufuhrspannung VCCQ an den Spannungsausgangsanschluss 153 ausgegeben, und die Spannung V6 (= 1,65 V) wird als Abschlussspannung VTT an den Spannungsausgangsanschluss 154 ausgegeben.
Die in 15 gezeigte Busleitung 115 hat abgezweigte Teile 155–159, das heißt Stichleitungen. Widerstände 160–164 sind zwischen Abzweigungspunkten auf der Busleitung 151 und den Stichleitungen 155–159 verbunden.
Die Energiezufuhrspannung VCCQ, die über die VCCQ-Energiezufuhrleitung 88 zugeführt wird, wird den VCC-Energiezufuhranschlüssen und den VCCQ-Energiezufuhranschlüssen des Mikroprozessors 90 und der SDRAM-Vorrichtungen 91–94 zugeführt. Die VCC-Energiezufuhranschlüsse des Mikroprozessors 90 und der SDRAM-Vorrichtungen 91–94 sind mit den VCCQ-Energiezufuhranschlüssen außerhalb davon verbunden. 16 zeigt solch eine Verbindung bei dem Mikroprozessor 90.
Wie in 16 als Beispiel für den Mikroprozessor 90 gezeigt, werden gemäß der zweiten Ausführungsform der vor liegenden Erfindung nicht nur die Hauptkörperschaltung 125 und die Ausgangssteuerschaltung 126, sondern auch die Ausgangsantriebsschaltung 130 und die Ausgangsschaltung 110 durch die Energiezufuhrspannung VCCQ betrieben, die 3,3 V beträgt. In diesem Fall wird dem Gate des nMOS-Transistors 138 auch die Energiezufuhrspannung VCCQ von 3,3 V zugeführt, so dass der Innenwiderstand des nMOS-Transistors 138 verringert wird und im Ausgang ein übermäßiger Strom fließt.
Angesichts dessen ist der Widerstand 160 zwischen dem Abzweigungspunkt auf der Busleitung 115 und der Stichleitung 155 verbunden, um einen geeigneten Innenwiderstandswert der Ausgangsschaltung 110 zu selektieren und Veränderungen der Antriebsströme hinsichtlich der Abschlusswiderstände 116 und 117 zu verhindern. Ähnlich sind die Widerstände 161–164 zwischen den Abzweigungspunkten auf der Busleitung 115 und den Stichleitungen 156–159 verbunden.
17 und 18 zeigen, wie die Widerstandswerte der Widerstände 160–164 bestimmt werden. Im Besonderen ist 17 eine graphische Darstellung der statischen Charakteristik des nMOS-Transistors 138 in der Ausgangsschaltung 110 des Mikroprozessors 90, und 18 zeigt einen Teil der in 15 gezeigten Konfiguration. In der zweiten Ausführungsform der vorliegenden Erfindung ist der nMOS-Transistor 138 konfiguriert, um solch eine statische Charakteristik wie in 17 zu haben. In dem Fall, wenn der nMOS-Transistor 138 mit VCCQ gleich 3,3 V EINgeschaltet wird, beträgt seine Gate-Source-Spannung V_GS 3,3 V, während seine Drain-Source-Spannung V_DS 0,2 V beträgt.
Wenn angenommen wird, dass der Antriebsstrom für den nMOS-Transistor 138 gleich 10 mA ist und die Widerstandswerte der Abschlusswiderstände 116 und 117 50 Ω sind, beträgt der Lastwiderstandswert 25 Ω und betragen die Spannungsabfälle, die sich über die Abschlusswiderstände 116 und 117 entwickeln, 0,25 V, wie in 18 gezeigt. Als Resultat beläuft sich die Spannung der Busleitung 115 auf 1,4 V, mit dem Ergebnis, dass der Widerstandswert des Widerstandes 160 auf 120 Ω (= (1,4 – 0,2)/10 × 10^–3) festgelegt wird. Die Widerstandswerte der Widerstände 161–164 werden auf dieselbe Weise wie beim Widerstand 160 selektiert.
Durch das Vorsehen der Widerstände 160–164 zwischen der Busleitung 115 und den Stichleitungen 155–159, wie oben beschrieben, kann der Einfluss der Signalreflexion, die in den Stichleitungen 155–159 verursacht wird, auf die Busleitung 115 minimiert werden.
In dem obigen Fall können die charakteristischen Impedanzen der Stichleitungen 155–159 wie folgt bestimmt werden. Zunächst werden die Widerstandswerte der Widerstände 160–164 unter Berücksichtigung des Antriebsvermögens der Ausgangsschaltung auf 120 Ω gesetzt. Da die charakteristische Impedanz der Busleitung 115 50 Ω beträgt, sind zwei Widerstände mit Widerstandswerten von 50 Ω zu sehen, die parallel verbunden sind, wenn die Busleitung 115 von dem Abzweigungsknoten aus betrachtet wird. Das heißt, eine charakteristische Impedanz von 25 Ω kann als Last angesehen werden.
Alternativ dazu ist, wenn die Widerstände 160–164 jeweilig einen Widerstandswert von 120 Ω haben, eine Impedanz von 145 Ω (= 120 Ω + 25 Ω) zu sehen, wenn die Busleitung 115 von den Stichleitungen 155–160 aus betrachtet wird. Daher werden die charakteristischen Impedanzen der Stichleitungen 155–159 zweckmäßigerweise auf 145 Ω gesetzt. Durch Simulation ist bestätigt worden, dass der obige Wert auch dann keine Probleme verursacht, wenn er innerhalb des Berei ches von ±50% variiert. Wenn der obige Wert der charakteristischen Impedanz von jeder Stichleitung selektiert wird, wird das Signal den Stichleitungen 155–159 von der Busleitung 115 eingegeben und haben die Eingangs-/Ausgangsanschlüsse 95–99 keine Abschlüsse. Daher wird das Eingangssignal total reflektiert (100%ige Reflexion). Jedoch findet keine Reflexion statt, wenn das reflektierte Signal zu den Widerständen 160–164 übertragen wird, da die Impedanzanpassung eingerichtet wurde. Das heißt, das Signal wird durch die Abschlusswiderstände 116 und 117 absorbiert, nachdem es in den Bus 115 gelangt. Daher tritt dann nach den Stichleitungen 155–159 die Resonanzerscheinung nicht auf, und gute Signalübertragungen können ausgeführt werden.
Wenn der nMOS-Transistor 138 mit VCCQ gleich 2,0 V EINgeschaltet wird, beträgt die Gate-Source-Spannung V_GS 2,0 V, während die Drain-Source-Spannung V_DS 0,75 V beträgt. Da der Antriebsstrom für den nMOS-Transistor 138 gleich 10 mA ist, die Widerstandswerte der Abschlusswiderstände 116 und 117 50 Ω betragen und der Lastwiderstand 25 Ω beträgt, belaufen sich die Spannungsabfälle, die sich über die Abschlusswiderstände 116 und 117 entwickeln, auf 0,25 V, wie in 19 gezeigt. In diesem Fall wird der Widerstand 160 nicht benötigt. Das heißt, wenn die Energiezufuhrspannung VCCQ verringert wird, werden die Widerstände 160–164 nicht mehr benötigt und kann die Anzahl der Teile reduziert werden. Die in den Stichleitungen 155–159 bewirkten Resonanzen können jedoch durch Impedanzanpassung nicht unterdrückt werden. Daher müssen die Längen der Stichleitungen 155–159 so weit wie möglich reduziert werden.
Die Ausgangsschaltungen 110–114 des Mikroprozessors 90 und der SDRAM-Vorrichtungen 91–94 sind aus den Gegentaktschaltungen des CMOS-Typs gebildet, denen die Energiezu fuhrspannung VCCQ zugeführt wird. Ferner wird die Abschlussspannung VTT auf VCCQ/2 gesetzt. Daher ist es möglich, Signale mit kleiner Amplitude mit der Mittenspannung zu übertragen, die der Abschlussspannung VTT gleich ist.
Wenn die Ausgangsschaltung 110 den niedrigen Pegel vorsieht, fließt ein Strom, in der folgenden Reihenfolge, in einer geschlossenen Schaltung, die gebildet ist aus der Spannungserzeugungsschaltung 152, der Abschlussspannungsleitung 59, den Abschlusswiderständen 116 und 117, der Busleitung 115, der Ausgangsschaltung 110 (nMOS-Transistor 138), Erde und der Spannungserzeugungsschaltung 152. Wenn die Ausgangsschaltung 110 den hohen Pegel vorsieht, fließt ein Strom in einer geschlossenen Schaltung, die gebildet ist aus der Spannungserzeugungsschaltung 151, der VCCQ-Energiezufuhrleitung 88, der Ausgangsschaltung 110 (pMOS-Transistor 137), der Busleitung 115, den Abschlusswiderständen 116 und 117 und der Spannungserzeugungsschaltung 151.
Da die Spannungserzeugungsschaltungen 151 und 152 seriell verbunden sind, wie oben beschrieben, kann die Spannung V6 des Spannungsausgangsanschlusses auf 1,65 V gehalten werden, ob nun der Strom aus dem Spannungsausgangsanschluss 154 herausfließt oder in ihn hineinfließt. Daher wird es möglich, die Stabilität zu gewährleisten, bei der VTT = V6 = 1,65 V ist.
Ferner fließen keine Ströme in den Abschlusswiderständen 116 und 117, wenn über die Busleitung 115 kein Signal übertragen wird. Daher kann der Energieverbrauch reduziert werden.
Des Weiteren wird die Abschlussspannung VTT als Referenzspannung Vref verwendet, die in dem Mikroprozessor 90 und den SDRAM-Vorrichtungen 91–94 benötigt wird. Daher kann die Koinzidenz der Referenzspannung Vref und der Abschlussspannung VTT erreicht werden und wird keine Verset zungsspannung erzeugt. Somit kann eine ausreichende Operationstoleranz gewährleistet werden.
Des Weiteren sind die Widerstände 160–164 an den Abzweigungspunkten auf der Busleitung 115 vorgesehen. Daher kann nicht nur verhindert werden, dass ein übermäßiger Strom in den Schaltungen fließt, sondern durch die Widerstände 160–164 können auch Hochfrequenzkomponenten abgeschnitten werden, die in den reflektierten Signalen enthalten sind, die in den Stichleitungen 155–159 erzeugt werden, falls diese Stichleitungen benötigt werden. Als Resultat ist es schwierig, dass die übertragenen Signalwellenformen deformiert werden. Unter diesen Gesichtspunkten kann festgestellt werden, dass die zweite Ausführungsform der vorliegenden Erfindung für ein System geeignet ist, in dem die SDRAM-Vorrichtungen 91–94 auf ein Modul (SIMM) montiert sind und Verbinder des Moduls mit der Busleitung 115 verbunden sind. Indessen ist die Struktur für ein System geeignet, in dem die SDRAM-Vorrichtungen 91–95 mit der Busleitung 115 direkt verbunden sind, weil die Stichleitungen 155–159 nicht benötigt werden.
19A ist ein Schaltungsdiagramm eines praktischen Beispiels für die Spannungserzeugungsschaltung 150, die in 15 gezeigt ist. Die in 19A gezeigte Schaltung ist ein Schaltregler. Die in 19A gezeigte Spannungserzeugungsschaltung 150 enthält einen pMOS-Transistor Q1, einen nMOS-Transistor Q2, Dioden D1 und D2, einen Induktor L, Kondensatoren C1 und C2 und eine Steuerschaltung 150A. Die Steuerschaltung 150A enthält einen Komparator COMP und einen Treiber DRV, der zwei CMOS-Inverter hat.
Die Transistoren Q1 und Q2 fungieren als Schalter des Schaltreglers. Die Dioden D1 und D2 gestatten einer gegenelektromotorischen Kraft der Induktivität das Hindurchtreten. Der Induktor L und die Kondensatoren C1 und C2 bilden eine Glättungsschaltung. Die Spannung des Ausgangsanschlusses 154 wird mit der Referenzspannung V_REF (= VCC/2 = 1,65 V bei diesem Beispiel) verglichen, und das Ausgangssignal des Komparators COMP treibt die Transistoren Q1 und Q2 an. Wenn kein Laststrom fließt, schaltet der Komparatorausgang die Transistoren Q1 und Q2 mit dem gleichen Einschaltverhältnis EIN und AUS. In diesem Zustand ist die Schaltung im Oszillationszustand. Die Steuerschaltung 150A kann aus Si9145 gebildet sein, hergestellt durch Siliconics in den Vereinigten Staaten.
Die in 6 gezeigte Spannungserzeugungsschaltung 83 kann genauso wie oben beschrieben konfiguriert sein.
Nun folgt eine Beschreibung eines elektronischen Systems unter Bezugnahme auf 20.
20 ist ein Schaltungsdiagramm des wesentlichen Teils eines elektronischen Systems. In der in 20 gezeigten Struktur sind die Widerstände 161–164 zwischen der Busleitung 115 und den Stichleitungen 156–159 verbunden, während zwischen dem Mikroprozessor 90 und der Busleitung 115 absichtlich kein Widerstand verbunden ist.
Wenn die SDRAM-Vorrichtungen 91–94 auf das SIMM montiert sind, ist es einfach, die Busleitung 115 und die Stichleitungen 155–159 vorzusehen. In vielen Fällen ist der Mikroprozessor 90 jedoch auf PGA-(Pin Grid Array)-Packungen montiert, und er hat eine große Zahl von Anschlüssen. Daher wird es viele Fälle geben, dass kein Platz zum Vorsehen des in 15 gezeigten Widerstandes 160 zur Verfügung steht.
In Anbetracht dessen sind die Widerstände 161–164 zwischen der Busleitung 115 und den Stichleitungen 156–159 verbunden, während der in 15 gezeigte Widerstand 160 zwischen der Busleitung 115 und dem Prozessor 90 nicht vorgesehen ist. Auch wenn der Widerstand 160 nicht verwendet wird, würde der Mikroprozessor 90 in vielen Fällen mit einem Endabschnitt der Busleitung 115 verbunden sein. Dieser Endabschnitt liegt dicht am Abschlusswiderstand 116, der zum Reduzieren der Deformation in den Signalwellenformen dient.
Ferner wird in dem obigen Fall kein übermäßiger Strom in den Schaltungen fließen, falls die Ausgangsschaltung 110 des Mikroprozessors 90 konstruiert ist, um ein kleines Antriebsvermögen zu haben, und ihr Innenwiderstand eine Höhe von etwa 100 Ω hat. Das Verringern des Innenwiderstandes der Ausgangsschaltung 110 auf ungefähr 100 Ω kann durch Einstellen der Größen des pMOS-Transistors 137 und des nMOS-Transistors 138 erreicht werden, oder dadurch, dass ein Widerstand seriell zu dem Ausgang der Ausgangsschaltung 110 an einer Position dicht an der Ausgangsschaltung 110 wie zum Beispiel auf dem Chip oder in der Packung vorgesehen wird.
Wenn die Größen des pMOS-Transistors 137 und des nMOS-Transistors 138 eingestellt werden, wird die Gatebreite des pMOS-Transistors 137 zum Beispiel auf 500 μm festgelegt und wird seine Gatelänge zum Beispiel auf 1 μm festgelegt.
Ferner wird die Gatebreite des nMOS-Transistors 138 zum Beispiel auf 200 μm festgelegt und wird seine Gatelänge zum Beispiel 1 μm festgelegt.
Wenn ein Widerstand mit dem Ausgang der Ausgangsschaltung 110 seriell verbunden wird, werden die Gatebreite und die Gatelänge des pMOS-Transistors 137 zum Beispiel auf 1000 μm bzw. 1 μm festgelegt. Ferner werden die Gatebreite und die Gatelänge des nMOS-Transistors 138 zum Beispiel auf 400 μm bzw. 1 μm festgelegt.
Falls der Widerstand, der mit der Ausgangsschaltung 110 seriell verbunden ist, einen negativen Temperaturkoeffizienten hat, dient er vorteilhafterweise zum Unterdrücken eines positiven Temperaturkoeffizienten der Innenwiderstände des Transistors der Ausgangsschaltung 110. Zum Beispiel ist es möglich, den seriell verbundenen Widerstand aus einem Halbleitermaterial des amorphen Systems herzustellen, das im Allgemeinen als Thermistor bezeichnet wird. Bei einem einfacheren Verfahren wird der seriell verbundene Widerstand aus einer diffundierten Schicht gebildet, die in einem Halbleitersubstrat gebildet ist. Die diffundierte Schicht des p-Typs hat einen Temperaturkoeffizienten, der größer als jener der diffundierten Schicht des n-Typs ist. Solche diffundierten Schichten sind für den obigen Zweck geeignet. Die obenerwähnten Materialien haben die Eigenschaft, dass sich der Widerstand verringert, wenn die Temperatur zunimmt. Daher ist es möglich, solch eine Erscheinung zu unterdrücken, dass das Antriebsvermögen von Transistoren bei zunehmender Temperatur abnimmt.
Nun folgt eine Beschreibung eines anderen elektronischen Systems unter Bezugnahme auf 21.
21 ist ein Schaltungsdiagramm des wesentlichen Teils eines elektronischen Systems. In der in 21 gezeigten Struktur ist ein Temperatursensor 165 vorgesehen, um die Spannung V6, die durch die Spannungserzeugungsschaltungen 151 und 152 erzeugt wird, auf der Basis der durch den Temperatursensor gefühlten Temperatur zu steuern.
Im folgenden Fall muss auf die Temperaturabhängigkeit des Antriebsvermögens der Ausgangsschaltung 110 des Mikroprozessors 90 geachtet werden. Das heißt, die Widerstände 161–164 sind zwischen der Busleitung 115 und den Stichleitungen 156–159 verbunden, und kein Widerstand ist mit der Busleitung 115 und dem Mikroprozessor 90 verbunden. Ferner haben die Transistoren in der Ausgangsschaltung 110 des Mikroprozessors 90 ein kleines Antriebsvermögen. Es sei erwähnt, dass die MOS-Transistoren negative Antriebsstrom temperaturkoeffizienten haben, bei denen das Antriebsvermögen gemindert wird, wenn die Betriebstemperatur zunimmt.
Angesichts dessen ist es zweckmäßig, um eine konstante Signalamplitude auf der Busleitung 115 unabhängig von der Betriebstemperatur beizubehalten, dafür zu sorgen, dass die von den Spannungserzeugungsschaltungen 151 und 152 ausgegebene Spannung V6 einen positiven Temperaturkoeffizienten hat. Zum Beispiel beträgt der angemessene Wert der Spannung V6 1,3 V bei 25°C und 1,65 V bei 100°C.
Es ist möglich, das System so zu konstruieren, dass die Energiezufuhrspannung nur für die Eingangs-/Ausgangsschaltung von der Temperatur abhängt und die Energiezufuhrspannung für die Hauptkörperschaltung auf dem konstanten Niveau gehalten wird. Es ist auch möglich, das System so zu konstruieren, dass die Energiezufuhrspannungen von sowohl der Eingangs-/Ausgangsschaltung als auch der Hauptkörperschaltung von der Temperatur abhängen. Die obige Temperaturkompensation kann Anwendung finden, ungeachtet dessen, ob ein Widerstand mit der Busleitung 115 verbunden ist oder nicht.
Nun folgt unter Bezugnahme auf 22 bis 24 eine Beschreibung eines elektronischen Systems gemäß einer Ausführungsform der vorliegenden Erfindung.
22 ist ein Schaltungsdiagramm des wesentlichen Teils des elektronischen Systems gemäß der Ausführungsform der vorliegenden Erfindung. In der in 22 gezeigten Struktur wurde die Spannungserzeugungsschaltung 83, die in 6 gezeigt ist, durch eine Abschlussspannungserzeugungsschaltung 166 ersetzt. Entsprechend sind eine VCCQ-Energiezufuhrleitung 167 zum Zuführen der Energiezufuhrspannung VCCQ von 2,0 V zu der Abschlussspannungserzeugungsschaltung 166 und eine VSSQ-Energiezufuhrleitung 168 zum Zuführen der Energiezufuhrspannung VSSQ von 0 V zu der Abschlussspannungserzeugungsschaltung 166 vorgesehen.
In der Ausführungsform der vorliegenden Erfindung wird die Energiezufuhrspannung VCCQ von der VCCQ-Energiezufuhrleitung 167 dem Mikroprozessor 90 und den SDRAM-Vorrichtungen 91–94 zugeführt. Die anderen Teile der Schaltung der Ausführungsform der vorliegenden Erfindung sind dieselben wie jene in 6.
Die Abschlussspannungserzeugungsschaltung 166 enthält einen Operationsverstärker 171 und Spannungsteilungswiderstände 172 und 173, die einen identischen Widerstandswert haben. Das Spannungsnetz der Widerstände 172 und 173 leitet VCCQ/2 (= 1,0 V) von der Spannung VCCQ ab, und die geteilte VCCQ/2 wird auf den (nichtinvertierenden) Vorwärtsphasen-Eingangsanschluss des Operationsverstärkers 171 angewendet. Die Ausgabe des Operationsverstärkers 171 wird zu dem (invertierenden) Rückwärtsphasen-Eingangsanschluss des Operationsverstärkers 171 zurückgeführt. Dadurch wird die Abschlussspannung VTT von VCCQ/2 am Ausgangsanschluss des Operationsverstärkers 171 erhalten.
Integral vorgesehen auf einem Chip sind die Abschlussspannungserzeugungsschaltung 166, die Spannungsteilungswiderstände 172 und 173, der Abschlusswiderstand 117 für die Busleitung 115, die für die Daten DQ0 vorgesehen ist, und Abschlusswiderstände für die Busleitungen für Daten DQ1–DQ7. Diese Elemente, die auf einem Chip vorgesehen sind, sind als Abschlussmodul (Abschlussvorrichtung) mit denselben Dimensionen wie die SDRAM-Vorrichtungen 91–94 verpackt.
23 zeigt schematisch das Abschlussmodul 174, das einen Abschlussmodulhauptkörper 175, Abschlusswiderstände 176–181, die jeweilig für Daten DQ1–DQ7 vorgesehen sind, und externe Anschlüsse 182–200 enthält. Diese externen Anschlüsse 182–200 sind an denselben Positionen der ent sprechenden externen Anschlüsse von jeder der SDRAM-Vorrichtungen 91–94 angeordnet.
24 ist ein Schaltungsdiagramm der Abschlussspannungserzeugungsschaltung 166, die in der Ausführungsform der vorliegenden Erfindung verwendet wird. Die Schaltung 166 enthält eine VCCQ-Energiezufuhrleitung 211, eine VSSQ-Energiezufuhrleitung 212 und Differenzverstärkerschaltungen 213 und 214. Die Differenzverstärkerschaltung 213 enthält pMOS-Transistoren des Anreicherungstyps 215 und 216, die eine Stromspiegelschaltung bilden, die als Last fungiert. Die Schaltung 166 enthält nMOS-Transistoren des Anreicherungstyps 217 und 218, die als Antriebstransistoren fungieren, und einen nMOS-Transistor des Anreicherungstyps 219, der als Widerstand fungiert.
Die Differenzverstärkerschaltung 214 enthält einen pMOS-Transistor des Anreicherungstyps 220, der als Widerstand fungiert, pMOS-Transistoren des Anreicherungstyps 221 und 222, die als Antriebstransistoren fungieren, und nMOS-Transistoren 223 und 224, die als Lasten fungieren. Ferner enthält die Abschlussspannungserzeugungsschaltung 166, die in 24 gezeigt ist, eine Ausgangsschaltung 225, die aus einem pMOS-Transistor des Anreicherungstyps 226, der als Pull-up-Element fungiert, und einem nMOS-Transistor des Anreicherungstyps 227 gebildet ist, der als Pull-down-Element fungiert.

Claims

Elektronisches System mit: einer Vielzahl von elektronischen Schaltungen (68, 77), die jeweils eine Signaleingangs- und -ausgangsfunktion haben; einem Bus (75), mit dem die Vielzahl von elektronischen Schaltungen verbunden ist; ersten Abschlusswiderständen (76), die mit Enden des Busses verbunden sind; und einer Abschlussspannungsschaltung, die einen ersten Teil (58) hat, der eine erste Spannung (V3) erzeugt, und einen zweiten Teil (60), der eine zweite Spannung (V4) erzeugt, welche erste Spannung (V3) als Energiezufuhrspannung Ausgangsschaltungen (72) von der Vielzahl von elektronischen Schaltungen zugeführt wird, die mit dem Bus verbunden sind, und welche zweite Spannung (V4) den ersten Abschlusswiderständen (76) als Abschlussspannung (VTT) zugeführt wird, dadurch gekennzeichnet, dass: der zweite Teil (60) einen Operationsverstärker (63, 171) umfasst, der einen ersten Eingangsanschluss hat, der eine geteilte Spannung empfängt, die von der ersten Spannung (V3) abgeleitet ist, einen zweiten Eingangsanschluss und einen Ausgangsanschluss, der mit dem zweiten Eingangsanschluss verbunden ist; und die zweite Spannung (V4) über den Ausgangsanschluss ausgegeben wird und der geteilten Spannung gleich ist, die von der ersten Spannung abgeleitet ist, bei dem der Operationsverstärker (171) umfasst: eine erste Differenzverstärkerschaltung (213), der als Energiezufuhrspannung die erste Spannung zugeführt wird und die Treibertransistoren umfasst, die aus ersten und zweiten n-Kanal-Feldeffekttransistoren des Isoliergate-Typs (218, 217) gebildet sind; eine zweite Differenzverstärkerschaltung (214), der als Energiezufuhrspannung die erste Spannung zugeführt wird und die Treibertransistoren umfasst, die aus ersten und zweiten p-Kanal-Feldeffekttransistoren des Isoliergate-Typs (222, 221) gebildet sind; und eine Ausgangsschaltung (225), der als Energiezufuhrspannung die erste Spannung zugeführt wird und die ein Pull-up-Element umfasst, das durch die erste Differenzverstärkerschaltung (213) angetrieben wird und aus einem dritten p-Kanal-Feldeffekttransistor des Isoliergate-Typs (226) gebildet ist, und ein Pull-down-Element, das durch die zweite Differenzverstärkerschaltung (214) angetrieben wird und aus einem dritten n-Kanal-Feldeffekttransistor des Isoliergate-Typs (227) gebildet ist, bei dem: ein Verbindungsknoten, an dem ein Gate des ersten p-Kanal-Feldeffekttransistors des Isoliergate-Typs (222) und ein Gate des ersten n-Kanal-Feldeffekttransistors des Isoliergate-Typs (218) gemeinsam verbunden sind, mit dem ersten Eingangsanschluss verbunden ist; ein Verbindungsknoten, an dem ein Gate des zweiten p-Kanal-Feldeffekttransistors des Isoliergate-Typs (221) und ein Gate des zweiten n-Kanal-Feldeffekttransistors des Isoliergate-Typs (217) gemeinsam verbunden sind, mit dem zweiten Eingangsanschluss verbunden ist; und ein Ausgangsanschluss der Ausgangsschaltung (225) des Operationsverstärkers (171) den Ausgangsanschluss des Operationsverstärkers bildet.