KR100697281B1 - 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 - Google Patents
패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 Download PDFInfo
- Publication number
- KR100697281B1 KR100697281B1 KR1020050022410A KR20050022410A KR100697281B1 KR 100697281 B1 KR100697281 B1 KR 100697281B1 KR 1020050022410 A KR1020050022410 A KR 1020050022410A KR 20050022410 A KR20050022410 A KR 20050022410A KR 100697281 B1 KR100697281 B1 KR 100697281B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- package
- integrated circuit
- transmission line
- path
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45136—One differential amplifier in IC-block form being shown
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45151—At least one resistor being added at the input of a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45576—Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (21)
- 저전압 디지털 데이터의 수신 회로에 있어서,전송선로와;상기 전송선로의 종단 노드로부터 제 1 패키지 저항을 경유하여 입력단으로 신호를 전달하는 제 1 경로와;상기 전송선로의 종단 노드와 연결되고 제 2 패키지 저항을 경유하여 종단저항으로 연결되는 제 2 경로를 포함하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
- 제 1 항에 있어서,상기 제 1 패키지 저항 및 제 2 패키지 저항은 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하는 범퍼에 의한 접촉저항인 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
- 제 1 항에 있어서,상기 제 1 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 1 패드를 더 포함하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
- 제 1 항에 있어서,상기 입력단은 연산증폭기의 입력 단자인 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
- 제 1 항에 있어서,상기 제 2 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 2 패드를 더 포함하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
- 제 1 항에 있어서,상기 종단저항의 조정을 통해서 임피던스 정합을 구현하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
- 제 6 항에 있어서,시스템의 초기화 시, 상기 제 2 패키지 저항을 측정하고, 측정된 상기 제 2 패키지 저항값과 전송선로의 특성임피던스를 고려하여 임피던스 정합이 이루어지는 종단저항으로 조정하는 종단저항 조정회로를 더 포함하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
- 제 1 항에 있어서,상기 입력단은 고 임피던스 입력 단자인 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
- 차동 신호형 저전압 디지털 데이터의 수신 회로에 있어서,비반전 신호를 전송하는 제 1 전송선로와;반전 신호를 전송하는 제 2 전송선로와;상기 제 1 전송선로의 종단 노드로부터 제 1 패키지 저항을 경유하여 입력단의 비반전 단자로 전달하는 제 1 경로와;상기 제 1 전송선로의 종단 노드로부터 제 2 패키지 저항을 경유하여 종단저항으로 연결되는 제 2 경로와;상기 제 2 전송선로의 종단 노드로부터 제 3 패키지 저항을 경유하여 상기 종단저항의 반대측 노드로 연결되는 제 3 경로와;상기 제 2 전송선로의 종단 노드로부터 제 4 패키지 저항을 경유하여 입력단의 반전 단자로 전달하는 제 4 경로를 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 9 항에 있어서,상기 제 1 패키지 저항과 제 2 패키지 저항과 제 3 패키지 저항과 그리고 제 4 패키지 저항은 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하는 범퍼에 의한 접촉저항인 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 9 항에 있어서,상기 제 1 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 1 패드를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 9 항에 있어서,상기 제 2 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 2 패드를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 9 항에 있어서,상기 제 3 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 3 패드를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 9 항에 있어서,상기 제 4 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 4 패드를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 9 항에 있어서,상기 제 1 경로 및 상기 제 4 경로는 각각 차동증폭기에 해당하는 상기 입력단의 비반전 및 반전 단자로 연결되며, 입력전류가 흐르지 않는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 9 항에 있어서,상기 제 2 패키지 저항과 상기 제 3 패키지 저항과 직렬로 연결되는 상기 종단저항의 조정에 의해서 임피던스 정합이 이루어지는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 16 항에 있어서,시스템의 초기화 시에, 상기 제 2 패키지 저항 및 상기 제 3 패키지 저항을 측정하고, 측정된 저항값과 전송선로의 특성임피던스를 고려하여 임피던스 정합이 이루어지는 종단저항으로 조정하는 종단저항 조정회로를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 제 9 항에 있어서,상기 수신 회로는 공정의 변화에 따라 변동하는 상기 제 1 패키지 저항 내지 제 4 패키지 저항에 대해 상기 종단저항의 조정을 통하여 임피던스 정합을 구현함과 동시에 제 1 경로와 제 4 경로를 통해서 전압강하가 없는 차동 신호를 입력받는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
- 저전압 디지털 데이터 수신방법에 있어서,전송선로의 종단으로부터 제 1 패키지 저항을 경유하여 종단저항으로 연결되는 경로와;전송선로의 종단으로부터 제 2 패키지 저항을 경유하여 수신 회로의 고 임피던스 입력단으로 연결되는 추가 경로를 구성하되,상기 종단저항을 조정하여 임피던스 정합을 구현하는 동시에 상기 추가 경로를 통해서는 전압강하가 없는 수신 신호를 입력받는 것을 특징으로 하는 저전압 디지털 데이터의 수신 방법.
- 제 19 항에 있어서,상기 제 1 내지 제 2 패키지 저항은 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하는 범퍼들에 의한 접촉저항인 것을 특징으로 하는 저전압 디지털 데이터의 수신 방법.
- 제 19 항에 있어서,상기 고 임피던스 입력단은 연산증폭기의 입력 단자로 구성하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050022410A KR100697281B1 (ko) | 2005-03-17 | 2005-03-17 | 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 |
US11/244,831 US7499676B2 (en) | 2005-03-17 | 2005-10-06 | Low voltage differential signaling transceiver |
CN2005101362477A CN1835485B (zh) | 2005-03-17 | 2005-12-23 | 低电压差分信号接收器 |
TW94146904A TWI317573B (en) | 2005-03-17 | 2005-12-28 | Low voltage differential signaling transceiver and operating method thereof |
JP2006060322A JP2006262460A (ja) | 2005-03-17 | 2006-03-06 | 低電圧差動信号の送受信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050022410A KR100697281B1 (ko) | 2005-03-17 | 2005-03-17 | 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060100685A KR20060100685A (ko) | 2006-09-21 |
KR100697281B1 true KR100697281B1 (ko) | 2007-03-20 |
Family
ID=37003092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050022410A KR100697281B1 (ko) | 2005-03-17 | 2005-03-17 | 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7499676B2 (ko) |
KR (1) | KR100697281B1 (ko) |
CN (1) | CN1835485B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101019604B1 (ko) * | 2007-05-07 | 2011-03-07 | 내셔널 세미콘덕터 코포레이션 | 유리 상에 형성된 수신 장치 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100780942B1 (ko) * | 2005-08-26 | 2007-12-03 | 삼성전자주식회사 | 신호 전송 장치 및 신호 전송 방법 |
US20080218292A1 (en) * | 2007-03-08 | 2008-09-11 | Dong-Uk Park | Low voltage data transmitting circuit and associated methods |
US20090088104A1 (en) * | 2007-09-27 | 2009-04-02 | Himax Technologies Limited | Method and System for Supporting a High-Speed Wireless Communication Platform |
KR20100062216A (ko) * | 2008-12-01 | 2010-06-10 | 삼성전자주식회사 | 송수신 시스템 및 신호 송수신 방법 |
CN102684634B (zh) * | 2011-03-14 | 2015-05-20 | 瑞昱半导体股份有限公司 | 传送/接收电路以及传送/接收电路阻抗校正方法 |
KR101268852B1 (ko) * | 2011-09-21 | 2013-05-29 | 포항공과대학교 산학협력단 | 유에스비 주변 장치 및 그의 송신 전력 감소 방법 |
US10614766B2 (en) * | 2016-05-19 | 2020-04-07 | Novatek Microelectronics Corp. | Voltage regulator and method applied thereto |
CN107045861B (zh) * | 2017-03-24 | 2020-06-26 | 惠科股份有限公司 | 差分信号传输电路和显示装置 |
KR102377201B1 (ko) | 2017-07-11 | 2022-03-21 | 에스케이하이닉스 주식회사 | 트랜시버 |
JP7238553B2 (ja) * | 2019-04-02 | 2023-03-14 | セイコーエプソン株式会社 | Lvdsドライバー回路、集積回路装置、発振器、電子機器及び移動体 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176153A (ja) | 1986-01-29 | 1987-08-01 | Nec Corp | Icパツケ−ジ |
JPH09130226A (ja) * | 1995-10-26 | 1997-05-16 | Hitachi Ltd | 半導体集積回路装置と小振幅信号受信方法 |
KR20010007001A (ko) * | 1999-04-22 | 2001-01-26 | 마츠시타 덴끼 산교 가부시키가이샤 | 쌍방향 신호전송회로 및 버스시스템 |
KR100297904B1 (ko) | 1997-07-08 | 2001-08-07 | 가나이 쓰도무 | 출력 저항값의 자동 조정 기능을 갖는반도체 집적 회로 시스템 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0655839B1 (en) | 1993-11-29 | 2007-01-03 | Fujitsu Limited | Electronic system for terminating bus lines |
SE515490C2 (sv) | 1993-12-03 | 2001-08-13 | Ericsson Telefon Ab L M | Signaleringssystem |
US6148220A (en) * | 1997-04-25 | 2000-11-14 | Triquint Semiconductor, Inc. | Battery life extending technique for mobile wireless applications |
JP3437917B2 (ja) * | 1997-09-26 | 2003-08-18 | シャープ株式会社 | 受光増幅装置 |
GB9800440D0 (en) | 1998-01-10 | 1998-03-04 | Wood John | Digital reflection internet |
JP2000013190A (ja) | 1998-06-19 | 2000-01-14 | Kokusai Electric Co Ltd | 受信機の整合回路自動調整装置 |
KR100313243B1 (ko) * | 1998-12-31 | 2002-06-20 | 구본준, 론 위라하디락사 | 데이터 전송 장치 및 그 방법 |
US6605931B2 (en) * | 2000-11-07 | 2003-08-12 | Microsemi Corporation | Switching regulator with transient recovery circuit |
CN1260883C (zh) * | 2001-11-05 | 2006-06-21 | 瑞昱半导体股份有限公司 | 阻抗匹配电路 |
KR100466981B1 (ko) * | 2002-03-04 | 2005-01-24 | 삼성전자주식회사 | 저전압 불휘발성 반도체 메모리 장치 |
JP3916502B2 (ja) * | 2002-04-26 | 2007-05-16 | 富士通株式会社 | 出力回路 |
US6639434B1 (en) * | 2002-10-07 | 2003-10-28 | Lattice Semiconductor Corporation | Low voltage differential signaling systems and methods |
US6720805B1 (en) * | 2003-04-28 | 2004-04-13 | National Semiconductor Corporation | Output load resistor biased LVDS output driver |
-
2005
- 2005-03-17 KR KR1020050022410A patent/KR100697281B1/ko active IP Right Grant
- 2005-10-06 US US11/244,831 patent/US7499676B2/en active Active
- 2005-12-23 CN CN2005101362477A patent/CN1835485B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176153A (ja) | 1986-01-29 | 1987-08-01 | Nec Corp | Icパツケ−ジ |
JPH09130226A (ja) * | 1995-10-26 | 1997-05-16 | Hitachi Ltd | 半導体集積回路装置と小振幅信号受信方法 |
KR100297904B1 (ko) | 1997-07-08 | 2001-08-07 | 가나이 쓰도무 | 출력 저항값의 자동 조정 기능을 갖는반도체 집적 회로 시스템 |
KR20010007001A (ko) * | 1999-04-22 | 2001-01-26 | 마츠시타 덴끼 산교 가부시키가이샤 | 쌍방향 신호전송회로 및 버스시스템 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101019604B1 (ko) * | 2007-05-07 | 2011-03-07 | 내셔널 세미콘덕터 코포레이션 | 유리 상에 형성된 수신 장치 |
US8253526B2 (en) | 2007-05-07 | 2012-08-28 | Texas Instruments Incorporated | Termination compensation for differential signals on glass |
Also Published As
Publication number | Publication date |
---|---|
US20060234650A1 (en) | 2006-10-19 |
CN1835485B (zh) | 2011-08-17 |
US7499676B2 (en) | 2009-03-03 |
KR20060100685A (ko) | 2006-09-21 |
CN1835485A (zh) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100697281B1 (ko) | 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 | |
US7372292B2 (en) | Signal transmitting device suited to fast signal transmission | |
KR100672999B1 (ko) | 데이터 송신회로 및 그것의 출력 전압 조정 방법 | |
US8175172B2 (en) | High speed digital galvanic isolator with integrated low-voltage differential signal interface | |
TW201142449A (en) | Chip-on-glass type liquid crystal display device | |
EP1017196A2 (en) | Method and system of data transmission using differential and common mode data signaling | |
US20200194969A1 (en) | Packaging of a directly modulated laser chip in photonics module | |
KR101019604B1 (ko) | 유리 상에 형성된 수신 장치 | |
KR100917971B1 (ko) | Cog 방식의 영상표시장치, 상기 영상표시장치에서사용하는 칼럼드라이버ic 및 차동신호수신기 | |
US20020167331A1 (en) | Middle pull-up point-to-point transceiving bus structure | |
JP2006262460A (ja) | 低電圧差動信号の送受信システム | |
JP3438375B2 (ja) | 信号伝送装置及び信号受信モジュール | |
JP3597830B2 (ja) | 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法 | |
KR20120044518A (ko) | 평판표시장치 | |
TWI317573B (en) | Low voltage differential signaling transceiver and operating method thereof | |
TWI485985B (zh) | 電子裝置的控制電路以及顯示裝置 | |
CN117526986A (zh) | 信号传输通道的阻抗匹配方法及装置 | |
JP3613265B2 (ja) | ボード | |
JPH0613937A (ja) | インタフェースケーブルの伝送特性補償回路 | |
JPH07250104A (ja) | 信号伝送回路 | |
JP2001358574A (ja) | 信号伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 14 |