KR102377201B1 - 트랜시버 - Google Patents

트랜시버 Download PDF

Info

Publication number
KR102377201B1
KR102377201B1 KR1020170087662A KR20170087662A KR102377201B1 KR 102377201 B1 KR102377201 B1 KR 102377201B1 KR 1020170087662 A KR1020170087662 A KR 1020170087662A KR 20170087662 A KR20170087662 A KR 20170087662A KR 102377201 B1 KR102377201 B1 KR 102377201B1
Authority
KR
South Korea
Prior art keywords
resistance value
transmitter
channel
transceiver
input
Prior art date
Application number
KR1020170087662A
Other languages
English (en)
Other versions
KR20190006675A (ko
Inventor
박홍준
임지훈
정해강
Original Assignee
에스케이하이닉스 주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 포항공과대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170087662A priority Critical patent/KR102377201B1/ko
Priority to US15/936,230 priority patent/US10673473B2/en
Priority to CN201810330514.1A priority patent/CN109245758B/zh
Publication of KR20190006675A publication Critical patent/KR20190006675A/ko
Priority to US16/856,903 priority patent/US11152962B2/en
Application granted granted Critical
Publication of KR102377201B1 publication Critical patent/KR102377201B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 트랜시버를 개시한다. 상기 트랜시버는, 입력 데이터에 대응하는 신호를 온칩 채널에 전송하는 송신부; 상기 송신부로부터 전송되는 상기 신호를 수신부에 전달하는 온칩 채널; 및 수신단의 입력 저항이 음의 저항 값을 갖도록 제어되고, 상기 온칩 채널을 통해서 전달되는 상기 신호로부터 복원 데이터를 생성하는 수신부;를 포함하고, 상기 입력 저항의 음의 저항 값에 의한 전하 재사용(charge recycling)을 이용하여 상기 송신부의 상기 신호 전송 시 상기 온칩 채널에 저장되는 전하를 재사용한다.

Description

트랜시버{TRANSCEIVER}
본 발명은 트랜시버에 관한 것으로, 더 상세하게는 멀티 칩 패키지(Multi-Chip Package) 내의 반도체 칩들 간에 데이터를 송수신하는 온칩 채널(On-Chip Channel)용 트랜시버에 관한 것이다.
반도체 기술의 발달로 반도체 칩 면적은 점차 줄어들고 있지만 반도체 칩들 간의 통신에 필요한 핀 개수는 줄어들고 있지 않다. 그리고 반도체 칩들 간의 통신을 위해 칩 패드와 오프 칩 채널라인이 많이 필요하다. 이러한 핀 개수 제한 한계를 극복하기 위해서 다수의 반도체 칩들을 하나의 패키지 안에 넣는 멀티 칩 패키지(Multi-Chip Package)가 개발되고 있다.
이러한 멀티 칩 패키지는 같은 종류 혹은 다른 종류의 칩들을 하나의 패키지 안에 넣어서 패키지 내에서 통신을 하기 때문에 실리콘 인터포저(Silicon interposer)나 실리콘 관통전극(Through Silicon Via, TSV)으로 이루어진 온칩 채널(On-Chip Channel)을 통해서 데이터를 송수신한다. 이중 실리콘 인터포저는 이전 공정의 실리콘 기판(Si-substrate) 위에 최신 공정의 반도체 칩들을 올려서 반도체 칩들 간의 통신을 하는 방식이다. 실리콘 인터포저를 사용하는 2.5D 인테그레이션(Integration)에서도 역시 점점 코어 반도체 칩의 수가 많아지고 전체 패키지의 칩 사이즈가 커지면서 온칩 채널의 길이가 증가하고 있다. 이렇게 온칩 채널의 길이가 늘어나면서 기생 저항과 기생 커패시턴스 또한 커지고 이로 인해 점차 대역폭이 떨어지고 전력소모는 증가하게 된다.
그리고, 실리콘 관통전극은 3D 인테그레이션에서 다수의 반도체 칩들을 적층하고 수백 개 단위의 미세 구멍을 반도체 칩들에 뚫어 상단 칩과 하단 칩을 전극으로 연결하여 반도체 칩들간에 통신하는 방식이다. 이때 수백 메가 대역에서 많은 수의 실리콘 관통전극이 이용되므로 실리콘 관통전극 하나당 소모되는 전력을 줄이는 것이 중요하다. 또한, 모바일 어플리케이션의 경우 배터리 제한이 있기 때문에 실리콘 관통전극이 소비하는 전력을 줄이는 것이 더욱더 중요해 진다.
따라서, 멀티 칩 패키지 내에서 반도체 칩들 간의 통신 시 데이터 전송을 위한 대역폭을 증가시킬 수 있고 전력 소비를 줄일 수 있는 온칩 채널용 트랜시버의 개발이 요구되고 있다.
특허문헌 1: 대한민국 공개번호 KR 2016-0019835(2016.02.22) 특허문헌 2: 대한민국 공개번호 KR 2017-0002219(2017.01.06) 특허문헌 3: 대한민국 공개번호 KR 2006-0100685(2006.09.21)
본 발명이 해결하고자 하는 기술적 과제는 멀티 칩 패키지 내의 반도체 칩들 간에 통신 시 데이터 전송을 위한 대역폭을 증가시킬 수 있고 전력 소비를 줄일 수 있는 온칩 채널용 트랜시버를 제공하는데 있다.
본 발명의 실시예에 따른 트랜시버는, 입력 데이터에 대응하는 신호를 온칩 채널에 전송하는 송신부; 상기 송신부로부터 전송되는 상기 신호를 수신부에 전달하는 온칩 채널; 및 수신단의 입력 저항이 음의 저항 값을 갖도록 제어되고, 상기 온칩 채널을 통해서 전달되는 상기 신호로부터 복원 데이터를 생성하는 수신부;를 포함하고, 상기 입력 저항의 음의 저항 값에 의한 전하 재사용(charge recycling)을 이용하여 상기 송신부의 상기 신호 전송 시 상기 온칩 채널에 저장되는 전하를 재사용한다.
본 발명의 실시예에 따른 트랜시버는, 온칩 채널용 트랜시버에 대한 등가 회로로 구성되는 복제 회로; 상기 복제 회로의 차동 출력 신호를 비교하는 비교기; 및 상기 비교기의 비교 결과에 대응하여 제어 신호를 생성하는 제어 신호 생성기;를 포함하고, 상기 제어 신호를 이용하여 상기 복제 회로의 복제 수신부 및 상기 트랜시버의 수신부의 수신단들 입력 저항이 음의 저항 값을 갖도록 제어한다.
본 발명의 실시예에 따른 트랜시버는, 입력 데이터에 대응하는 신호를 전송하는 송신부; 상기 신호를 전달하는 온칩 채널; 수신단의 입력 저항이 음의 저항 값을 갖도록 제어되고, 상기 온칩 채널의 신호로부터 데이터를 복원하는 수신부; 및 상기 송신부, 상기 온칩 채널 및 상기 수신부에 대한 등가 회로로 구성되는 복제 회로를 포함하며, 상기 복제 회로의 복제 수신부와 상기 수신부의 수신단들 입력 저항이 음의 저항 값을 갖도록 제어하는 PVT 보상 복제 회로;를 포함한다.
본 발명의 실시예들에 따르면, 수신부의 수신단 입력 저항이 음의 저항 값을 갖도록 제어함으로써 온칩 채널의 전체적인 저항과 커패시터 값을 감소시켜 데이터 전송을 위한 대역폭을 더욱 증가시킬 수 있으며, 대역폭의 이득으로 증가한 전압 마진만큼 송신부에서 전력 소비를 줄일 수 있다.
또한, 본 발명은 수신단 입력 저항의 음의 저항 값에 의한 전하 재사용 현상으로 송신부의 신호 전송에 필요한 전하량을 감소시켜 저 에너지의 트랜시버를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 트랜시버의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 트랜시버의 전하 재충전을 설명하기 위한 블록도 및 파형도이다.
도 3은 본 발명의 일 실시예에 따른 트랜시버의 전하 재충전 현상을 검증하는 시뮬레이션이다.
도 4는 본 발명의 일 실시예에 따른 트랜시버의 회로도이다.
도 5는 도 4의 PVT 보상 복제 회로도이다.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 일 실시예에 따른 트랜시버(100)의 블록도이다.
도 1을 참고하면, 트랜시버(100)는 송신부(10), 수신부(20) 및 온칩 채널(30)을 포함한다.
송신부(10)는 입력 데이터(D_IN)에 대응하는 신호를 온칩 채널(30)로 전송하고, 수신부(20)는 온칩 채널(30)을 통해서 전달되는 신호로부터 데이터(D_REC)를 복원한다.
온칩 채널(30)은 멀티 칩 패키지 내의 반도체 칩들 간에 데이터를 송수신할 수 있도록 송신부(10) 및 수신부(20) 사이에 연결한다. 송신부(10) 및 수신부(20)는 멀티 칩 패키지 내의 반도체 칩들에 각각 구비될 수 있다. 이러한 온칩 채널(30)은 반도체 칩들 간에 수 마이크로미터 정도의 아주 얇은 메탈라인으로 형성되기 때문에 저항 값이 매우 크다.
온칩 채널(30)은 큰 저항 값에 의해 아주 큰 손실(lossy) 특성을 가지기 때문에 송신부(10)와 수신부(20)에서 발생하는 리플렉션(reflection)으로 인한 신호를 대부분 소멸시킨다. 따라서, 온칩 채널용 트랜시버(100)는 리플렉션(reflection)으로 인한 신호를 제거하기 위해 송신부(10), 수신부(20) 및 온칩 채널(30)의 임피던스를 동일하게 맞출 필요가 없다.
즉, 온칩 채널 환경에서는 트랜시버(100)의 수신단 입력 저항을 고정 값이 아닌 데이터 송수신에 우수한 성능을 낼 수 있는 입력 저항 값으로 변화 시키는 것이 가능해 진다.
본 발명의 실시예에 따른 트랜시버(100)는 수신단의 입력 저항으로 음의 저항 값을 갖는다. 온칩 채널의 환경에서는 채널 자체의 저항 값이 매우 크기 때문에 채널을 통과하는 신호의 대역폭이 많은 줄어들 수 있다. 이때 트랜시버(100)의 수신단의 입력 저항 값을 음의 저항 값으로 만들어 주게 되면 음의 저항 값이 온칩 채널(30)의 저항 값을 상쇄시켜 주기 때문에 데이터 전송을 위한 대역폭을 증가시킬 수 있다.
따라서, 본 발명의 실시예에 따른 트랜시버(100)는 수신단의 저항이 양의 값을 갖는 종래 기술 보다 고속의 신호를 전송할 수 있으며, 대역폭의 이득으로 전압 마진(voltage margin)을 증가시킬 수 있다.
그리고, 본 발명의 실시예에 따른 트랜시버(100)는 수신부(20)에서 데이터(D_REC)를 복원하기 위해 필요한 전압 마진은 고정되어 있기 때문에, 대역폭 이득으로 증가한 전압 마진만큼 송신부(10)에서 전력 소모를 줄일 수 있다.
즉, 본 발명의 실시예에 따른 트랜시버(100)는 수신단 입력 저항으로 음의 저항 값을 갖도록 제어함으로써 온칩 채널(30)의 전체적인 저항과 커패시터 값을 감소시켜 대역폭을 증가시킬 수 있으며, 대역폭의 이득으로 증가한 전압 마진만큼 송신부(10)에서 전력 소비를 줄일 수 있다.
도 2는 본 발명의 일 실시예에 따른 트랜시버(100)의 전하 재충전을 설명하기 위한 블록도 및 파형도이다.
도 2를 참고하면, 트랜시버(100)는 수신단의 입력 저항이 음의 저항 값을 가지기 때문에 온칩 채널(30)의 저항이 상쇄되어 저항 값이 0이 되는 부분이 존재한다. 저항 값이 0이 되는 지점은 전류 입출력은 존재하지만 저항 값이 0이기 때문에 직류(DC) 전압 스윙은 0이 된다. 온칩 채널(30)의 저항 값이 0이 되는 지점을 기준으로 송신부(10)의 출력단과 수신부(20)의 수신단이 동일한 데이터에 대해서 전압 극성이 반전되는 현상이 나타난다.
송신부(10)는 입력 데이터(D_IN)에 대응하는 신호를 온칩 채널(30)을 통해서수신부(20)에 전송할 때 온칩 채널(30)을 충전하거나 방전하기 위해 전하를 소모한다.
이때, 온칩 채널(30)에는 수신단의 음의 입력 저항 값에 의해 음의 전하(QB)을 소모하는 구간이 존재하며, 이 음의 전하는 온칩 채널(30)에서 송신부(10)의 신호 전송을 위한 전하를 소모하지 않고 재순환(recycling)시키는 전하 재순환(Charge recycling) 현상을 일으킨다.
온칩 채널(30)에서 소모되는 전하량은 송신부(10)에서 전송한 전류 값과 수신부(20)에서 수신한 전류 값 차이를 시간에 대하여 적분하여 구할 수 있다. 도 2에서 x는 온칩 채널(30)의 길이를 나타낸다. 온칩 채널(30)의 길이는 송신부(10)의 송신단(TXP, TXN, 도 4)으로부터 수신부(20)의 수신단(INP, INN, 도 4)까지의 길이로 정의될 수 있다.
도 2에 도시한 바와 같이, 송신부(10)는 재순환에 의한 전하 QB를 제외한 나머지 부분인 QA 만큼만 전하를 소모한다. 즉, 송신부(10)는 수신부(20)의 음의 입력 저항 값에 의한 전하 재순환 현상으로 입력 데이터(D_IN)에 대응하는 신호를 더 적은 에너지를 소모하여 전달할 수 있다.
송신부(10)의 신호 전송에 필요한 전하량 QA를 계산하면 다음의 수학식 1과 같다.
Figure 112017066090979-pat00001
도 3은 수신부(20)의 입력 저항 값을 변경해가면서 계산(Calculation)한 결과와 시뮬레이션(Simulation)한 결과를 나타낸다.
도 3에 도시한 바와 같이, 시뮬레이션을 통해서 송신부(10)에서 전송한 전류 값과 수신부(20)에서 수신한 전류 값 차이를 시간에 대하여 적분하면 채널에서 소모된 전하량을 구할 수 있다.
수신부(20)의 음의 입력 저항 값에 의해 전하 재순환(Charge recycling)이 일어났으며, 입력 데이터에 대응하는 신호 전송에서 재순환에 의한 전하 QB를 제외한 나머지 부분인 QA 만큼만 전하를 소모하기 때문에 저 에너지를 소비하는 트랜시버(100)를 구현할 수 있다.
도 4는 본 발명의 일 실시예에 따른 트랜시버(100)의 회로도이다.
도 4를 참고하면, 트랜시버(100)는 송신부(10), 수신부(20), 온칩 채널(30) 및 PVT 보상 회로(40)를 포함한다.
송신부(10)는 전류 모드 드라이버(12) 및 커패시터형 이퀄라이져(14)를 포함한다. 전류 모드 드라이버(12)는 입력 데이터(D_IN+, D_IN-)에 응답하여 신호를 생성하고, 신호를 온칩 채널(30)에 전송한다. 커패시터형 이퀄라이져(14)는 입력 데이터(D_IN+, D_IN-)에 응답하여 전류 모드 드라이버(12)의 출력단(TXP, TXN)을 이퀄라이징한다.
수신부(20)는 트랜스 임피던스 증폭기(Trans-impedance amplifier, TIA, 22), 및 비교기(24)를 포함한다. 트랜스 임피던스 증폭기(22)는 크로스 커플드(Cross-coupled) 구조를 이용하여 수신단(INP, INN) 입력 저항이 1/gmn ?? 1/gmp 로 나타난다.
이에 따라서 1/gmp의 값이 더 클 경우 수신단(INP, INN) 입력 저항이 음의 저항 값으로 된다. 즉, 트랜지스터의 크기에 따라 수신부(20)의 수신단(INP, INN) 입력 저항의 값을 변경할 수 있다.
트랜스 임피던스 증폭기(22)의 트랜지스터의 크기는 후술되는 PVT 보상 복제회로(40)에 의해 조절될 수 있다. PVT 보상 복제회로(40)는 PVT 변화에 대응하여 임피던스 증폭기(22)의 피모스 트랜지스터의 크기를 제어하여 수신부(20)의 수신단(INP, INN) 입력 저항 값이 음의 저항 값이 되도록 제어한다. 트랜스 임피던스 증폭기(22)는 수신단(INP, INN)을 통해서 수신되는 신호를 증폭하여 비교기(24)에 출력하고, 비교기(24)는 트랜스 임피던스 증폭기(22)의 출력 신호를 비교하고 그 비교 결과에 대응하는 복원 데이터(D_REC)를 생성한다.
한편, 송신부(10)는 입력 데이터(D_IN)를 멀티-레벨(multi-level)로 시그널링(signaling)하는 드라이버를 포함할 수 있으며, 수신부(20)는 멀티-레벨의 신호로부터 데이터(D_REC)를 복원하는 복원 회로를 포함할 수 있다. 본 발명에서는 입력 데이터(D_IN)를 멀티-레벨로 시그널링하여 전송하는 구성과 멀티-레벨의 신호로부터 데이터를 복원하는 구성에 대한 상세한 설명은 생략한다.
온칩 채널(30)은 멀티 칩 패키지 내의 반도체 칩들 간에 데이터를 송수신할 수 있도록 송신부(10) 및 수신부(20) 사이에 연결된다. 이러한 온칩 채널(30)은 실리콘 인터포저(Silicon interposer)나 실리콘 관통전극(Through Silicon Via, TSV)을 포함할 수 있다. 실리콘 인터포저는 이전 공정의 실리콘 기판(Si-substrate) 위에 최신 공정의 반도체 칩들을 올려서 반도체 칩들 간의 통신을 하는 방식으로, 이 방식에서도 점점 코어 반도체 칩의 수가 많아지고 전체 패키지의 칩 사이즈가 커지면서 온칩 채널의 길이가 증가하고 있다. 이러한 채널 길이의 증가로 커패시턴스와 저항이 커져 온칩 채널은 큰 손실 특성을 가진다. 이러한 큰 손실 특성은 송신부(10)와 수신부(20)에서 발생하는 리플렉션(reflection)으로 인한 신호를 소멸시키므로, 송신부(10), 수신부(20), 및 온칩 채널(30)의 임피던스를 특정 값으로 고정시킬 필요가 없다.
온칩 채널(30)은 아주 큰 손실(lossy) 특성을 가지기 때문에 송신부(10)와 수신부(20)에서 발생하는 리플렉션(reflection)으로 인한 신호가 온칩 채널을 통과하면서 대부분 소멸된다. 따라서, 온칩 채널의 환경에서는 리플렉션 문제를 해결하기 위해 송신부(10), 수신부(20) 및 온칩 채널(30)의 임피던스를 일정한 저항 값으로 맞추지 않아도 된다. 온칩 채널(30)은 저항 값이 매우 크기 때문에 채널을 통과하는 신호의 대역폭이 많이 줄어들 수 있지만, 수신부(20)의 입력 저항 값에 의해 온칩 채널(30)의 저항 값이 상쇄되어 대역폭을 증가시킬 수 있다. 음의 저항 값에 의해 온칩 채널의 저항 값이 감소되었기 때문에 송신부(10)의 신호 전송을 위한 직류 전압 스윙이 줄어들고 작아진 직류 전압 스윙에 의해 적은 양의 이퀄라이징으로 손실을 보상할 수 있다.
PVT 보상 복제회로(40)는 PVT 변화에 대응하여 수신부(20)의 PMOS 트랜지스터의 크기를 조정하여 수신부(20)의 입력 저항 값이 채널 저항 값이 음의 저항 값이 되도록 제어한다. 이러한 PVT 보상 복제회로(40)는 수신부(20)의 입력 저항 값이 온칩 채널(30)의 -5%가 되도록 수신부(20)의 피모스 트랜지스터의 크기를 조정할 수 있으며, PVT 변화에 대응하여 피모스 트랜지스터의 크기를 조정하기 위한 제어 신호(CS)를 수신부(20)에 제공한다.
즉, PVT 보상 복제회로(40)는 PVT 변화에 대응하여 수신부(20)의 임피던스 증폭기(22)의 피모스 트랜지스터들의 크기를 조절하여 수신부(20)의 입력 저항 값이 온칩 채널(30)의 -5%가 되도록 제어한다. 이러한 PVT 보상 복제회로(40)의 세부 구성은 도 5를 참고하여 설명한다.
도 5는 도 4의 PVT 보상 복제회로(40)의 도면이다.
도 5를 참고하면, PVT 보상 복제 회로(40)는 복제 회로(50), 비교기(46) 및 제어 신호 생성기(48)를 포함한다.
복제 회로(50)는 트랜시버(100)에 대한 등가 회로로 구성된다. 이러한 복제 회로(50)는 등가 회로로서 복제 송신부(42), 복제 채널(43), 및 복제 수신부(44)를 포함한다. 복제 회로(50)는 복제 채널(43)이 실제 채널의 5%에 해당하는 저항 값으로 축소된 구조를 갖는다.
비교기(46)는 복제 회로(50)의 차동 출력 신호를 비교하고 그 비교 결과에 대응하는 신호를 제어 신호 생성기(48)에 제공한다.
제어 신호 생성기(48)는 비교기(46)의 비교 결과에 대응하는 신호에 응답하여 제어 신호(CS)를 생성하고, 제어 신호(CS)를 복제 수신부(44) 및 수신부(20)에 제공한다. 여기서, 제어 신호(CS)는 복제 수신부(44)와 수신부(20)의 피모스 트랜지스터의 크기를 조절하여 복제 수신부(44)와 수신부(20)의 입력 저항이 음의 저항 값을 갖도록 제어하는데 이용된다.
비교기(46) 및 제어 신호 생성기(48)는 동일한 클럭 신호(CLK)에 동기하여 동작한다.
PVT 보상 복제 회로(40)는 PVT 변동에 의해서 복제 수신부(44)의 입력 저항 값이 변경되는 경우, 복제 수신부(44)의 피모스 트랜지스터의 크기를 조절하여 복제 수신부(44)의 입력 저항 값을 변경한다.
예를 들어, PVT 변동에 의해서 복제 수신부(44)의 입력 저항 값이 실제 채널 저항 값의 -5%에 해당하지 않는 경우, 비교기(46)는 복제 송신부(42)의 차동 출력 신호를 비교하고, 제어 신호 생성기(48)는 비교기(46)의 비교 결과에 대응하는 제어 신호(CS)를 생성한다. 제어 신호(CS)에 의해 복제 수신부(44)의 입력 저항이 실제 채널 저항 값의 -5%로 변경되면 복제 채널(43)의 저항 값이 실제 채널의 5%이기 때문에 복제 송신부(42)의 출력에서 보이는 저항 값은 0이 되고 이 경우 차동 출력 신호의 값이 같아지게 된다.
이렇게 PVT 보상 복제 회로(40)는 PVT 변동에 대응하여 차동 출력 신호의 값이 같아지도록 복제 수신부(44)의 피모스 트랜지스터의 크기를 조절함으로써 수신부(20)의 입력 저항이 실제 채널 저항의 -5% 값이 되도록 제어할 수 있다.
이와 같이, 본 발명의 실시예에 따른 트랜시버(100)는 수신부(20)의 수신단 입력 저항이 음의 저항 값을 갖도록 제어함으로써 온칩 채널(30)의 전체적인 저항과 커패시터 값을 감소시켜 대역폭을 증가시킬 수 있으며, 대역폭의 이득으로 증가한 전압 마진만큼 송신부(10)에서 전력 소비를 줄일 수 있다.
또한, 본 발명의 실시예에 따른 트랜시버(100)는 수신단 입력 저항의 음의 저항 값에 의한 전하 재사용 현상으로 송신부의 신호 전송에 필요한 전하량을 감소시켜 저 에너지의 트랜시버를 구현할 수 있다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 송신부 20: 수신부
30: 온칩 채널 40: PVT 보상 복제 회로

Claims (20)

  1. 입력 데이터에 대응하는 신호를 온칩 채널에 전송하는 송신부;
    상기 송신부로부터 전송되는 상기 신호를 수신부에 전달하는 온칩 채널; 및
    수신단의 입력 저항이 음의 저항 값을 갖도록 제어되고, 상기 온칩 채널을 통해서 전달되는 상기 신호로부터 복원 데이터를 생성하는 수신부;를 포함하고,
    상기 입력 저항의 음의 저항 값에 의한 전하 재사용(charge recycling)을 이용하여 상기 송신부의 상기 신호 전송 시 상기 온칩 채널에 저장되는 전하를 재사용하되 상기 입력 저항의 음의 저항 값에 의해 상기 온칩 채널의 저항값이 제로가 되는 지점을 기준으로 상기 수신단까지의 채널 전하와 상기 송신부 방향으로 같은 거리만큼의 채널 전하를 재사용하는 트랜시버.
  2. 삭제
  3. 제 1 항에 있어서, 상기 송신부는,
    상기 전하 재사용에 의해 출력 전압 스윙 레벨이 줄어들고, 손실을 보상하기 위해 줄어든 상기 출력 전압 스윙 레벨 위에 커패시터형 이퀄라이징을 수행하는 트랜시버.
  4. 제 1 항에 있어서, 상기 수신부는,
    크로스 커플드(cross-coupled) 구조의 트랜스 임피던스 증폭기;를 포함하고,
    상기 입력 저항의 음의 저항 값은 상기 트랜스 임피던스 증폭기의 트랜지스터 사이즈를 조절하여 제어되는 트랜시버.
  5. 제 1 항에 있어서,
    PVT 변화에 대응하여 상기 수신단의 상기 입력 저항의 음의 저항 값을 제어하는 PVT 보상 복제 회로;를 더 포함하는 트랜시버.
  6. 제 5 항에 있어서, 상기 PVT 보상 복제 회로는,
    상기 송신부, 상기 온칩 채널 및 상기 수신부에 대한 등가 회로로 구성되는 복제 회로;
    상기 복제 회로의 차동 출력 신호를 비교하여 비교 신호를 출력하는 비교기; 및
    상기 비교 신호에 대응하여 제어 신호를 생성하는 제어 신호 생성기;를 포함하며,
    상기 제어 신호는 상기 수신부의 트랜지스터의 사이즈를 조절하여 상기 입력 저항의 음의 저항 값을 제어하는데 이용되는 트랜시버.
  7. 제 1 항에 있어서,
    상기 입력 저항의 음의 저항 값에 의해 상기 온칩 채널의 저항 값이 감소되어 상기 송신부의 상기 신호 전송을 위한 대역폭을 증가시키는 트랜시버.
  8. 제 1 항에 있어서, 상기 송신부는,
    상기 입력 데이터에 대응하는 상기 신호를 생성하는 전류 모드 드라이버; 및
    상기 전류 모드 드라이버의 차동 출력단을 이퀄라이징하는 커패시터형 이퀄라이져;를 포함하는 트랜시버.
  9. 제 1 항에 있어서, 상기 수신부는,
    상기 온칩 채널을 통해서 전달되는 상기 신호를 증폭하는 트랜스 임피던스 증폭기; 및
    상기 트랜스 임피던스 증폭기의 출력 신호를 비교하여 상기 복원 데이터를 출력하는 비교기;를 포함하며,
    상기 트랜스 임피던스 증폭기는 크로스 커플드(cross-coupled) 구조의 피모스 트랜지스터들과 엔모스 트랜지스터들을 포함하고,
    상기 입력 저항의 음의 저항 값은 상기 피모스 트랜지스터들의 사이즈를 조절하여 제어되는 트랜시버.
  10. 제 1 항에 있어서,
    상기 송신부 및 상기 수신부는 멀티 칩 패키지 내의 반도체 칩들에 포함되며, 상기 온칩 채널은 실리콘 인터포저나 실리콘 관통전극으로 형성되어 상기 반도체 칩들 간을 연결하는 트랜시버.
  11. 온칩 채널용 트랜시버에 대한 등가 회로로 구성되는 복제 회로;
    상기 복제 회로의 차동 출력 신호를 비교하는 비교기; 및
    상기 비교기의 비교 결과에 대응하여 제어 신호를 생성하는 제어 신호 생성기;를 포함하고,
    상기 제어 신호를 이용하여 상기 복제 회로의 복제 수신부 및 상기 트랜시버의 수신부의 수신단들 입력 저항이 음의 저항 값을 갖도록 제어하는 트랜시버.
  12. 제 11 항에 있어서, 상기 복제 회로는,
    상기 트랜시버에 대한 등가 회로로서 복제 송신부, 복제 채널 및 복제 수신부를 포함하고,
    상기 복제 채널은 상기 온칩 채널의 저항 값을 미리 설정된 비율로 축소한 저항 값을 가지는 트랜시버.
  13. 제 12 항에 있어서,
    상기 입력 저항의 음의 저항 값은 상기 복제 수신부와 상기 수신부의 트랜지스터들의 사이즈를 조절하여 제어되는 트랜시버.
  14. 제 12 항에 있어서,
    상기 복제 수신부와 상기 수신부는 크로스 커플드(cross-coupled) 구조의 피모스 트랜지스터들과 엔모스 트랜지스터들을 포함하고,
    상기 피모스 트랜지스터들의 사이즈를 조절하여 상기 입력 저항의 음의 저항 값을 제어하는 트랜시버.
  15. 입력 데이터에 대응하는 신호를 전송하는 송신부;
    상기 신호를 전달하는 온칩 채널;
    수신단의 입력 저항이 음의 저항 값을 갖도록 제어되고, 상기 온칩 채널의 신호로부터 데이터를 복원하는 수신부; 및
    상기 송신부, 상기 온칩 채널 및 상기 수신부에 대한 등가 회로로 구성되는 복제 회로를 포함하며, 상기 복제 회로의 복제 수신부와 상기 수신부의 수신단들 입력 저항이 음의 저항 값을 갖도록 제어하는 PVT 보상 복제 회로;를 포함하되 상기 입력 저항의 음의 저항 값에 의해 상기 온칩 채널의 저항값이 제로가 되는 지점을 기준으로 상기 수신단까지의 채널 전하와 상기 송신부 방향으로 같은 거리만큼의 채널 전하를 재사용하는 트랜시버.
  16. 제 15 항에 있어서,
    상기 입력 저항의 음의 저항 값에 의한 전하 재사용(charge recycling)을 이용하여 상기 송신부의 상기 신호 전송 시 상기 온칩 채널에 저장되는 전하를 재사용하는 트랜시버.
  17. 삭제
  18. 제 15 항에 있어서, 상기 복제 회로는,
    복제 송신부, 복제 채널 및 복제 수신부를 포함하고,
    상기 복제 채널은 상기 온칩 채널의 저항 값을 미리 설정된 비율로 축소한 저항 값을 가지는 트랜시버.
  19. 제 18 항에 있어서, 상기 PVT 보상 복제 회로는,
    PVT 변동에 대응하여 상기 복제 수신부와 상기 수신부의 트랜지스터들의 사이즈를 조절하여 상기 수신단들 상기 입력 저항이 음의 저항 값을 갖도록 제어하는 트랜시버.
  20. 제 15 항에 있어서, 상기 송신부는,
    상기 입력 저항의 음의 저항 값에 의한 전하 재사용에 의해 출력 전압 스윙 레벨이 줄어들고, 손실을 보상하기 위해 줄어든 상기 출력 전압 스윙 레벨 위에 커패시터형 이퀄라이징을 수행하는 트랜시버.
KR1020170087662A 2017-07-11 2017-07-11 트랜시버 KR102377201B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170087662A KR102377201B1 (ko) 2017-07-11 2017-07-11 트랜시버
US15/936,230 US10673473B2 (en) 2017-07-11 2018-03-26 Transmitter and receiver circuits
CN201810330514.1A CN109245758B (zh) 2017-07-11 2018-04-13 发射器与接收器电路
US16/856,903 US11152962B2 (en) 2017-07-11 2020-04-23 Transmitter and receiver circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170087662A KR102377201B1 (ko) 2017-07-11 2017-07-11 트랜시버

Publications (2)

Publication Number Publication Date
KR20190006675A KR20190006675A (ko) 2019-01-21
KR102377201B1 true KR102377201B1 (ko) 2022-03-21

Family

ID=64999252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170087662A KR102377201B1 (ko) 2017-07-11 2017-07-11 트랜시버

Country Status (3)

Country Link
US (2) US10673473B2 (ko)
KR (1) KR102377201B1 (ko)
CN (1) CN109245758B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102377201B1 (ko) * 2017-07-11 2022-03-21 에스케이하이닉스 주식회사 트랜시버
CN113315534B (zh) * 2020-02-11 2022-12-16 创意电子股份有限公司 电压模式信号收发装置以及其电压模式信号发射器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356115B1 (en) * 1999-08-04 2002-03-12 Intel Corporation Charge sharing and charge recycling for an on-chip bus
KR100697281B1 (ko) 2005-03-17 2007-03-20 삼성전자주식회사 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치
US20060233265A1 (en) * 2005-04-15 2006-10-19 Nokia Corporation Joint feed-forward and feedback design for wireless communication systems
US7741870B2 (en) * 2007-08-01 2010-06-22 Active-Semi, Inc. Multi-function input terminal
US8436660B2 (en) * 2010-08-27 2013-05-07 Mosys, Inc. Voltage-mode driver with equalization
US8531245B2 (en) * 2011-10-28 2013-09-10 St-Ericsson Sa Temperature compensation in a PLL
GB2496623B (en) * 2011-11-16 2013-11-06 Wirefield Ltd Transmitter receiver and wireless lighting system
US8526907B2 (en) * 2011-11-30 2013-09-03 St-Ericsson Sa Power consumption reduction technique for integrated wireless radio receiver front-ends
US8797084B2 (en) * 2012-08-31 2014-08-05 International Business Machines Corporation Calibration schemes for charge-recycling stacked voltage domains
KR102275620B1 (ko) 2014-08-11 2021-07-13 삼성전자주식회사 조절되는 저항 값을 갖는 종단 저항을 포함하는 수신 회로, 그것의 작동 방법, 및 그것을 포함하는 저장 장치
KR102251671B1 (ko) 2015-06-29 2021-05-13 삼성전자주식회사 송신 신호의 품질을 향상시키는 전자 장치 및 방법, 및 이를 위한 시스템
CN106209068B (zh) * 2016-07-13 2019-04-09 西安电子科技大学 一种基于NoC互连的差分电荷重分布容性发送器
KR102377201B1 (ko) * 2017-07-11 2022-03-21 에스케이하이닉스 주식회사 트랜시버

Also Published As

Publication number Publication date
CN109245758B (zh) 2022-10-14
US20200252093A1 (en) 2020-08-06
KR20190006675A (ko) 2019-01-21
US20190020363A1 (en) 2019-01-17
US11152962B2 (en) 2021-10-19
US10673473B2 (en) 2020-06-02
CN109245758A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
JP2010518749A (ja) 高速低電力差動受信機ＲｏｂｅｒｔＥ．ＰａｌｍｅｒＪｏｈｎＷ．Ｐｏｕｌｔｏｎ
JP5238085B2 (ja) 差動ドライバー回路の高速コモンモードフィードバック制御装置
US10135566B2 (en) Baseline wander correction
US7599316B2 (en) Bi-directional bridge circuit having high common mode rejection and high input sensitivity
US9379752B2 (en) Compensation scheme for MHL common mode clock swing
KR102377201B1 (ko) 트랜시버
WO2010085408A1 (en) Reference voltage generation for single-ended communication channels
TW201547206A (zh) 一種使用本體輸入技術的io和pvt校準電路
TWI792111B (zh) 校準用於資料驅動器的電阻
US7456648B2 (en) Differential amplifiers using asymmetric transfer characteristics to suppress input noise in output logic signals
US7629813B2 (en) Dynamic refreshed receiver for proximity communication
US10419250B1 (en) Systems and methods for improved continuous time linear equalization (CTLE)
US10665293B2 (en) Low power delay buffer between equalizer and high sensitivity slicer
US8798530B2 (en) Adaptive offset-compensating decision-feedback receiver
KR100771869B1 (ko) 프리-엠파시스가 가능한 출력 드라이버
JP5956684B2 (ja) ドライバ回路
US11410718B2 (en) Systems and methods for common gate input buffers
US10615850B2 (en) Layered semiconductor device and data communication method
KR20190112412A (ko) 집적회로 칩 및 이를 포함하는 반도체 장치
Amirkhany et al. A 12.8-Gb/s/link tri-modal single-ended memory interface for graphics applications
US7058121B1 (en) Logic gates including diode-connected metal-oxide-semiconductor field-effect transistors (MOSFETS) to control input threshold voltage levels and switching transients of output logic signals
US9425999B1 (en) Process-voltage-temperature (PVT) invariant continuous time equalizer
CN110731049B (zh) 用于多电平信令的三输入连续时间放大器和均衡器
US20240072802A1 (en) Electronic device for overvoltage protection
TWI692942B (zh) 驅動器裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant