KR100771869B1 - 프리-엠파시스가 가능한 출력 드라이버 - Google Patents

프리-엠파시스가 가능한 출력 드라이버 Download PDF

Info

Publication number
KR100771869B1
KR100771869B1 KR1020060038867A KR20060038867A KR100771869B1 KR 100771869 B1 KR100771869 B1 KR 100771869B1 KR 1020060038867 A KR1020060038867 A KR 1020060038867A KR 20060038867 A KR20060038867 A KR 20060038867A KR 100771869 B1 KR100771869 B1 KR 100771869B1
Authority
KR
South Korea
Prior art keywords
type transistor
source peaking
input signal
source
peaking
Prior art date
Application number
KR1020060038867A
Other languages
English (en)
Inventor
손영수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060038867A priority Critical patent/KR100771869B1/ko
Priority to US11/783,483 priority patent/US20070252624A1/en
Application granted granted Critical
Publication of KR100771869B1 publication Critical patent/KR100771869B1/ko
Priority to US12/434,719 priority patent/US20090231040A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

프리-엠파시스가 가능한 출력 드라이버가 개시된다. 본 발명의 실시예에 따른 출력 드라이버는 구동부, 제 1 소스피킹부, 및 제 2 소스피킹부를 구비한다. 구동부는 직렬 연결된 제 1 형 트랜지스터와 제 2 형 트랜지스터로 이루어지며, 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터의 게이트로 입력되는 입력신호를 증폭하여 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터가 연결되는 노드로 출력한다. 제 1 소스피킹부는 상기 제 1 형 트랜지스터와 제 1 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정된다. 제 2 소스피킹부는 상기 제 2 형 트랜지스터와 제 2 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정된다. 본 발명의 실시예에 따른 출력 드라이버는 소스 피킹 방식을 이용하여 프리-엠파시스를 수행함으로써 반도체 장치의 하드웨어 부담을 줄일 수 있는 장점이 있다.

Description

프리-엠파시스가 가능한 출력 드라이버{Output driver capable of pre-emphasis}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1a은 종래의 출력 드라이버에 이용되는 프리-엠파시스 방식을 설명하기 위한 블록도이다.
도 1a은 종래의 출력 드라이버에 이용되는 다른 프리-엠파시스 방식을 설명하기 위한 블록도이다.
도 2는 본 발명의 실시예에 따른 출력 드라이버가 적용된 반도체 장치의 블록도이다.
도 3은 소스피킹 동작을 설명하기 위한 회로도이다.
도 4는 본 발명의 실시예에 따른 출력 드라이버의 회로도이다.
도 5a는 종래의 출력 드라이버를 설명하기 위한 회로도이다.
도 5b는 본 발명의 실시예에 따른 출력 드라이버를 설명하기 위한 회로도이다.
도 6은 본 발명의 실시예에 따른 출력 드라이버와 종래의 출력 드라이버의 성능을 비교하기 위한 다이어그램이다.
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 메모리 장치에 사용되는 프리-엠파시스가 가능한 출력 드라이버에 관한 것이다.
최근 반도체 분야의 기술 발달에 따라 반도체 메모리 장치의 동작 속도, 동작 주파수 등의 성능 또한 향상되고 있다. 그러나 반도체 장치의 성능이 향상됨에 따라 칩 간 통신(chip-to-chip communication) 등에서의 심볼 간 간섭(inter-symbol interference) 또한 증가하게 된다.
이러한 ISI를 감소시키기 위해서, 반도체 장치에는 출력신호의 고주파 성분를 증폭시켜 출력하는 프리-엠파시스(pre-emphasis) 방식이 적용된 출력 드라이버가 널리 이용되고 있다.
도 1a 및 도 1b는 종래의 출력 드라이버에 이용되는 프리-엠파시스 방식을 설명하기 위한 블록도이다.
도 1a에 도시된 방식은 현재 신호와 한 주기 이전의 신호를 합하여 출력하는 방식이다. 도 1a의 방식은 신호가 변할 때마다 스윙폭을 증가시킴으로써 고주파 성분을 강화할 수 있다.
도 1b에 도시된 방식은 현재 신호와 미분된 현재신호를 합하여 출력하는 방식이다. 도 1b의 방식은 신호의 에지를 검출하여 강화함으로써 고주파 성분을 강화할 수 있다.
그러나 현재 사용되는 출력 드라이버에서는 다중위상이 이용되며, 다중위상을 이용하는 경우에 한 주기를 지연시키거나 또는 미분연산을 이용하여 에지를 검출하는 동작을 하드웨어로 구현하는 것은 쉽지 않다.
예를 들어, 다중위상을 이용하는 경우 최종 출력신호는 고속으로 동작하는데, 한 주기를 지연시키기 위해서 사용되는 플립플롭의 동작범위는 출력신호의 동작범위에 포함되지 않는다. 이러한 경우의 하드웨어 구현은, 서로 다른 지연을 갖는 신호를 복수의 멀티플렉서에 연결하고, 복수의 멀티플렉서의 출력을 복수의 출력 드라이버에 연결함으로써 이루어진다. 즉, 프리-엠파시스 방식이 적용된 종래의 출력 드라이버는 하드웨어의 부담이 커지는 문제점이 있다.
따라서 하드웨어의 부담 없는 프리-엠파시스 방식을 출력 드라이버에 적용할 필요가 있다.
본 발명이 이루고자하는 기술적 과제는 소스 피킹 방식을 이용하여 프리-엠파시스를 수행하는 출력 드라이버를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 출력 드라이버는 구동부, 제 1 소스피킹부, 및 제 2 소스피킹부를 구비한다. 구동부는 직렬 연결된 제 1 형 트랜지스터와 제 2 형 트랜지스터로 이루어지며, 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터의 게이트로 입력되는 입력신호를 증폭하여 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터가 연결되는 노드로 출력한다. 제 1 소스피킹부는 상기 제 1 형 트랜지스터와 제 1 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정된다. 제 2 소스피킹부는 상기 제 2 형 트랜지스터와 제 2 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정된다.
상기 제 1 소스피킹부의 저항과 제 2 소스피킹부의 임피던스는 상기 입력신호의 주파수가 커질수록 작아지고, 상기 입력신호의 주파수가 작아질수록 커진다.
상기 제 1 소스피킹부는 병렬 연결된 제 1 소스피킹 저항과 제 1 소스피킹 커패시터를 구비하고, 상기 제 2 소스피킹부는 병렬 연결된 제 2 소스피킹 저항과 제 2 소스피킹 커패시터를 구비한다.
본 발명의 실시예에서, 상기 제 1 소스피킹 저항의 저항값은 제 2 소스피킹 저항의 저항값과 같으며, 상기 제 1 소스피킹 커패시터의 커패시턴스는 제 2 소스피킹 커패시터의 커패시턴스와 같은 것이 바람직하다.
또한 본 발명의 실시예에서 상기 제 1 형 트랜지스터는 PMOS 트랜지스터이고 상기 제 2 형 트랜지스터는 NMOS 트랜지스터인 것이 바람직하며, 상기 제 1 전압은 전원전압이고 상기 제 2 전압은 접지전압인 것이 바람직하다.
상기 출력 드라이버의 이득은 상기 입력신호의 주파수에 응답하여 조정되는데, 상기 출력 드라이버의 이득은 상기 입력신호의 주파수가 작아질수록 작아지고, 상기 입력신호의 주파수가 커질수록 커진다.
상기 기술적과제를 달성하기 위한 본 발명의 다른 실시예에 따른 출력 드라이버 회로는 입력신호의 주파수에 응답하여 조정되는 이득에 따라 상기 입력신호를 증폭하여 출력하는 하나 이상의 소스피킹 드라이버를 구비한다. 상기 하나 이상의 소스피킹 드라이버는 서로 병렬로 연결된다.
상기 소스피킹 드라이버의 수는 상기 출력 드라이버 회로에 연결되는 채널의 대역폭에 응답하여 결정되며, 상기 증폭된 신호는 상기 채널로 출력된다.
상기 기술적과제를 달성하기 위한 본 발명의 또 다른 실시에에 따른 입출력 드라이버 장치는, 소스피킹 드라이버 회로 및 증폭 드라이버 회로를 구비한다. 소스피킹 드라이버 회로는 입력신호의 주파수에 응답하여 조정되는 이득에 따라 상기 입력신호를 증폭하여 출력하는 하나 이상의 소스피킹 드라이버를 구비하며, 상기 하나 이상의 소스피킹 드라이버는 서로 병렬로 연결된다. 상기 증폭 드라이버 회로는 상기 입력신호를 증폭하여 출력하는 하나 이상의 증폭 드라이버를 구비하며, 상기 하나 이상의 증폭 드라이버는 서로 병렬로 연결된다. 상기 하나 이상의 소스피킹 드라이버와 상기 하나 이상의 증폭 드라이버는 서로 병렬로 연결된다.
상기 증폭 드라이버는 구동부, 제 1 증폭저항, 및 제 2 증폭저항을 구비한다. 구동부는 직렬 연결된 제 1 형 트랜지스터와 제 2 형 트랜지스터로 이루어지며, 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터의 게이트로 입력되는 입력신호를 증폭하여 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터가 연결되는 노드로 출력한다. 제 1 증폭저항은 상기 제 1 형 트랜지스터와 제 1 전압 사이에 연결된다. 제 2 증폭저항은 상기 제 2 형 트랜지스터와 제 2 전압 사이에 연결된다.
상기 소스피킹 드라이버 회로는 외부로부터 신호를 수신하는 경우 디스에이블 될 수 있다.
상기 소스피킹 드라이버 회로에 구비되는 상기 소스피킹 드라이버의 수와 상기 증폭 드라이버 회로에 구비되는 상기 증폭 드라이버의 수는 상기 입출력 드라이버 장치가 연결되는 채널의 대역폭에 응답하여 결정된다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 출력 드라이버 장치는 소스피킹 증폭회로 및 차동 증폭회로를 구비한다. 소스피킹 증폭회로는 입력신호의 주파수에 응답하여 조정되는 이득에 따라 상기 입력신호를 증폭하여 출력하며, 서로 직렬로 연결되는 하나 이상의 소스피킹 증폭기를 구비한다. 차동 증폭회로는 서로 직렬로 연결되는 하나 이상의 차동 증폭기를 구비한다. 상기 소스피킹 증폭회로와 상기 차동 증폭회로는 서로 직렬로 연결된다.
상기 소스피킹 증폭기는 차동 증폭부 및 소스 피킹부를 구비한다. 차동 증폭부는 차동입력단으로 입력되는 차동입력신호를 소정의 이득에 따라 증폭하여 차동출력신호로서 출력한다. 소스피킹부는 상기 차동 증폭부에 연결되며, 상기 차동입력신호의 주파수에 응답하여 임피던스가 조정된다. 상기 소정의 이득은 상기 조정되는 임피던스에 따라 결정된다.
상기 차동 증폭부는 제 1 및 제 2 증폭저항, 제 1 내지 제 4 트랜지스터를 구비한다. 제 1 및 제 2 증폭저항은 제 1 전압에 연결된다. 제 1 트랜지스터는 상기 제 1 증폭저항에 연결되며, 상기 차동입력신호 중 하나의 신호가 게이트로 입력된다. 제 2 트랜지스터는 상기 제 2 증폭저항에 연결되며, 상기 차동입력신호 중 다른 하나의 신호가 게이트로 입력된다. 제 3 트랜지스터는 상기 제 1 트랜지스터와 제 2 전압 사이에 연결되며 게이트로 입력되는 제 3 전압에 응답하여 동작한다. 제 4 트랜지스터는 상기 제 2 트랜지스터와 상기 제 2 전압 사이에 연결되며 게이트로 입력되는 상기 제 3 전압에 응답하여 동작한다.
상기 소스피킹부는 상기 제 1 트랜지스터와 제 3 트랜지스터가 연결되는 노드와, 상기 제 2 트랜지스터와 상기 제 4 트랜지스터가 연결되는 노드 사이에 연결되며, 병렬 연결되는 소스피킹 저항과 소스피킹 커패시터를 구비한다.
상기 소스피킹 증폭회로에 구비되는 상기 소스피킹 증폭기의 수와 상기 차동 증폭회로에 구비되는 상기 차동 증폭기의 수는 상기 출력 드라이버 장치가 연결되는 채널의 대역폭에 응답하여 결정된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 출력 드라이버가 적용된 반도체 장치의 블록도이다. 반도체 장치(200)는 내부 코어(210), 및 복수의 출력 드라이버들(231 내지 235)을 구비한다. 내부 코어(210)에는 반도체 장치(200)에서의 동작을 실제로 수행하는 회로들이 포함되어 있다.
내부 코어(210)의 회로들에 의해 소정의 동작이 수행된 후 출력되는 신호들은 복수의 출력 드라이버들(231 내지 235)을 통해 반도체 장치(200) 외부로 출력된다.
도 3은 소스 피킹 동작을 설명하기 위한 회로도로서, 도 3의 회로는 소스 피킹(source peaking)을 이용하는 차동증폭기(300)이다. 일반적으로 소스 피킹 방법 은 차동증폭기의 동작 대역폭을 증가시키기 위해 사용된다. 이하에서 소스 피킹 방법이 적용된 차동증폭기의 동작에 대해 설명한다.
일반적인 차동증폭기와 비교할 때, 차동증폭기(300)에서는 제 1 트랜지스터(N1)와 제 2 트랜지스터(N2)의 소스단 사이에 소스피킹 저항(RS)과 소스피킹 커패시터(CS)가 병렬로 연결된다. 이하 도 3을 참조하여 차동증폭기(300)의 구조 및 동작에 대해 설명한다.
차동증폭기(300)는 차동증폭부(310) 및 소스피킹부(330)를 구비한다. 차동증폭부(310)의 구성은 일반적인 차동증폭기 회로와 동일하다. 즉, 차동증폭부(310)는 제 1 및 제 2 증폭저항(RD1 및 RD2), 제 1 내지 제 4 트랜지스터(N1 내지 N4)를 구비한다.
제 1 및 제 2 증폭저항(RD1 및 RD2)은 제 1 전압(VDD)에 연결된다. 제 1 트랜지스터(N1)는 제 1 증폭저항(RD1)에 연결되며, 차동입력신호 중 하나의 신호(IN)가 게이트로 입력된다. 제 2 트랜지스터(N2)는 제 2 증폭저항(RD2)에 연결되며, 차동입력신호 중 다른 하나의 신호(INB)가 게이트로 입력된다.
제 3 트랜지스터(N3)는 제 1 트랜지스터(N1)와 제 2 전압(VSS) 사이에 연결되며 게이트로 입력되는 제 3 전압(VB)에 응답하여 동작한다. 제 4 트랜지스터(N4)는 제 2 트랜지스터(N2)와 제 2 전압(VSS) 사이에 연결되며 게이트로 입력되는 제 3 전압(VSS)에 응답하여 동작한다.
도 3에 도시된 바와 같이 제 1 내지 제 4 트랜지스터(N1 내지 N4)는 NMOS 트랜지스터이고, 제 1 전압(VDD)과 제 2 전압(VSS)인 것이 바람직하나, 본 발명이 속하 는 기술분야에서 통상의 지식을 가진 자는 다른 종류의 트랜지스터들과 다른 전압을 이용하여 차동증폭기를 구현할 수도 있을 것이다.
소스피킹부(330)는 제 1 트랜지스터(N1)와 제 3 트랜지스터(N3)가 연결되는 노드와, 제 2 트랜지스터(N2)와 제 4 트랜지스터(N4)가 연결되는 노드 사이에 연결된다. 또한 소스피킹부(330)는 병렬 연결되는 소스피킹 저항(RS)과 소스피킹 커패시터(CS)를 구비한다.
차동 입력단(IN, INB)으로 고주파 신호가 입력되는 경우, 트랜지스터들(N1 및 N2)의 소스 사이의 임피던스는 감소하며, 이에 따라 차동증폭기(300)는 일반적인 차동증폭기와 유사하게 동작할 것이다. 따라서 고주파 신호가 입력되는 경우 출력신호(DQ 및 DQN)의 스윙폭은 일반적인 차동증폭기에서의 스윙폭과 동일할 것이다.
반면 차동 입력단(IN, INB)으로 저주파 신호가 입력되는 경우, 트랜지스터들(N1 및 N2)의 소스 사이의 임피던스는 증가할 것이다. 따라서 고주파 신호가 입력되는 경우 출력신호(DQ 및 DQN)의 스윙폭은 일반적인 차동증폭기에서의 스윙폭에 비해 감소할 것이다.
즉, 차동증폭기(300)는 입력신호의 주파수에 따라 이득이 달라지게 되는데, 입력신호가 고주파 신호인 경우 상대적으로 큰 이득을 가지며, 입력신호가 저주파 신호인 경우 상대적으로 작은 이득을 갖는다. 따라서 차동증폭기(300)는 일반적인 차동증폭기에 비해 상대적으로 큰 대역폭을 갖는다.
본 발명의 출력 드라이버는 상술한 바와 같은 소스 피킹 동작을 이용한다. 즉 본 발명의 실시예에서는, 고주파 입력신호에 대해서는 상대적으로 큰 이득을 가지 며 저주파 입력신호에 대해서는 상대적으로 작은 이득을 갖는 특성을 이용하여 입력신호의 고주파 성분이 프리-엠파시스될 수 있다. 도 4는 본 발명의 실시예에 따른 출력 드라이버의 회로도이다.
도 4는 본 발명의 실시예에 따른 출력 드라이버의 회로도로, 도 4의 출력 드라이버는 도 2의 출력 드라이버(231 내지 235)로 사용될 수 있다. 출력 드라이버(231)는 입력신호(IN)를 증폭하여 출력한다. 출력 드라이버(231)에 의해 증폭된 신호(OUT)는 패드(미도시)를 통해 반도체 장치 외부로 출력된다. 일반적으로 반도체 장치들은 마이크로 스트립선 등의 채널을 통해 서로 연결된다. 따라서 출력 드라이버(231)에 의해 증폭된 신호는 패드(미도시)를 통해 반도체 장치와 연결된 채널(미도시)로 출력될 것이다.
출력 드라이버(231)는 소스피킹 방식을 이용하여 프리-엠파시스가 가능한 소스피킹 드라이버부(410)와 프리-엠파시스를 수행하지 않는 종래의 증폭 드라이버부(430)를 구비한다. 소스피킹 방식이 이용되는 경우, 입력신호의 주파수에 따라 이득이 달라지므로, 소스피킹 드라이버부(410)는 입력신호(IN)의 주파수에 응답하여 조정되는 이득에 따라 입력신호를 증폭하여 출력한다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 소스피킹 드라이버부(410) 만을 이용하여 출력 드라이버가 구현할 수도 있음을 알 수 있으며, 또한 출력 드라이버(231)가 반도체 장치의 내부 코어에서 발생된 신호를 증폭하여 출력하는 역할뿐만 아니라 채널을 통해 반도체 장치로 수신되는 신호를 수신하는 역할도 수행할 수 있음을 알 것이다.
출력 드라이버(231)가 신호를 수신하는 역할을 수행하는 경우, 소스피킹 드라이버부(410)는 디스에이블되며, 증폭 드라이버부(430)는 온 다이 터미네이션(on die temination)으로 동작할 것이다.
도 4에 도시된 바와 같이, 소스피킹 드라이버부(410)는 복수의(도 4에서는 2개의) 소스피킹 드라이버들을 구비할 수 있고, 증폭 드라이버부(430)는 복수의(도 4에서는 2개의) 증폭 드라이버들을 구비할 수 있다. 복수의 증폭 드라이버들과 복수의 증폭 드라이버들은 서로 병렬로 연결된다. 소스피킹 드라이버와 증폭 드라이버 각각의 동작에 대해서는 도 5a와 도 5b를 참조하여 후술한다.
병렬로 연결되는 소스피킹 드라이버들과 증폭 드라이버들의 수에 따라 출력 드라이버(231)의 드라이빙 능력이 결정되는데, 드라이빙 능력은 채널의 대역폭에 따라 다르게 결정되므로, 소스피킹 드라이버들과 증폭 드라이버들의 수도 채널의 대역폭에 따라 다르게 결정될 것이다.
도 5a는 종래의 출력 드라이버를 설명하기 위한 회로도로, 증폭 드라이버부(430)에 구비되는 증폭 드라이버(510)의 회로도이고, 도 5b는 본 발명의 실시예에 따른 출력 드라이버를 설명하기 위한 회로도로, 소스피킹 드라이버부(410)에 구비되는 소스피킹 드라이버(530)의 회로도이다.
종래의 증폭 드라이버(510)과 비교할 때, 소스피킹 드라이버(530)는 소스 피킹을 위한 소스피킹 커패시터(CP)를 더 구비하고 있다. 즉 증폭 드라이버(510)는 구동부(511), 제 1 증폭저항(RP), 및 제 2 증폭저항(RN)을 구비하는데 반해, 소스피킹 드라이버(530)는 제 1 및 제 2 소스피킹 커패시터(CP 및 CN)를 더 구비하고 있 다. 이하에서는 종래의 증폭 드라이버(510)의 구조 및 동작에 대해 설명한 후, 본 발명의 실시예에 따른 소스피킹 드라이버(530)에 대해 설명한다.
구동부(511)는 직렬 연결된 제 1 형 트랜지스터(P1)와 제 2 형 트랜지스터(N1)로 이루어진다. 구동부(511)는 제 1 형 트랜지스터(P1)와 제 2 형 트랜지스터(N1)의 게이트로 입력되는 입력신호(IN)를 증폭하여 제 1 형 트랜지스터와 제 2 형 트랜지스터가 연결되는 노드로 출력(OUT)한다.
제 1 증폭저항(RP)은 제 1 형 트랜지스터(P1)와 제 1 전압(VDD) 사이에 연결된다. 제 2 증폭저항(RN)은 제 2 형 트랜지스터(N1)와 제 2 전압(VSS) 사이에 연결된다.
이하의 설명에서는 제 1 형 트랜지스터(P1)는 PMOS 트랜지스터이고 제 2 형 트랜지스터(N1)는 NMOS 트랜지스터 제 1 전압(VDD)은 전원전압이고 제 2 전압(VSS)은 접지전압인 것으로 하여 설명하나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 여기에 한정되지 않음을 알 것이다.
다시 도 5b를 참조하면, 소스피킹 드라이버(530)는 구동부(531), 제 1 소스피킹부(533), 및 제 2 소스피킹부(535)를 구비한다. 구동부(531)는 직렬 연결된 NMOS 트랜지스터(N1)와 PMOS 트랜지스터(P1)로 이루어진다. 구동부(531)는 NMOS 트랜지스터(N1)와 PMOS 트랜지스터(P1)의 게이트로 입력되는 입력신호(IN)를 증폭하여 NMOS 트랜지스터(N1)와 PMOS 트랜지스터(P1)가 연결되는 노드로 출력한다.
제 1 소스피킹부(533)는 제 1 소스피킹 저항(RP)과 제 1 소스피킹 커패시터(CP)를 구비하고, 제 2 소스피킹부(535)는 제 2 소스피킹 저항(RN)과 제 2 소스 피킹 커패시터(CN)를 구비한다. 제 1 소스피킹 저항(RP)과 제 1 소스피킹 커패시터(CP)은 병렬로 연결되고, 제 2 소스피킹 저항(RN)과 제 2 소스피킹 커패시터(CN)도 병렬로 연결된다.　
제 1 소스피킹부(533)는 PMOS 트랜지스터(P1)와 전원 전압(VDD) 사이에 연결되며, 제 2 소스피킹부(535)는 NMOS 트랜지스터와 접지전압 사이에 연결된다.
소스 피킹 동작에서 설명한 바와 같이, 제 1 및 제 2 소스피킹부(533, 535)의 임피던스값은 입력신호(IN)의 주파수에 응답하여 조정된다. 즉 입력신호(IN)의 주파수가 커질수록 제 1 소스피킹부(533)와 제 2 소스피킹부(533)의 병렬연결된 저항(RP, RN)과 커패시터(CP, CN)의 임피던스값은 작아질 것이다.
반면 입력신호(IN)의 주파수가 작아질수록, 제 1 소스피킹부(533)와 제 2 소스피킹부(533)의 병렬연결된 저항(RP, RN)과 커패시터(CP, CN)의 임피던스값은 커질 것이다.
입력신호(IN)의 주파수에 따라 제 1 소스피킹부(533)와 제 2 소스피킹부(535)의 저항값이 달라짐에 따라, 출력 드라이버(530)의 이득 또한 변하게 된다. 즉 출력 드라이버(530)의 이득 또한 입력신호(IN)의 주파수에 응답하여 조정될 수 있다.
구체적으로, 입력신호(IN)의 주파수가 커질수록 제 1 소스피킹부 및 제 2 소스피킹부(533 및 535)의 임피던스값은 작아지고, 이에 따라 구동부(531)의 구동능력이 향상되며, 결과적으로 출력 드라이버(530)의 이득은 커지게 된다.
반면, 상기 입력신호(IN)의 주파수가 작아질수록 제 1 소스피킹부 및 제 2 소스피킹부(533 및 535)의 임피던스값은 커지고, 이에 따라 구동부(531)의 구동능력이 저하되며, 결과적으로 출력 드라이버(530)의 이득은 작아지게 된다.
한편, 본 발명의 실시예에서, 제 1 소스피킹 저항(RP)의 저항값은 제 2 소스피킹 저항(RN)의 저항값과 같고, 제 1 소스피킹 커패시터(CP)의 커패시턴스는 제 2 소스피킹 커패시터(CN)의 커패시턴스와 같은 것이 바람직하나, 본 발명이 이러한 저항값 및 커패시턴스에 한정되는 것은 아니다.
삭제
이상에서는 출력 드라이버를 구현하기 위해서 복수의 소스피킹 드라이버가 사용되는 경우에 대하여 설명하였으나, 소스피킹 드라이버 하나만으로도 출력 드라이버와 동일한 기능이 수행될 수도 있다.
상술한 바와 같이, 소스피킹 드라이버에서는 입력신호의 주파수에 따라 이득이 조절될 수 있으므로, 소스피킹 드라이버를 사용하는 경우 입력신호의 고주파 성분에서의 소스피킹 드라이버의 이득은 저주파 성분에서의 이득보다 상대적으로 더 크다. 따라서 이러한 소스피킹 드라이버의 이득 특성에 의해 출력 드라이버에서 프리-엠파시스가 가능하다.
한편 지금까지는 복수의 소스피킹 드라이버(도 5b 참조)와 복수의 증폭 드라이버(도 5a)를 사용하여 출력 드라이버를 구현하는 실시예에 대해 설명하였으나, 출력 드라이버는 도 3의 차동증폭기(300, 이하 소스피킹 증폭기라 함)를 이용하여 구현될 수도 있다. 이하에서는 소스피킹 증폭기(300)와 일반적인 차동증폭기를 이용하여 구현되는 본 발명의 다른 실시예에 따른 출력 드라이버에 대해 설명한다.
출력 드라이버는 도 3을 참조하여 설명된 소스피킹 증폭기(300)의 동작에서 알 수 있듯이, 소스피킹 증폭기(300)에서도 입력신호의 고주파 성분에서의 이득이 저 주파 성분에서의 이득에 비해 상대적 크다. 따라서 소스피킹 증폭기(300)를 이용하여 입력신호를 증폭하는 경우에도 입력신호의 고주파 성분에 대한 프리-엠파시스가 가능하다.
본 발명의 출력 드라이버는 소스피킹 증폭회로 및 차동 증폭회로를 구비한다. 소스피킹 증폭회로는 도 3에 도시된 소스피킹 증폭기(300)를 하나 이상 구비한다. 차동 증폭회로는 일반적인 차동증폭기를 하나 이상 구비한다.
이 때, 소스피킹 증폭회로에 구비되는 하나 이상의 소스피킹 증폭기들은 서로 직렬로 연결된다. 즉, 직렬로 연결되는 소스피킹 증폭기들 중 앞에 연결되는 증폭기의 차동출력단자는 뒤에 연결되는 증폭기의 차동출력단자와 연결된다.
또한 반도체 장치의 내부코어로부터 출력되는 신호와 그 반전된 신호는 직렬연결되는 소스피킹 증폭기들 중 가장 앞단의 차동입력단자로 입력된다.
차동 증폭회로에 구비되는 하나 이상의 차동증폭기 또한 서로 직렬로 연결되며, 소스피킹 증폭회로와 차동 증폭회로는 또한 서로 직렬로 연결된다. 즉 소스피킹 증폭회로에 구비되어 직렬로 연결되는 소스피킹 증폭기들 중 가장 뒤쪽에 있는 소스피킹 증폭기와 차동 증폭회로에 구비되어 직렬로 연결되는 차동증폭기들 중 가장 앞쪽에 있는 차동증폭기가 서로 직렬로 연결된다.
도 3의 소스피킹 증폭기에서 설명한 바와 같이, 상기 소스피킹 증폭기(300)는 차동 증폭부(310) 및 소스 피킹부(330)를 구비하며, 차동 증폭부(310)는 차동입력단(IN, INB)으로 입력되는 차동입력신호를 소정의 이득에 따라 증폭하여 차동출력신호로서 출력(DQ, DQN)한다.
소스피킹부(330)는 차동 증폭부(310)에 연결되며, 차동입력신호의 주파수에 응답하여 소스피킹부(330)의 임피던스값이 조정된다. 한편, 차동입력신호의 주파수에 따라 조정되는 임피던스값에 응답하여 차동증폭부의 이득은 결정된다.
도 4에 도시된 출력 드라이버에서와 마찬가지로, 소스피킹 증폭회로에 구비되는 소스피킹 증폭기의 수와 차동 증폭회로에 구비되는 차동 증폭기의 수 또한 출력 드라이버 장치가 연결되는 채널의 대역폭에 응답하여 결정된다.
도 6은 본 발명의 실시예에 따른 출력 드라이버와 종래의 출력 드라이버의 성능을 비교하기 위한 다이어그램이다. 도 6의 (a)는 출력 증폭기로부터 출력되는 파형을 나타내는 다이어그램으로, 점선은 본 발명의 실시예에 따른 출력 드라이버를 이용한 경우이고, 실선은 종래의 출력 드라이버를 이용한 경우이다.
도 6의 (a)에 도시된 바와 같이, 본 발명의 실시예에 따른 출력 드라이버를 사용하는 경우 고주파 성분에 대한 프리-엠파시스가 이루어진 파형을 나타냄을 알 수 있다.
도 6의 (b)는 본 발명의 실시예에 따른 출력 드라이버를 사용한 경우의 아이다이어그램이고, 도 6의 (c)는 종래의 출력 드라이버를 사용한 경우의 아이다이어그램이다.
도 6의 (b)와 (c)에 도시된 바와 같이, 본 발명의 실시예에 따른 출력 드라이버를 사용하여 고주파 성분에 대해 프리-엠파시스를 수행하는 경우 아이다이어그램 상의 눈이 더 크게 형성됨을 알 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명의 실시예에 따른 출력 드라이버는 소스 피킹 방식을 이용하여 프리-엠파시스를 수행함으로써 반도체 장치의 하드웨어 부담을 줄일 수 있는 장점이 있다.

Claims (21)

  1. 직렬 연결된 제 1 형 트랜지스터와 제 2 형 트랜지스터로 이루어지며, 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터의 게이트로 입력되는 입력신호를 증폭하여 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터가 연결되는 노드로 출력하는 구동부;
    상기 제 1 형 트랜지스터와 제 1 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정되는 제 1 소스피킹부; 및
    상기 제 2 형 트랜지스터와 제 2 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정되는 제 2 소스피킹부를 구비하는 것을 특징으로 하는 출력 드라이버.
  2. 제 1 항에 있어서, 상기 제 1 소스피킹부의 임피던스와 제 2 소스피킹부의 임피던스는,
    상기 입력신호의 주파수가 커질수록 작아지고, 상기 입력신호의 주파수가 작아질수록 커지는 것을 특징으로 하는 출력 드라이버.
  3. 제 1 항에 있어서,
    상기 제 1 소스피킹부는 병렬 연결된 제 1 소스피킹 저항과 제 1 소스피킹 커패시터를 구비하고,
    상기 제 2 소스피킹부는 병렬 연결된 제 2 소스피킹 저항과 제 2 소스피킹 커 패시터를 구비하는 것을 특징으로 하는 출력 드라이버.
  4. 제 3 항에 있어서,
    상기 제 1 소스피킹 저항의 저항값은 제 2 소스피킹 저항의 저항값과 같으며,
    상기 제 1 소스피킹 커패시터의 커패시턴스는 제 2 소스피킹 커패시터의 커패시턴스와 같은 것을 특징으로 하는 출력 드라이버.
  5. 제 1 항에 있어서,
    상기 제 1 형 트랜지스터는 PMOS 트랜지스터이고,
    상기 제 2 형 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 출력 드라이버.
  6. 제 5 항에 있어서,
    상기 제 1 전압은 전원전압이고,
    상기 제 2 전압은 접지전압인 것을 특징으로 하는 출력 드라이버.
  7. 제 1 항에 있어서, 상기 출력 드라이버의 이득은,
    상기 입력신호의 주파수에 응답하여 조정되는 것을 특징으로 하는 출력 드라이버.
  8. 제 7 항에 있어서, 상기 출력 드라이버의 이득은,
    상기 입력신호의 주파수가 작아질수록 작아지고, 상기 입력신호의 주파수가 커질수록 커지는 것을 특징으로 하는 출력 드라이버.
  9. 입력신호의 주파수에 응답하여 조정되는 이득에 따라 상기 입력신호를 증폭하여 출력하는 하나 이상의 소스피킹 드라이버를 구비하며,
    상기 하나 이상의 소스피킹 드라이버는 서로 병렬로 연결되는 것을 특징으로 하는 출력 드라이버 회로.
  10. 제 9 항에 있어서, 상기 소스피킹 드라이버는,
    직렬 연결된 제 1 형 트랜지스터와 제 2 형 트랜지스터로 이루어지며, 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터의 게이트로 입력되는 상기 입력신호를 증폭하여 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터가 연결되는 노드로 출력하는 구동부;
    상기 제 1 형 트랜지스터와 제 1 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정되는 제 1 소스피킹부; 및
    상기 제 2 형 트랜지스터와 제 2 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정되는 제 2 소스피킹부를 구비하는 것을 특징으로 하는 출력 드라이버 회로.
  11. 제 9 항에 있어서, 상기 소스피킹 드라이버의 수는,
    상기 출력 드라이버 회로에 연결되는 채널의 대역폭에 응답하여 결정되며, 상기 증폭된 신호는 상기 채널로 출력되는 것을 특징으로 하는 출력 드라이버 회로.
  12. 입력신호의 주파수에 응답하여 조정되는 이득에 따라 상기 입력신호를 증폭하여 출력하는 하나 이상의 소스피킹 드라이버를 구비하는 소스피킹 드라이버 회로로서, 상기 하나 이상의 소스피킹 드라이버는 서로 병렬로 연결되는, 소스피킹 드라이버 회로; 및
    상기 입력신호를 증폭하여 출력하는 하나 이상의 증폭 드라이버를 구비하는 증폭 드라이버 회로로서, 상기 하나 이상의 증폭 드라이버는 서로 병렬로 연결되는, 증폭 드라이버 회로를 구비하며,
    상기 하나 이상의 소스피킹 드라이버와 상기 하나 이상의 증폭 드라이버는 서로 병렬로 연결되는 것을 특징으로 하는 입출력 드라이버 장치.
  13. 제 12 항에 있어서, 상기 소스피킹 드라이버는,
    직렬 연결된 제 1 형 트랜지스터와 제 2 형 트랜지스터로 이루어지며, 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터의 게이트로 입력되는 상기 입력신호를 증폭하여 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터가 연결되는 노드로 출력하는 구동부;
    상기 제 1 형 트랜지스터와 제 1 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정되는 제 1 소스피킹부; 및
    상기 제 2 형 트랜지스터와 제 2 전압 사이에 연결되며, 상기 입력신호의 주파수에 응답하여 임피던스가 조정되는 제 2 소스피킹부를 구비하는 것을 특징으로 하는 입출력 드라이버 장치.
  14. 제 12 항에 있어서, 상기 증폭 드라이버는,
    직렬 연결된 제 1 형 트랜지스터와 제 2 형 트랜지스터로 이루어지며, 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터의 게이트로 입력되는 입력신호를 증폭하여 상기 제 1 형 트랜지스터와 제 2 형 트랜지스터가 연결되는 노드로 출력하는 구동부;
    상기 제 1 형 트랜지스터와 제 1 전압 사이에 연결되는 제 1 증폭 저항; 및
    상기 제 2 형 트랜지스터와 제 2 전압 사이에 연결되는 제 2 증폭 저항을 구비하는 것을 특징으로 하는 입출력 드라이버 장치.
  15. 제 12 항에 있어서, 상기 소스피킹 드라이버 회로는,
    외부로부터 신호를 수신하는 경우 디스에이블 되는 것을 특징으로 하는 입출력 드라이버 장치.
  16. 제 12 항에 있어서, 상기 소스피킹 드라이버 회로에 구비되는 상기 소스피킹 드라이버의 수와 상기 증폭 드라이버 회로에 구비되는 상기 증폭 드라이버의 수는,
    상기 입출력 드라이버 장치가 연결되는 채널의 대역폭에 응답하여 결정되는 것을 특징으로 하는 입출력 드라이버 장치.
  17. 입력신호의 주파수에 응답하여 조정되는 이득에 따라 상기 입력신호를 증폭하여 출력하며, 서로 직렬로 연결되는 하나 이상의 소스피킹 증폭기를 구비하는 소스피킹 증폭회로; 및
    서로 직렬로 연결되는 하나 이상의 차동 증폭기를 구비하는 차동 증폭회로를 구비하며,
    상기 소스피킹 증폭회로와 상기 차동 증폭회로는 서로 직렬로 연결되는 것을 특징으로 하는 출력 드라이버 장치.
  18. 제 17 항에 있어서, 상기 소스피킹 증폭기는,
    차동입력단으로 입력되는 차동입력신호를 소정의 이득에 따라 증폭하여 차동출력신호로서 출력하는 차동 증폭부; 및
    상기 차동 증폭부에 연결되며, 상기 차동입력신호의 주파수에 응답하여 임피던스가 조정되는 소스피킹부를 구비하며,
    상기 소정의 이득은 상기 조정되는 임피던스에 따라 결정되는 것을 특징으로 하는 출력 드라이버 장치.
  19. 제 18 항에 있어서, 상기 차동 증폭부는,
    제 1 전압에 연결되는 제 1 증폭저항;
    상기 제 1 전압에 연결되는 제 2 증폭저항;
    상기 제 1 증폭저항에 연결되며, 상기 차동입력신호 중 하나의 신호가 게이트로 입력되는 제 1 트랜지스터;　
    상기 제 2 증폭저항에 연결되며, 상기 차동입력신호 중 다른 하나의 신호가 게이트로 입력되는 제 2 트랜지스터;
    상기 제 1 트랜지스터와 제 2 전압 사이에 연결되며 게이트로 입력되는 제 3 전압에 응답하여 동작하는 제 3 트랜지스터; 및
    상기 제 2 트랜지스터와 상기 제 2 전압 사이에 연결되며 게이트로 입력되는 상기 제 3 전압에 응답하여 동작하는 제 4 트랜지스터를 구비하는 것을 특징으로 하는 출력 드라이버 장치.
  20. 제 19 항에 있어서, 상기 소스피킹부는,
    상기 제 1 트랜지스터와 제 3 트랜지스터가 연결되는 노드와, 상기 제 2 트랜지스터와 상기 제 4 트랜지스터가 연결되는 노드 사이에 연결되며, 병렬 연결되는 소스피킹 저항과 소스피킹 커패시터를 구비하는 것을 특징으로 하는 출력 드라이버 장치.
  21. 제 17 항에 있어서, 상기 소스피킹 증폭회로에 구비되는 상기 소스피킹 증폭기의 수와 상기 차동 증폭회로에 구비되는 상기 차동 증폭기의 수는,
    상기 출력 드라이버 장치가 연결되는 채널의 대역폭에 응답하여 결정되는 것을 특징으로 출력 드라이버 장치.
KR1020060038867A 2006-04-28 2006-04-28 프리-엠파시스가 가능한 출력 드라이버 KR100771869B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060038867A KR100771869B1 (ko) 2006-04-28 2006-04-28 프리-엠파시스가 가능한 출력 드라이버
US11/783,483 US20070252624A1 (en) 2006-04-28 2007-04-10 Output driver having pre-emphasis capability
US12/434,719 US20090231040A1 (en) 2006-04-28 2009-05-04 Output driver having pre-emphasis capability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060038867A KR100771869B1 (ko) 2006-04-28 2006-04-28 프리-엠파시스가 가능한 출력 드라이버

Publications (1)

Publication Number Publication Date
KR100771869B1 true KR100771869B1 (ko) 2007-11-01

Family

ID=38647755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060038867A KR100771869B1 (ko) 2006-04-28 2006-04-28 프리-엠파시스가 가능한 출력 드라이버

Country Status (2)

Country Link
US (2) US20070252624A1 (ko)
KR (1) KR100771869B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
KR101958394B1 (ko) 2011-11-08 2019-03-14 에스케이하이닉스 주식회사 반도체 장치
US9306563B2 (en) * 2013-02-19 2016-04-05 Lattice Semiconductor Corporation Configurable single-ended driver
CN107733424A (zh) * 2017-09-08 2018-02-23 灿芯创智微电子技术（北京）有限公司 一种具有预加重功能的ddr接口电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970031331A (ko) * 1995-11-28 1997-06-26 김광호 반도체 장치의 출력버퍼
KR19980063629A (ko) * 1996-12-30 1998-10-07 앤드류디.포트니 선택 가능한 출력 강도를 갖는 메모리
KR19990025532A (ko) * 1997-09-12 1999-04-06 윤종용 임피던스 조절 기능을 갖는 출력 드라이버
KR19990081729A (ko) * 1998-04-13 1999-11-15 윤종용 피킹보상을 구비하는 efm 신호 변환장치
KR20000018628A (ko) * 1998-09-03 2000-04-06 윤종용 부하 적응형 저잡음 출력버퍼
KR20060039319A (ko) * 2004-11-02 2006-05-08 주식회사 하이닉스반도체 반도체메모리소자

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798471A (en) * 1972-08-09 1974-03-19 Lrc Inc Switch driver
US4761647A (en) * 1987-04-06 1988-08-02 Intel Corporation Eprom controlled tri-port transceiver
US5063308A (en) * 1988-12-21 1991-11-05 Intel Corporation Output driver with static and transient parts
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5162672A (en) * 1990-12-24 1992-11-10 Motorola, Inc. Data processor having an output terminal with selectable output impedances
US5337025A (en) * 1993-01-21 1994-08-09 National Semiconductor Corporation Adaptive equalization circuit for equalizing the frequency response of varying lengths of transmission line
US6489838B1 (en) * 1998-04-17 2002-12-03 Advanced Micro Devices, Inc. Apparatus and method for equalizing received network signals using a single zero high-pass filter having selectable impedance
US6137832A (en) * 1998-07-24 2000-10-24 Kendin Semiconductor, Inc. Adaptive equalizer
US6316997B1 (en) * 2000-03-23 2001-11-13 International Business Machines Corporation CMOS amplifiers with multiple gain setting control
US6356116B1 (en) * 2000-04-12 2002-03-12 Sun Microsystems, Inc. Apparatus and method for low skew clock buffer circuit
US6567228B1 (en) * 2000-06-03 2003-05-20 Koninklijke Philips Electronics N.V. Optimized stage reader for low cost implementation of preamplifiers
WO2001095120A1 (en) * 2000-06-06 2001-12-13 Vitesse Semiconductor Corporation Crosspoint switch with switch matrix module
US6639432B1 (en) * 2000-07-20 2003-10-28 Cypress Semiconductor Corp. Self calibrating, zero power precision input threshold circuit
US6469574B1 (en) * 2001-01-26 2002-10-22 Applied Micro Circuits Corporation Selectable equalization system and method
GB0109971D0 (en) * 2001-04-24 2001-06-13 Harvey Geoffrey P Electronic logic driver circuit utilizing mutual induction between coupled inductors to drive capacitive loads with low power consumption
US6437628B1 (en) * 2001-11-05 2002-08-20 Triquint Semiconductor, Inc. Differential level shifting buffer
US7079575B2 (en) * 2002-01-30 2006-07-18 Peter Ho Equalization for crosspoint switches
JP3920148B2 (ja) * 2002-05-28 2007-05-30 富士通株式会社 オペレーショナルトランスコンダクタンスアンプ及びオペレーショナルトランスコンダクタンスアンプを用いたａｇｃアンプ
US6937054B2 (en) * 2003-05-30 2005-08-30 International Business Machines Corporation Programmable peaking receiver and method
US6870404B1 (en) * 2003-08-28 2005-03-22 Altera Corporation Programmable differential capacitors for equalization circuits
US7088150B2 (en) * 2003-12-05 2006-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Driver-side current clamping with non-persistent charge boost
US7279924B1 (en) * 2005-07-14 2007-10-09 Altera Corporation Equalization circuit cells with higher-order response characteristics

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970031331A (ko) * 1995-11-28 1997-06-26 김광호 반도체 장치의 출력버퍼
KR19980063629A (ko) * 1996-12-30 1998-10-07 앤드류디.포트니 선택 가능한 출력 강도를 갖는 메모리
KR19990025532A (ko) * 1997-09-12 1999-04-06 윤종용 임피던스 조절 기능을 갖는 출력 드라이버
KR19990081729A (ko) * 1998-04-13 1999-11-15 윤종용 피킹보상을 구비하는 efm 신호 변환장치
KR20000018628A (ko) * 1998-09-03 2000-04-06 윤종용 부하 적응형 저잡음 출력버퍼
KR20060039319A (ko) * 2004-11-02 2006-05-08 주식회사 하이닉스반도체 반도체메모리소자

Also Published As

Publication number Publication date
US20070252624A1 (en) 2007-11-01
US20090231040A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
KR102003926B1 (ko) 디엠퍼시스 버퍼 회로
JP3939122B2 (ja) レシーバ回路
KR100801055B1 (ko) 데이터 수신기 및 이를 구비하는 반도체 장치
US10298238B2 (en) Differential driver with pull up and pull down boosters
US8310279B2 (en) Comparator with hysteresis
US20050285676A1 (en) Slew rate enhancement circuitry for folded cascode amplifier
JP5602662B2 (ja) 信号配線システム及びジッタ抑制回路
US20060176085A1 (en) Comparator circuit with reduced switching noise
US7375575B1 (en) Method and apparatus for controlled voltage level shifting
KR100771869B1 (ko) 프리-엠파시스가 가능한 출력 드라이버
US8890613B2 (en) Signal amplification circuit
US20040164807A1 (en) Limiting amplifier with active inductor
KR20010039393A (ko) 부스팅 커패시터를 구비하는 입력버퍼 회로
KR20140002180A (ko) 리시버 회로
US6985021B1 (en) Circuits and techniques for conditioning differential signals
TW202023208A (zh) 接收電路、包括該接收電路的半導體裝置和半導體系統
JP2000323936A (ja) 増幅器
US20100123506A1 (en) Multistage level translator
US20170237415A1 (en) Buffer circuit
JP3968818B2 (ja) アンプ
JP2016096497A (ja) イコライザ回路及び半導体集積装置
JP2006217612A (ja) 特に半導体コンポーネント用のコンパレータ回路アッセンブリ
KR20000041441A (ko) 데이터 출력버퍼
KR20200145264A (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
US10999055B2 (en) SerDes systems and differential comparators

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee