JP2000323936A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2000323936A JP2000323936A JP2000123007A JP2000123007A JP2000323936A JP 2000323936 A JP2000323936 A JP 2000323936A JP 2000123007 A JP2000123007 A JP 2000123007A JP 2000123007 A JP2000123007 A JP 2000123007A JP 2000323936 A JP2000323936 A JP 2000323936A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- auxiliary
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/366—Multiple MOSFETs are coupled in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 増幅器帯域幅は、出力トランジスタ電流によ
り依存性が小さくなり、全体の増幅器構造のダイナミッ
ク線形性は、周波数ドメインにおいて大幅に改善され
る。 【解決手段】 ラインドライバ増幅器は、複数の出力ト
ランジスタ（３０３）を含む増幅器段（３０１）および
対応する複数の補助増幅器（３０５）を使用することに
より構成される。出力トランジスタと補助増幅器の対
は、並列に接続される。補助増幅器の各々は、ビルトイ
ン電圧オフセットを含み、最小の電圧オフセットを有す
る補助増幅器から始まり最大のオフセットを有する補助
増幅器で終わる。個々の補助増幅器は、全体の増幅器入
力信号が補助増幅器オフセット電圧レベルよりも小さい
限り、それらの対応する出力トランジスタをオフ状態に
維持する。入力信号の大きさのレベルが、補助増幅器の
オフセット電圧レベル以上である場合、補助増幅器は、
その対応する出力トランジスタをオン状態にする。
り依存性が小さくなり、全体の増幅器構造のダイナミッ
ク線形性は、周波数ドメインにおいて大幅に改善され
る。 【解決手段】 ラインドライバ増幅器は、複数の出力ト
ランジスタ（３０３）を含む増幅器段（３０１）および
対応する複数の補助増幅器（３０５）を使用することに
より構成される。出力トランジスタと補助増幅器の対
は、並列に接続される。補助増幅器の各々は、ビルトイ
ン電圧オフセットを含み、最小の電圧オフセットを有す
る補助増幅器から始まり最大のオフセットを有する補助
増幅器で終わる。個々の補助増幅器は、全体の増幅器入
力信号が補助増幅器オフセット電圧レベルよりも小さい
限り、それらの対応する出力トランジスタをオフ状態に
維持する。入力信号の大きさのレベルが、補助増幅器の
オフセット電圧レベル以上である場合、補助増幅器は、
その対応する出力トランジスタをオン状態にする。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅器に係り、特
に、分散型利得ラインドライバ増幅器に関する。
に、分散型利得ラインドライバ増幅器に関する。
【０００２】
【従来の技術】ラインドライバ(line driver)増幅器
は、現代のアナログ回路設計におけるボトルネックであ
る。他のアナログ回路構成部品とのそれらの統合は、問
題が多い。この１つの理由は、比較的大きな供給電圧を
使用する必要性が、より微細でより高速な集積回路技術
を使用することから生じる利点を得ることを妨げること
である。他の理由は、大きな電力消費、電源および集積
回路基板からくる雑音への遷移状態の間遙かに大きい電
流を提供する能力と共に、その出力トランジスタによく
制御された無活動の電流(quiescent current)を有する
べきである。また、多くのアプリケーションにおいて、
高い周波数におけるラインドライバ増幅器の歪み特性
は、非常に重要である。
は、現代のアナログ回路設計におけるボトルネックであ
る。他のアナログ回路構成部品とのそれらの統合は、問
題が多い。この１つの理由は、比較的大きな供給電圧を
使用する必要性が、より微細でより高速な集積回路技術
を使用することから生じる利点を得ることを妨げること
である。他の理由は、大きな電力消費、電源および集積
回路基板からくる雑音への遷移状態の間遙かに大きい電
流を提供する能力と共に、その出力トランジスタによく
制御された無活動の電流(quiescent current)を有する
べきである。また、多くのアプリケーションにおいて、
高い周波数におけるラインドライバ増幅器の歪み特性
は、非常に重要である。
【０００３】
【発明が解決しようとする課題】従来のラインドライバ
増幅器構成において、増幅器出力トランジスタの相互コ
ンダクタンスは、電流で変化する。結果として、増幅器
帯域幅は、出力トランジスタ電流に依存する。これは、
増幅器出力にダイナミックな歪みを生じ、周波数ドメイ
ンにおける非線形性を生じる。
増幅器構成において、増幅器出力トランジスタの相互コ
ンダクタンスは、電流で変化する。結果として、増幅器
帯域幅は、出力トランジスタ電流に依存する。これは、
増幅器出力にダイナミックな歪みを生じ、周波数ドメイ
ンにおける非線形性を生じる。
【０００４】
【課題を解決するための手段】従来のラインドライバ増
幅器のこれらの問題点および他の問題および制約は、そ
れぞれが複数の出力トランジスタおよび対応する複数の
補助増幅器を含む増幅器段を使用することにより解決さ
れる。出力トランジスタおよび補助増幅器対は、並列に
接続される。補助増幅器の各々は、ビルトイン電圧オフ
セットを含み、最小の電圧オフセットを有する補助増幅
器から始まり、最大のオフセットを有する補助増幅器で
終わる。
幅器のこれらの問題点および他の問題および制約は、そ
れぞれが複数の出力トランジスタおよび対応する複数の
補助増幅器を含む増幅器段を使用することにより解決さ
れる。出力トランジスタおよび補助増幅器対は、並列に
接続される。補助増幅器の各々は、ビルトイン電圧オフ
セットを含み、最小の電圧オフセットを有する補助増幅
器から始まり、最大のオフセットを有する補助増幅器で
終わる。
【０００５】個々の補助増幅器は、全体的な増幅器入力
信号が補助増幅器オフセット電圧レベルよりも小さい大
きさを有する限り、それらの対応する出力トランジスタ
をオフ状態に維持する。入力信号の大きさのレベルが、
補助増幅器のオフセットレベル以上である場合、補助増
幅器は、その対応する出力トランジスタをオン状態にす
る。したがって、より小さな入力信号に対して、全てよ
りも少ない出力トランジスタがオン状態であり、最大の
入力信号に対して、全ての出力トランジスタがオン状態
となる。
信号が補助増幅器オフセット電圧レベルよりも小さい大
きさを有する限り、それらの対応する出力トランジスタ
をオフ状態に維持する。入力信号の大きさのレベルが、
補助増幅器のオフセットレベル以上である場合、補助増
幅器は、その対応する出力トランジスタをオン状態にす
る。したがって、より小さな入力信号に対して、全てよ
りも少ない出力トランジスタがオン状態であり、最大の
入力信号に対して、全ての出力トランジスタがオン状態
となる。
【０００６】補助増幅器−出力トランジスタ対を使用す
ることで、より小さなサイズのトランジスタの使用が可
能となる。そしてそのトランジスタの各々は、等価な単
一の出力トランジスタよりも小さい出力電流を有する。
各増幅器段における全ての出力トランジスタは並列に接
続されているので、増幅器出力電流は、オン状態の出力
トランジスタを通って流れる電流の和である。したがっ
て、増幅器帯域幅は、出力トランジスタ電流により依存
性が小さくなり、全体の増幅器構造のダイナミック線形
性は、周波数ドメインにおいて大幅に改善される。
ることで、より小さなサイズのトランジスタの使用が可
能となる。そしてそのトランジスタの各々は、等価な単
一の出力トランジスタよりも小さい出力電流を有する。
各増幅器段における全ての出力トランジスタは並列に接
続されているので、増幅器出力電流は、オン状態の出力
トランジスタを通って流れる電流の和である。したがっ
て、増幅器帯域幅は、出力トランジスタ電流により依存
性が小さくなり、全体の増幅器構造のダイナミック線形
性は、周波数ドメインにおいて大幅に改善される。
【０００７】本発明の一実施形態において、補助増幅器
オフセット電圧レベルは固定であり、本発明の別の実施
形態において、補助増幅器のオフセット電圧レベルは、
調節可能、例えばプログラム可能である。
オフセット電圧レベルは固定であり、本発明の別の実施
形態において、補助増幅器のオフセット電圧レベルは、
調節可能、例えばプログラム可能である。
【０００８】
【発明の実施の形態】以下の例において、トランジスタ
は電界効果トランジスタ（ＦＥＴ）として示されている
が、本発明は、他の半導体デバイストランジスタエレメ
ントで好都合に使用され得る。したがって、説明の単純
化および明瞭化のために、ＦＥＴは、以下トランジスタ
と呼ばれる。
は電界効果トランジスタ（ＦＥＴ）として示されている
が、本発明は、他の半導体デバイストランジスタエレメ
ントで好都合に使用され得る。したがって、説明の単純
化および明瞭化のために、ＦＥＴは、以下トランジスタ
と呼ばれる。
【０００９】図１は、従来のラインドライバ増幅器１０
０の典型的な出力段を示す単純化したブロック図であ
る。増幅器１００は、２つの同様の出力段を含むこの技
術分野においてよく知られたタイプのいわゆる対称型増
幅器である。一方の増幅器段１０１は、補助増幅器１０
２および出力トランジスタ１０３を含み、他方の増幅器
段１０４は、補助増幅器１０５および出力電界効果トラ
ンジスタ１０６を含む。
０の典型的な出力段を示す単純化したブロック図であ
る。増幅器１００は、２つの同様の出力段を含むこの技
術分野においてよく知られたタイプのいわゆる対称型増
幅器である。一方の増幅器段１０１は、補助増幅器１０
２および出力トランジスタ１０３を含み、他方の増幅器
段１０４は、補助増幅器１０５および出力電界効果トラ
ンジスタ１０６を含む。
【００１０】増幅器段１０１は、増幅器１００の入力端
子１０７、出力端子１０８および供給電圧端子１０９の
間に接続されている。増幅器段１０２は、入力端子１０
７、出力端子１０８および接地電位端子１１０の間に接
続されている。出力トランジスタ１０３はｐ形であり、
出力トランジスタ１０６はｎ形である、それ以外、増幅
器段１０１および１０２は本質的に同一である。増幅器
１００の段１０１および１０２は、本質的に同一であ
り、段１０１のみを詳細に説明する。
子１０７、出力端子１０８および供給電圧端子１０９の
間に接続されている。増幅器段１０２は、入力端子１０
７、出力端子１０８および接地電位端子１１０の間に接
続されている。出力トランジスタ１０３はｐ形であり、
出力トランジスタ１０６はｎ形である、それ以外、増幅
器段１０１および１０２は本質的に同一である。増幅器
１００の段１０１および１０２は、本質的に同一であ
り、段１０１のみを詳細に説明する。
【００１１】この従来技術による増幅器１００は、フィ
ードバックによるその線形性および大きな出力電圧スイ
ングを提供するその能力のために魅力的である。高い周
波数における増幅器１００の線形性を改善するために、
その増幅器段例えば補助増幅器１０２および出力トラン
ジスタ１０３を含む増幅器段１０１の統一体の利得帯域
幅が最大化されるべきである。
ードバックによるその線形性および大きな出力電圧スイ
ングを提供するその能力のために魅力的である。高い周
波数における増幅器１００の線形性を改善するために、
その増幅器段例えば補助増幅器１０２および出力トラン
ジスタ１０３を含む増幅器段１０１の統一体の利得帯域
幅が最大化されるべきである。
【００１２】増幅器１０２の伝達関数は、次式で与えら
れる。
れる。
【数１】 ここで、１／τは、ドミナントポール周波数である。
【００１３】増幅器段１０１の伝達関数は、次式で与え
られる。
られる。
【数２】 ここで、ｇｍOUTは、出力トランジスタ１０３の相互コ
ンダクタンスであり、ＲLは負荷インピーダンスであ
る。この伝達関数は、ミラー効果が顕著ではなく、即
ち、補助増幅器１０２の出力と出力トランジスタ１０３
の出力との間の容量性結合がない場合のような、非常に
小さい出力負荷（５０Ω以下）に対して有効である。出
力トランジスタ１０３は、通常、低い無活動電流(quies
cent current)（典型的には、１００μＡ−１ｍＡ）を
運び、ピーク電流は１００−４００ｍＡである。
ンダクタンスであり、ＲLは負荷インピーダンスであ
る。この伝達関数は、ミラー効果が顕著ではなく、即
ち、補助増幅器１０２の出力と出力トランジスタ１０３
の出力との間の容量性結合がない場合のような、非常に
小さい出力負荷（５０Ω以下）に対して有効である。出
力トランジスタ１０３は、通常、低い無活動電流(quies
cent current)（典型的には、１００μＡ−１ｍＡ）を
運び、ピーク電流は１００−４００ｍＡである。
【００１４】図２は、図１の増幅器についての帯域幅対
出力トランジスタ電流特性をグラフ的に示す。図１に示
された増幅器の出力トランジスタのｇｍOUT は、電流で
変化するので、出力段の遅れの帯域幅は、図２において
帯域幅対出力トランジスタ電流（Ｉｏｕｔ）特性により
示されているように信号に依存する。これは出力段のダ
イナミックな歪みとなる。補助増幅器の容量性負荷は、
非常に小さな抵抗性出力負荷インピーダンスに対して、
出力トランジスタのゲートキャパシタンスＣｇｓにより
主に決定される。
出力トランジスタ電流特性をグラフ的に示す。図１に示
された増幅器の出力トランジスタのｇｍOUT は、電流で
変化するので、出力段の遅れの帯域幅は、図２において
帯域幅対出力トランジスタ電流（Ｉｏｕｔ）特性により
示されているように信号に依存する。これは出力段のダ
イナミックな歪みとなる。補助増幅器の容量性負荷は、
非常に小さな抵抗性出力負荷インピーダンスに対して、
出力トランジスタのゲートキャパシタンスＣｇｓにより
主に決定される。
【００１５】所定の抵抗性負荷インピーダンスにおける
所定の最大電圧レベル条件に対して、所定のＣＭＯＳ技
術に対して、出力トランジスタ１０３のサイズおよびそ
のＣｇｓが決定される。増幅器段１０１に対する得られ
る伝達関数は、次式で表される。
所定の最大電圧レベル条件に対して、所定のＣＭＯＳ技
術に対して、出力トランジスタ１０３のサイズおよびそ
のＣｇｓが決定される。増幅器段１０１に対する得られ
る伝達関数は、次式で表される。
【数３】 ここで、ｇｍINは、増幅器１０２の相互コンダクタンス
である。
である。
【００１６】式３は、伝達関数の周波数応答を最適化す
ることは、出力トランジスタ１０３のＦｔ＝Ｃｇｓ／ｇ
ｍを最適化することになる。比Ｆｔは、次式で表され
る。
ることは、出力トランジスタ１０３のＦｔ＝Ｃｇｓ／ｇ
ｍを最適化することになる。比Ｆｔは、次式で表され
る。
【数４】 ここで、Ｗ，ＬおよびＩは、それぞれ出力トランジスタ
の幅、長さおよび電流である。
の幅、長さおよび電流である。
【００１７】Ｆｔを最大化するために、出力トランジス
タの所定の電流要求およびチャネル長Ｌに対して、チャ
ネルの幅Ｗが最小化されなければならない。従来技術に
よるラインドライバ増幅器１００は、異なる出力電圧レ
ベルで動作し、その出力トランジスタ１０３は、最大の
電圧レベルを送出するように設計されるので、チャネル
幅Ｗはオーバサイズであり、ラインドライバ増幅器１０
０の周波数応答は最適化されていない。
タの所定の電流要求およびチャネル長Ｌに対して、チャ
ネルの幅Ｗが最小化されなければならない。従来技術に
よるラインドライバ増幅器１００は、異なる出力電圧レ
ベルで動作し、その出力トランジスタ１０３は、最大の
電圧レベルを送出するように設計されるので、チャネル
幅Ｗはオーバサイズであり、ラインドライバ増幅器１０
０の周波数応答は最適化されていない。
【００１８】図３は、本発明の一実施形態を含むライン
ドライブ増幅器３００を示す単純化されたブロック図で
ある。具体的には、２つの増幅器段３０１および３０２
を含む増幅器３００が示されている。増幅器段３０１
は、複数の補助増幅器３０３−１ないし３０３−Ｎおよ
びそれぞれ並列接続されたそれらの関連づけられた出力
トランジスタ３０４−１ないし３０４−Ｎを含む。同様
に、増幅器段３０２は、補助増幅器３０５−１ないし３
０５−Ｎおよびそれぞれ並列に接続されたそれらの出力
トランジスタ３０６−１ないし３０６−Ｎを含む。
ドライブ増幅器３００を示す単純化されたブロック図で
ある。具体的には、２つの増幅器段３０１および３０２
を含む増幅器３００が示されている。増幅器段３０１
は、複数の補助増幅器３０３−１ないし３０３−Ｎおよ
びそれぞれ並列接続されたそれらの関連づけられた出力
トランジスタ３０４−１ないし３０４−Ｎを含む。同様
に、増幅器段３０２は、補助増幅器３０５−１ないし３
０５−Ｎおよびそれぞれ並列に接続されたそれらの出力
トランジスタ３０６−１ないし３０６−Ｎを含む。
【００１９】この例において、補助増幅器３０３および
３０５は、第１および第２の入力および１つの出力を有
する差動増幅器を含み、「ビルトイン」、即ち内部的に
生成されるオフセット電圧を有する。差動増幅器は、図
４に関して以下に説明されるように、特定のオフセット
電圧を提供するように設計されている。補助増幅器３０
３および３０５の各々の第１の入力は、増幅器３００の
入力端子３０７に接続されており、補助増幅器３０３お
よび３０５の第２の入力は、増幅器３００の出力端子３
０８に接続されている。
３０５は、第１および第２の入力および１つの出力を有
する差動増幅器を含み、「ビルトイン」、即ち内部的に
生成されるオフセット電圧を有する。差動増幅器は、図
４に関して以下に説明されるように、特定のオフセット
電圧を提供するように設計されている。補助増幅器３０
３および３０５の各々の第１の入力は、増幅器３００の
入力端子３０７に接続されており、補助増幅器３０３お
よび３０５の第２の入力は、増幅器３００の出力端子３
０８に接続されている。
【００２０】同様に、補助増幅器３０３−１ないし３０
３−Ｎの各々からの出力は、それぞれ、関連づけられた
出力トランジスタ３０４−１ないし３０４−Ｎのゲート
端子に接続されている。出力トランジスタ３０４の各々
のソース端子は、供給電圧端子３０９に接続されてお
り、出力トランジスタ３０４の各々のドレイン端子は、
出力端子３０８に接続されている。同様に、補助増幅器
３０５−１ないし３０５−Ｎの各々からの出力は、それ
ぞれ、関連づけられた出力トランジスタ３０６−１ない
し３０６−Ｎのゲート端子に接続されている。
３−Ｎの各々からの出力は、それぞれ、関連づけられた
出力トランジスタ３０４−１ないし３０４−Ｎのゲート
端子に接続されている。出力トランジスタ３０４の各々
のソース端子は、供給電圧端子３０９に接続されてお
り、出力トランジスタ３０４の各々のドレイン端子は、
出力端子３０８に接続されている。同様に、補助増幅器
３０５−１ないし３０５−Ｎの各々からの出力は、それ
ぞれ、関連づけられた出力トランジスタ３０６−１ない
し３０６−Ｎのゲート端子に接続されている。
【００２１】出力トランジスタ３０６の各々のソース端
子は、この場合は接地電位にある端子３１０に推測され
ており、出力トランジスタ３０６の各々のドレイン端子
は、出力端子３０８に接続されている。この例におい
て、図示されているように、出力トランジスタ３０４
は、ＣＭＯＳ技術により製造されたｎ形の電界効果トラ
ンジスタである。同様に、この例において、出力トラン
ジスタ３０６は、ＣＭＯＳ技術により製造されたｎ形の
電界効果トランジスタである。
子は、この場合は接地電位にある端子３１０に推測され
ており、出力トランジスタ３０６の各々のドレイン端子
は、出力端子３０８に接続されている。この例におい
て、図示されているように、出力トランジスタ３０４
は、ＣＭＯＳ技術により製造されたｎ形の電界効果トラ
ンジスタである。同様に、この例において、出力トラン
ジスタ３０６は、ＣＭＯＳ技術により製造されたｎ形の
電界効果トランジスタである。
【００２２】補助増幅器３０３−１ないし３０３−Ｎお
よびそれぞれそれらの関連づけられた出力トランジスタ
３０４−１ないし３０４−Ｎは、増幅器３００の入力端
子３０７、供給電圧端子３０９および増幅器３００の出
力端子３０８の間に並列に接続されている。補助増幅器
３０５−１ないし３０５−Ｎおよびそれぞれそれらの関
連づけられた出力トランジスタ３０６−１ないし３０６
−Ｎは、増幅器３００の入力端子３０７、接地電位端子
３１０および増幅器３００の出力端子３０８の間に並列
接続されている。
よびそれぞれそれらの関連づけられた出力トランジスタ
３０４−１ないし３０４−Ｎは、増幅器３００の入力端
子３０７、供給電圧端子３０９および増幅器３００の出
力端子３０８の間に並列に接続されている。補助増幅器
３０５−１ないし３０５−Ｎおよびそれぞれそれらの関
連づけられた出力トランジスタ３０６−１ないし３０６
−Ｎは、増幅器３００の入力端子３０７、接地電位端子
３１０および増幅器３００の出力端子３０８の間に並列
接続されている。
【００２３】複数の出力トランジスタ３０４および３０
６はそれぞれ本発明に従って、増幅器段３０１および３
０２において使用されているので、個々の出力トランジ
スタは、従来のラインドライバ増幅器においてなされて
いたように単一の出力トランジスタが増幅器段当たりに
使用される場合に必要とされるものよりもより小さいサ
イズであり得る。この場合において、ラインドライバ増
幅器３００は、ＣＭＯＳ技術を使用して集積回路中に具
現化される。
６はそれぞれ本発明に従って、増幅器段３０１および３
０２において使用されているので、個々の出力トランジ
スタは、従来のラインドライバ増幅器においてなされて
いたように単一の出力トランジスタが増幅器段当たりに
使用される場合に必要とされるものよりもより小さいサ
イズであり得る。この場合において、ラインドライバ増
幅器３００は、ＣＭＯＳ技術を使用して集積回路中に具
現化される。
【００２４】また、この例において、補助増幅器３０３
および３０５は、それらの個々のビルトインオフセット
電圧に従って、シーケンス中に構成される。したがっ
て、補助増幅器３０３−１および３０５−１の各々は、
最小の所望のオフセット電圧を有し、補助増幅器３０３
−Ｎおよび３０５−Ｎは、最大の所望のオフセット電圧
を有する。補助増幅器３０３および３０５の中間のもの
は、所望の回路構成により決定されるオフセット電圧を
有する。
および３０５は、それらの個々のビルトインオフセット
電圧に従って、シーケンス中に構成される。したがっ
て、補助増幅器３０３−１および３０５−１の各々は、
最小の所望のオフセット電圧を有し、補助増幅器３０３
−Ｎおよび３０５−Ｎは、最大の所望のオフセット電圧
を有する。補助増幅器３０３および３０５の中間のもの
は、所望の回路構成により決定されるオフセット電圧を
有する。
【００２５】この方法において、補助増幅器３０３およ
び３０５は、それぞれ関連づけられた出力トランジスタ
３０４および３０６を、端子３０７に供給される入力信
号の大きさが、補助増幅器のオフセット電圧よりも小さ
い限り、オフ状態に維持する。入力端子３０７に供給さ
れる入力信号の大きさが補助増幅器のオフセット電圧に
到達したかまたは超えた場合、これは、その関連づけら
れた出力トランジスタをオン状態に駆動する。
び３０５は、それぞれ関連づけられた出力トランジスタ
３０４および３０６を、端子３０７に供給される入力信
号の大きさが、補助増幅器のオフセット電圧よりも小さ
い限り、オフ状態に維持する。入力端子３０７に供給さ
れる入力信号の大きさが補助増幅器のオフセット電圧に
到達したかまたは超えた場合、これは、その関連づけら
れた出力トランジスタをオン状態に駆動する。
【００２６】したがって、出力トランジスタ３０４のう
ちの１つ以上および出力トランジスタ３０６のうちの１
つ以上が、オン状態であり得る。入力信号の大きさが、
最大のオフセット電圧以上である場合、出力トランジス
タの全ては、オン状態に駆動され、増幅器３００の出力
電流を送出することに参加する。式４において、所定の
出力電流要求および出力トランジスタチャネル長Ｌに対
して、チャネル幅Ｗは最小化されるべきである。
ちの１つ以上および出力トランジスタ３０６のうちの１
つ以上が、オン状態であり得る。入力信号の大きさが、
最大のオフセット電圧以上である場合、出力トランジス
タの全ては、オン状態に駆動され、増幅器３００の出力
電流を送出することに参加する。式４において、所定の
出力電流要求および出力トランジスタチャネル長Ｌに対
して、チャネル幅Ｗは最小化されるべきである。
【００２７】上述の本発明の実施形態において、複数の
より小さなチャネル幅の出力トランジスタを使用するこ
とにより、これらの出力トランジスタのみが、入力信号
の大きさに依存してオン状態にあることが理解される。
即ち、より小さな入力信号に対して、より大きな入力信
号よりも少ない数の出力トランジスタがオン状態にな
る。即ち、この方法において、複数の出力トランジスタ
に等価な１つのトランジスタの有効幅Ｗは、増幅器３０
０の出力電流Ｉに比例するようになり、本発明によれ
ば、全ての入力信号レベルに対してＦｔが等しくなりか
つ最大化される。
より小さなチャネル幅の出力トランジスタを使用するこ
とにより、これらの出力トランジスタのみが、入力信号
の大きさに依存してオン状態にあることが理解される。
即ち、より小さな入力信号に対して、より大きな入力信
号よりも少ない数の出力トランジスタがオン状態にな
る。即ち、この方法において、複数の出力トランジスタ
に等価な１つのトランジスタの有効幅Ｗは、増幅器３０
０の出力電流Ｉに比例するようになり、本発明によれ
ば、全ての入力信号レベルに対してＦｔが等しくなりか
つ最大化される。
【００２８】この本発明の複数の補助増幅器および複数
の出力トランジスタの実施形態は、周波数ドメインにお
いて全体のラインドライバ増幅器３００の線形性を増大
させる。しかし、使用されるべき補助増幅器および出力
トランジスタ段の数と増幅器３００の性能との間にトレ
ードオフがある。したがって、所定の数の補助増幅器段
が使用されると、追加的な補助増幅器および出力トラン
ジスタ段の使用で、性能における仮想的な改善のみが期
待され得る。
の出力トランジスタの実施形態は、周波数ドメインにお
いて全体のラインドライバ増幅器３００の線形性を増大
させる。しかし、使用されるべき補助増幅器および出力
トランジスタ段の数と増幅器３００の性能との間にトレ
ードオフがある。したがって、所定の数の補助増幅器段
が使用されると、追加的な補助増幅器および出力トラン
ジスタ段の使用で、性能における仮想的な改善のみが期
待され得る。
【００２９】図４は、図３のラインドライバ増幅器にお
いて、使用される補助増幅器３０３または３０５におい
て使用され得るビルトインオフセット電圧レベルを含む
差動増幅器を示す単純化した図である。入力信号が、入
力端子４０１から電界効果トランジスタ４０２および４
０３のゲート端子に供給される。トランジスタ４０２お
よび４０３は、よく知られた差動対増幅器構成で、負荷
インピーダンス４０７および４０８とバイアス電界効果
トランジスタ４０５と共に、供給電圧端子４０９と、こ
の場合は、接地電位端子４１０との間に接続される。バ
イアス電圧は、バイアス端子４０６により、トランジス
タ４０５のゲート端子に加えられ、周知の方法で、差動
増幅器の動作電流を設定する。
いて、使用される補助増幅器３０３または３０５におい
て使用され得るビルトインオフセット電圧レベルを含む
差動増幅器を示す単純化した図である。入力信号が、入
力端子４０１から電界効果トランジスタ４０２および４
０３のゲート端子に供給される。トランジスタ４０２お
よび４０３は、よく知られた差動対増幅器構成で、負荷
インピーダンス４０７および４０８とバイアス電界効果
トランジスタ４０５と共に、供給電圧端子４０９と、こ
の場合は、接地電位端子４１０との間に接続される。バ
イアス電圧は、バイアス端子４０６により、トランジス
タ４０５のゲート端子に加えられ、周知の方法で、差動
増幅器の動作電流を設定する。
【００３０】上述したように、補助増幅器３０３および
３０５の各々は、ビルトインオフセット電圧レベルを有
する。このオフセット電圧レベルは、トランジスタ４０
２および４０３に電流の不一致を持たせることにより得
られる。オフセット電圧レベルを制御するために、トラ
ンジスタ４０２と４０３との間の電流の不一致は、トラ
ンジスタ間のしきい値不一致よりも大きくなければなら
ない。したがって、トランジスタ４０２および４０３の
同じゲート・ソース端子電圧に対して、電流不一致は、
トランジスタ４０２および４０３のチャネルの比Ｗ／Ｌ
に比例することになる。ここで、Ｗはチャネル幅であ
り、Ｌはチャネル長である。
３０５の各々は、ビルトインオフセット電圧レベルを有
する。このオフセット電圧レベルは、トランジスタ４０
２および４０３に電流の不一致を持たせることにより得
られる。オフセット電圧レベルを制御するために、トラ
ンジスタ４０２と４０３との間の電流の不一致は、トラ
ンジスタ間のしきい値不一致よりも大きくなければなら
ない。したがって、トランジスタ４０２および４０３の
同じゲート・ソース端子電圧に対して、電流不一致は、
トランジスタ４０２および４０３のチャネルの比Ｗ／Ｌ
に比例することになる。ここで、Ｗはチャネル幅であ
り、Ｌはチャネル長である。
【００３１】確かに、得られる電流不一致は、トランジ
スタ４０２および４０３が対称的である場合の電圧に対
して、出力４０４における出力電圧に所望の偏差を生じ
る。したがって、本発明によれば、所望のオフセット電
圧レベルを生じる。実際には、トランジスタ４０２と４
０３との間の所望の電流不一致を得るため、したがって
増幅器オフセット電圧を得るため、固定長Ｌのチャネル
とし、チャネル幅Ｗのみを調節することが有利である。
スタ４０２および４０３が対称的である場合の電圧に対
して、出力４０４における出力電圧に所望の偏差を生じ
る。したがって、本発明によれば、所望のオフセット電
圧レベルを生じる。実際には、トランジスタ４０２と４
０３との間の所望の電流不一致を得るため、したがって
増幅器オフセット電圧を得るため、固定長Ｌのチャネル
とし、チャネル幅Ｗのみを調節することが有利である。
【００３２】図５は、図３に示された本発明の実施形態
において使用される補助増幅器において、好都合に使用
され得るプログラム可能なオフセット電圧レベルを有す
る差動増幅器を示す単純化された図である。図４に示さ
れた差動増幅器において使用されたものと同様の動作お
よび機能を有する構成要素であって上述されたものは、
同様の符号がふられており、ここでは詳細に説明しな
い。したがって、複数の電界効果トランジスタ４０３−
１ないし４０３−Ｙが示されており、これらは、互いに
異なるチャネル領域を有し、トランジスタ４０２のチャ
ネル領域に対して異なるチャネル領域を有する。
において使用される補助増幅器において、好都合に使用
され得るプログラム可能なオフセット電圧レベルを有す
る差動増幅器を示す単純化された図である。図４に示さ
れた差動増幅器において使用されたものと同様の動作お
よび機能を有する構成要素であって上述されたものは、
同様の符号がふられており、ここでは詳細に説明しな
い。したがって、複数の電界効果トランジスタ４０３−
１ないし４０３−Ｙが示されており、これらは、互いに
異なるチャネル領域を有し、トランジスタ４０２のチャ
ネル領域に対して異なるチャネル領域を有する。
【００３３】そして、所望のオフセット電圧レベルを得
るために、トランジスタ４０３−１ないし４０３−Ｙの
うちの１つ以上が、それぞれ、制御可能なスイッチ４１
１−１ないし４１１−Ｙにより、図４のトランジスタ４
０３のように、差動増幅器５００の第２の位置に切り換
えられる。所望のオフセット電圧を生じる理由は、図４
に示された差動増幅器に対して上述されており、図５の
差動増幅器５００に同様に適用可能である。
るために、トランジスタ４０３−１ないし４０３−Ｙの
うちの１つ以上が、それぞれ、制御可能なスイッチ４１
１−１ないし４１１−Ｙにより、図４のトランジスタ４
０３のように、差動増幅器５００の第２の位置に切り換
えられる。所望のオフセット電圧を生じる理由は、図４
に示された差動増幅器に対して上述されており、図５の
差動増幅器５００に同様に適用可能である。
【００３４】例えば、特定のアプリケーションによりま
たは所望の応答特性を得ることにより、全て同じサイズ
ではなく、様々なサイズの出力トランジスタを使用する
ことが望ましい可能性がある。また、本発明がいわゆる
平衡型増幅器構成で構成されることが分かる。どのよう
にそのような平衡型増幅器構成が実現できるかは、当業
者に明らかである。
たは所望の応答特性を得ることにより、全て同じサイズ
ではなく、様々なサイズの出力トランジスタを使用する
ことが望ましい可能性がある。また、本発明がいわゆる
平衡型増幅器構成で構成されることが分かる。どのよう
にそのような平衡型増幅器構成が実現できるかは、当業
者に明らかである。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
増幅器帯域幅は、出力トランジスタ電流により依存性が
小さくなり、全体の増幅器構造のダイナミック線形性
は、周波数ドメインにおいて大幅に改善される。
増幅器帯域幅は、出力トランジスタ電流により依存性が
小さくなり、全体の増幅器構造のダイナミック線形性
は、周波数ドメインにおいて大幅に改善される。
【図１】従来技術によるラインドライバ増幅器を示す単
純化されたブロック図。
純化されたブロック図。
【図２】図１の増幅器の帯域幅対出力トランジスタ電流
特性を示す図。
特性を示す図。
【図３】本発明の一実施形態を含むラインドライバ増幅
器を示す単純化されたブロック図。
器を示す単純化されたブロック図。
【図４】図３のラインドライバ増幅器に使用される補助
増幅器において使用され得るビルトインオフセット電圧
レベル含む差動増幅器を示す単純化された図。
増幅器において使用され得るビルトインオフセット電圧
レベル含む差動増幅器を示す単純化された図。
【図５】プログラム可能なオフセット電圧レベルを有す
る差動増幅器を示す単純化された図。
る差動増幅器を示す単純化された図。
３００ ラインドライバ増幅器 ３０１，３０２ 増幅器段 ３０３，３０５ 補助増幅器 ３０４，３０６ 出力トランジスタ ３０７ 入力端子 ３０８ 出力端子 ３０９ 供給電圧端子 ３１０ 接地電位端子 ３０３，３０５ 補助増幅器 ４０１ 入力端子 ４０２，４０３ 電界効果トランジスタ ４０５ バイアス電界効果トランジスタ ４０６ バイアス端子 バイアス ４０７，４０８ 負荷インピーダンス ４０９ 供給電圧端子 ４１０ 接地電位端子 ５００ 差動増幅器 ４０１ 入力端子 ４０２ トランジスタ ４０３ 電界効果トランジスタ ４０４ 出力端子 ４０６ バイアス端子 バイアス ４０９ 供給電圧端子 ４１０ 接地電位端子 ４１１ スイッチ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ディマ デイビッド アメリカ合衆国、07746 ニュージャージ ー、マルボロ、ホイットニー ドライブ 10
Claims (42)
- 【請求項１】 少なくとも第１の増幅器段を含む増幅器
において、 前記少なくとも第１の増幅器段は、第１の複数の補助増
幅器と第１の複数の出力トランジスタとを有し、前記第
１の複数の補助増幅器の各々は、入力および出力を有
し、所定のオフセット電圧レベルを含み、 前記第１の複数の出力トランジスタの各々は、前記第１
の複数の補助増幅器のそれぞれ１つの出力と所定の回路
関係にあり、互いに並列回路の関係に接続された第１の
複数の補助増幅器出力トランジスタ対を形成し、前記第
１の複数の出力トランジスタ中の前記出力トランジスタ
の各々は、前記第１の複数の補助増幅器の入力に供給さ
れる入力信号が前記それぞれの出力トランジスタと回路
関係にあるそれぞれの補助増幅器のオフセット電圧レベ
ル以上の大きさの信号を有するまで、オフ状態にあり、
したがって、前記増幅器の周波数ドメインにおける線形
性が改善されることを特徴とする増幅器。 - 【請求項２】 前記第１の複数の補助増幅器のオフセッ
ト電圧が、前記第１の複数の出力トランジスタの追加の
ものが、前記入力信号の大きさの増大でオン状態に駆動
されるような値に設定されていることを特徴とする請求
項１記載の増幅器。 - 【請求項３】 前記入力信号が所定の最小値よりも小さ
い大きさを有する場合、前記第１の複数の出力トランジ
スタの全てがオン状態にあり、前記入力信号が所定の最
大値よりも大きい大きさを有する場合、前記第１の複数
の出力トランジスタの全てがオン状態にあることを特徴
とする請求項２記載の増幅器。 - 【請求項４】 等価な単一のトランジスタが前記第１の
複数の出力トランジスタの代わりに使用された場合、前
記第１の複数の出力トランジスタの各々は、等価な単一
の出力トランジスタよりも小さいサイズでありオン状態
においてより小さい電流を運ぶことを特徴とする請求項
３記載の増幅器。 - 【請求項５】 前記第１の複数の出力トランジスタの各
々は、１つのチャネルを有する電界効果トランジスタで
あり、前記チャネルは、チャネル幅（Ｗ）およびチャネ
ル長（Ｌ）を有し、前記第１の複数の出力トランジスタ
に対する等価トランジスタの有効幅が、実質的に最小化
され、前記増幅器の出力電流（Ｉ）に比例し、したがっ
てこれにより、前記増幅器の周波数ドメインにおける線
形性が改善されることを特徴とする請求項４記載の増幅
器。 - 【請求項６】 【数５】 であり、Ｃｇｓは、前記等価な出力トランジスタのゲー
ト・ソース間キャパシタンスであり、ｇｍは等価出力ト
ランジスタの相互コンダクタンスであり、Ｗ，Ｌおよび
Ｉは、前記等価な出力トランジスタの幅、長さおよび電
流であり、Ｆｔは、前記入力信号の大きさの所定の範囲
に対して等しくかつ実質的に最大化されていることを特
徴とする請求項５記載の増幅器。 - 【請求項７】 前記第１の複数の補助増幅器の各々は、
所定の内部で発生されるオフセット電圧を有することを
特徴とする請求項１記載の増幅器。 - 【請求項８】 前記第１の複数の補助増幅器の各々の前
記オフセット電圧は、制御可能に選択可能であることを
特徴とする請求項７記載の増幅器。 - 【請求項９】 前記第１の複数の補助増幅器の各々の前
記オフセット電圧は、前記第１の複数の補助増幅器の他
のものに対する前記オフセット電圧と異なる電圧値を有
することを特徴とする請求項７記載の増幅器。 - 【請求項１０】 前記第１の複数の補助増幅器の各々
は、第１および第２のトランジスタの少なくとも１つの
差動対を含み、前記オフセット電圧は、前記第２のトラ
ンジスタに対して前記第１のトランジスタを流れる電流
の不一致を生じさせることにより生成されることを特徴
とする請求項９記載の増幅器。 - 【請求項１１】 前記電流不一致は、前記第１のトラン
ジスタのサイズが前記第２のトランジスタのサイズと異
なることにより得られることを特徴とする請求項１０記
載の増幅器。 - 【請求項１２】 前記第１および第２のトランジスタの
各々は、チャネル長（Ｌ）およびチャネル幅（Ｗ）のチ
ャネルを有し、前記第１および第２のトランジスタ間の
電流不一致は、前記第１のトランジスタの前記チャネル
長に対する前記チャネル幅の比（Ｗ／Ｌ）を、前記第２
のトランジスタに対する前記チャネル長に対する前記チ
ャネル幅の比（Ｗ／Ｌ）と異なるように設定することに
より得られることを特徴とする請求項１０記載の増幅
器。 - 【請求項１３】 前記第１および第２のトランジスタは
電界効果トランジスタであることを特徴とする請求項１
０記載の増幅器。 - 【請求項１４】 前記増幅器は、ＣＭＯＳ技術を使用し
て集積回路として構成されることを特徴とする請求項１
３記載の増幅器。 - 【請求項１５】 第２の増幅器段をさらに含み、前記第
２の増幅器段は、前記第１の増幅器段と回路に接続さ
れ、前記増幅器は対称的増幅器として構成されることを
特徴とする請求項１記載の増幅器。 - 【請求項１６】 前記第２の増幅器段は、第２の複数の
補助増幅器と第２の複数の出力トランジスタとを含み、
前記第２の複数の補助増幅器の各々は、入力および出力
を有し、所定のオフセット電圧レベルを含み、前記第２
の複数の出力トランジスタの各々は、前記第２の複数の
補助増幅器のそれぞれのものの出力と所定の回路関係に
有り、互いに並列回路関係に接続された第２の複数の補
助増幅器・出力トランジスタ対を形成し、前記第２の出
力トランジスタ中の前記出力トランジスタの各々は、前
記第２の複数の補助増幅器の入力に供給される入力信号
が前記それぞれの出力トランジスタと回路関係にあるそ
れぞれの補助増幅器のオフセット電圧レベル以上である
信号の大きさを有するまでオフ状態にあり、これにより
前記増幅器の周波数ドメインにおける線形性が改善され
ることを特徴とする請求項１５記載の増幅器。 - 【請求項１７】 前記第１および第２の複数の補助増幅
器のオフセット電圧は、前記第１および第２の複数の出
力トランジスタの追加のものが前記入力信号の大きさの
増大でオン状態に駆動されるような値に設定されている
ことを特徴とする請求項１６記載の増幅器。 - 【請求項１８】 前記入力信号が所定の最小値よりも小
さい大きさを有する場合、前記第１および第２の複数の
出力トランジスタの全てがオフ状態にあり、前記入力信
号が所定の最大値よりも大きい大きさを有する場合、前
記第１および第２の複数の出力トランジスタの全てがオ
ン状態にあることを特徴とする請求項１７記載の増幅
器。 - 【請求項１９】 第１の等価な単一のトランジスタが前
記第１の複数の出力トランジスタの代わりに使用された
とした場合、かつ第２の等価な単一のトランジスタが前
記第２の複数の出力トランジスタの代わりに使用された
とした場合、前記第１および第２の複数の出力トランジ
スタの各々が、等価な単一の出力トランジスタよりも小
さなサイズであり、オン状態においてより小さな信号を
運ぶことを特徴とする請求項１８記載の増幅器。 - 【請求項２０】 前記第１および第２の複数の出力トラ
ンジスタの各出力トランジスタは、チャネルを有する電
界効果トランジスタであり、前記チャネルはチャネル幅
（Ｗ）およびチャネル長（Ｌ）を有し、前記第１の複数
の出力トランジスタに対する第１の等価なトランジスタ
および前記第２の複数の出力トランジスタに対する第２
の等価なトランジスタの有効幅が、実質的に最小化さ
れ、前記増幅器の出力電流（Ｉ）に比例し、これによ
り、前記増幅器の周波数ドメインにおける線形性が改善
されることを特徴とする請求項１９記載の増幅器。 - 【請求項２１】 【数５】 であり、ここで、Ｃｇｓは前記等価な出力トランジスタ
のゲート・ソース間キャパシタンスであり、ｇｍは、等
価な出力トランジスタの相互コンダクタンスであり、
Ｗ，ＬおよびＩは、前記等価な出力トランジスタの幅、
長さおよび電流であり、Ｆｔは、前記入力信号の大きさ
の所定範囲に対して等しくかつ実質的に最大化されてい
ることを特徴とする請求項２０記載の増幅器。 - 【請求項２２】 前記第１および第２の複数の補助増幅
器の各補助増幅器は、所定の内部で生成されたオフセッ
ト電圧を有することを特徴とする請求項１６記載の増幅
器。 - 【請求項２３】 前記第１の複数の補助増幅器の各々の
オフセット電圧は、制御可能に選択可能であることを特
徴とする請求項２２記載の増幅器。 - 【請求項２４】 前記第１および第２の複数の補助増幅
器の前記補助増幅器の各々のオフセット電圧は、それぞ
れ前記第１の複数の補助増幅器および前記第２の複数の
補助増幅器の他のものに対する前記オフセット電圧と異
なる電圧値を有することを特徴とする請求項２２記載の
増幅器。 - 【請求項２５】 前記第１の複数の補助増幅器および第
２の複数の補助増幅器の各補助増幅器は、第１および第
２のトランジスタの少なくとも１つの差動対を含み、前
記オフセット電圧は、前記第２のトランジスタに対して
前記第１のトランジスタを流れる電流の不一致を生じさ
せることにより生成されることを特徴とする請求項２３
記載の増幅器。 - 【請求項２６】 前記電流不一致は、前記第１のトラン
ジスタのサイズを前記第２のトランジスタのサイズと異
ならせることにより得られることを特徴とする請求項２
５記載の増幅器。 - 【請求項２７】 前記第１および第２のトランジスタの
各々は、チャネル長（Ｌ）およびチャネル幅（Ｗ）を含
むチャネルを有し、前記第１および第２のトランジスタ
間の電流不一致は、前記第１のトランジスタの前記チャ
ネル長に対する前記チャネル幅の比（Ｗ／Ｌ）を前記第
２のトランジスタに対する前記チャネル長に対する前記
チャネル幅の比（Ｗ／Ｌ）と異なるように設定すること
により得られることを特徴とする請求項２５記載の増幅
器。 - 【請求項２８】 前記第１および第２のトランジスタ
は、電界効果トランジスタであることを特徴とする請求
項２５記載の増幅器。 - 【請求項２９】 前記増幅器はＣＭＯＳ技術を使用して
集積回路として構成されることを特徴とする請求項２８
記載の増幅器。 - 【請求項３０】 少なくとも第１の増幅器段を含む増幅
器において、 前記少なくとも第１の増幅器段は、第１の複数の補助増
幅器手段と、第１の複数の出力トランジスタ手段とを有
し、前記第１の複数の補助増幅器手段の各々は、入力お
よび出力を有し、所定のオフセット電圧レベルを提供
し、 前記第１の複数の出力トランジスタ手段の各々は、前記
第１の複数の補助増幅器手段のそれぞれの出力と所定の
回路関係にあり、互いに並列回路関係に接続されかつオ
ン状態において出力電流成分を提供する第１の複数の補
助増幅器・出力トランジスタ対を形成し、前記第１の複
数の出力トランジスタ手段中の前記出力トランジスタ手
段の各々は、前記第１の複数の補助増幅器の入力に供給
される入力信号が前記それぞれの出力トランジスタ手段
に対して回路の関係にあるそれぞれの補助増幅器手段の
オフセット電圧レベル以上の信号の大きさを有するま
で、オフ状態にあり、前記増幅器の周波数ドメインにお
ける線形性が改善されることを特徴とする増幅器。 - 【請求項３１】 前記第１の複数の補助増幅器のオフセ
ット電圧は、前記第１の複数の出力トランジスタの追加
のものが前記入力信号の大きさの増大でオン状態に駆動
されるような値に設定されることを特徴とする請求項３
０記載の増幅器。 - 【請求項３２】 前記第１の複数の出力トランジスタ手
段の代わりに等価な単一のトランジスタ手段が使用され
る場合に、前記第１の複数の出力トランジスタ手段の各
々は、等価な単一の出力トランジスタ手段よりも、より
小さなサイズであり、オン状態においてより小さな電流
を運ぶことを特徴とする請求項３１記載の増幅器。 - 【請求項３３】 前記第１の複数の補助増幅器の各々
は、所定の内部で生成されたオフセット電圧を有するこ
とを特徴とする請求項３０記載の増幅器。 - 【請求項３４】 前記第１の複数の補助増幅器の各々の
オフセット電圧が、制御可能に選択可能であることを特
徴とする請求項３３記載の増幅器。 - 【請求項３５】 前記第１の複数の補助増幅器の各々の
オフセット電圧が、前記第１の複数の補助増幅器の他の
ものについてのオフセット電圧と異なる電圧値を有する
ことを特徴とする請求項３３記載の増幅器。 - 【請求項３６】 第２の増幅器段をさらに含み、前記第
２の増幅器段は、前記第１の増幅器段と回路に接続され
ており、前記増幅器は、対称的増幅器として構成されて
いることを特徴とする請求項３０記載の増幅器。 - 【請求項３７】 前記第２の増幅器段は、第２の複数の
補助増幅器手段と、第２の複数の出力トランジスタ手段
とを有し、前記第２の複数の補助増幅器手段は、入力お
よび出力を有し、かつ所定のオフセット電圧レベルを提
供し、前記第２の複数の出力トランジスタ手段の各々
は、前記第２の複数の補助増幅器手段のそれぞれのもの
の出力と所定の回路関係に有り、互いに並列回路関係に
接続されかつオン状態において出力電流成分を提供する
第２の複数の補助増幅器・出力トランジスタ対を形成
し、前記第２の複数の出力トランジスタ手段中の出力ト
ランジスタ手段は、前記第２の複数の補助増幅器手段の
入力に供給される入力信号が、前記それぞれの出力トラ
ンジスタ手段と回路関係にあるそれぞれの補助増幅器手
段のオフセット電圧レベル以上である信号の大きさを有
するまで、オフ状態にあり、これにより、前記増幅器の
周波数ドメインにおける線形性が改善されることを特徴
とする請求項３６記載の増幅器。 - 【請求項３８】 前記第１および第２の複数の補助増幅
器手段のオフセット電圧が、前記第１および第２の複数
の出力トランジスタ手段の追加のものが、前記入力信号
の大きさの増大でオン状態に駆動されるような値に設定
されていることを特徴とする請求項３７記載の増幅器。 - 【請求項３９】 前記第１の複数の出力トランジスタ手
段の代わりに第１の等価な単一のトランジスタ手段が使
用される場合、かつ前記第２の複数の出力トランジスタ
手段の代わりに第２の等価な単一のトランジスタ手段が
使用される場合に、前記第１および第２の複数の出力ト
ランジスタ手段の各々が、等価な単一の出力トランジス
タ手段よりも、より小さなサイズであり、オン状態にお
いてより小さな信号を運ぶことを特徴とする請求項３８
記載の増幅器。 - 【請求項４０】 前記第１および第２の複数の補助増幅
器手段の各補助増幅器手段は、所定の内部で生成された
オフセット電圧を有することを特徴とする請求項３７記
載の増幅器。 - 【請求項４１】 前記第１の複数の補助増幅器手段の各
々のオフセット電圧は、制御可能に選択可能であること
を特徴とする請求項４０記載の増幅器。 - 【請求項４２】 前記第１および第２の複数の補助増幅
器手段の各補助増幅器手段のオフセット電圧は、それぞ
れ前記第１の複数の補助増幅器手段および前記第２の複
数の補助増幅器手段の他のものについての前記オフセッ
ト電圧と異なる電圧値を有することを特徴とする請求項
４０記載の増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/299,237 US6064258A (en) | 1999-04-23 | 1999-04-23 | Distributed gain line driver amplifier |
| US09/299237 | 1999-04-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323936A true JP2000323936A (ja) | 2000-11-24 |
| JP3830724B2 JP3830724B2 (ja) | 2006-10-11 |
Family
ID=23153928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123007A Expired - Fee Related JP3830724B2 (ja) | 1999-04-23 | 2000-04-24 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6064258A (ja) |
| EP (1) | EP1047184B1 (ja) |
| JP (1) | JP3830724B2 (ja) |
| CA (1) | CA2306227C (ja) |
| DE (1) | DE60028287T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681496B1 (ko) | 2005-06-01 | 2007-02-12 | 한국과학기술원 | 전력 증폭기 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1153477A4 (en) * | 1998-08-31 | 2004-11-24 | Maxim Integrated Products | LINEAR AND MULTI-SINH TRANSCONDUCTANCE CIRCUITS |
| JP3475903B2 (ja) * | 2000-03-31 | 2003-12-10 | セイコーエプソン株式会社 | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 |
| US7026824B2 (en) * | 2003-10-31 | 2006-04-11 | Faraday Technology Corp. | Voltage reference generator with negative feedback |
| JP4220982B2 (ja) | 2005-06-08 | 2009-02-04 | 富士通株式会社 | 分布型増幅器 |
| TWI291806B (en) * | 2005-12-19 | 2007-12-21 | Denmos Technology Inc | Buffer for source driver |
| US9788750B2 (en) * | 2007-04-30 | 2017-10-17 | Medtronic, Inc. | Seizure prediction |
| US9843291B2 (en) * | 2015-08-07 | 2017-12-12 | Qualcomm Incorporated | Cascaded switch between pluralities of LNAS |
| US10263573B2 (en) * | 2016-08-30 | 2019-04-16 | Macom Technology Solutions Holdings, Inc. | Driver with distributed architecture |
| US11245366B2 (en) | 2020-02-13 | 2022-02-08 | Analog Devices, Inc. | Distributed amplifiers with controllable linearization |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486719A (en) * | 1982-07-01 | 1984-12-04 | Raytheon Company | Distributed amplifier |
| US4446445A (en) * | 1982-11-24 | 1984-05-01 | Rockwell International Corporation | Singly terminated push-pull distributed amplifier |
| US4701716A (en) * | 1986-05-07 | 1987-10-20 | Rca Corporation | Parallel distributed signal amplifiers |
| BE1000708A7 (nl) * | 1987-06-30 | 1989-03-14 | Bell Telephone Mfg | Correctieschakeling voor versterker. |
| US4788511A (en) * | 1987-11-30 | 1988-11-29 | Raytheon Company | Distributed power amplifier |
| US4959623A (en) * | 1989-07-19 | 1990-09-25 | At&T Bell Laboratories | Low impedance buffer circuit |
| US5166635A (en) * | 1991-03-27 | 1992-11-24 | Level One Communications, Inc. | Digital data line driver |
| EP0509113B1 (de) * | 1991-04-16 | 1998-10-07 | Siemens Aktiengesellschaft | Ausgangspufferverstärker mit grossem Signalhub |
| US5162753A (en) * | 1991-11-27 | 1992-11-10 | At&T Bell Laboratories | Amplifier arrangement for use as a line driver |
| DE69421692T2 (de) * | 1994-05-23 | 2000-07-06 | Stmicroelectronics S.R.L., Agrate Brianza | Verstärkerausgangsstufe der Klasse "AB" |
| US5550513A (en) * | 1995-06-22 | 1996-08-27 | Northern Telecom Limited | High frequency, differential limiting distributed amplifier |
| US5812005A (en) * | 1996-07-30 | 1998-09-22 | Dallas Semiconductor Corp. | Auto zero circuitry and associated method |
| JP3532365B2 (ja) * | 1996-11-15 | 2004-05-31 | 株式会社ルネサステクノロジ | 増幅回路 |
-
1999
- 1999-04-23 US US09/299,237 patent/US6064258A/en not_active Expired - Lifetime
-
2000
- 2000-04-18 DE DE60028287T patent/DE60028287T2/de not_active Expired - Lifetime
- 2000-04-18 EP EP00303265A patent/EP1047184B1/en not_active Expired - Lifetime
- 2000-04-19 CA CA002306227A patent/CA2306227C/en not_active Expired - Fee Related
- 2000-04-24 JP JP2000123007A patent/JP3830724B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681496B1 (ko) | 2005-06-01 | 2007-02-12 | 한국과학기술원 | 전력 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2306227A1 (en) | 2000-10-23 |
| US6064258A (en) | 2000-05-16 |
| EP1047184A3 (en) | 2004-03-31 |
| EP1047184B1 (en) | 2006-05-31 |
| EP1047184A2 (en) | 2000-10-25 |
| DE60028287T2 (de) | 2007-04-26 |
| CA2306227C (en) | 2002-08-20 |
| JP3830724B2 (ja) | 2006-10-11 |
| DE60028287D1 (de) | 2006-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3947778A (en) | Differential amplifier | |
| US8203388B2 (en) | Low noise amplifier | |
| KR100353295B1 (ko) | 동적 보상 증폭기 및 그 방법 | |
| US4048575A (en) | Operational amplifier | |
| US7271663B2 (en) | Operational amplifier output stage and method | |
| US4739281A (en) | Analog buffer amplifier | |
| KR960011407B1 (ko) | 저전압 고속동작의 씨모스 (cmos) 연산증폭기 | |
| US7733182B2 (en) | Hybrid class AB super follower | |
| US7649411B2 (en) | Segmented power amplifier | |
| US6359512B1 (en) | Slew rate boost circuitry and method | |
| JP2000323936A (ja) | 増幅器 | |
| JP2002198752A (ja) | 超低電圧ｃｍｏｓのａｂ級電力増幅器 | |
| US20030141919A1 (en) | Active peaking using differential pairs of transistors | |
| JP2003060456A (ja) | 利得可変増幅回路 | |
| US6034568A (en) | Broadband dc amplifier technique with very low offset voltage | |
| JPH11500883A (ja) | 増幅器 | |
| JP2003168938A (ja) | 可変利得型差動増幅回路および乗算回路 | |
| JPH0851318A (ja) | 利得可変回路とその集積回路 | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| USRE37739E1 (en) | Controllable integrator | |
| JP3105489B2 (ja) | 増幅器 | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| JPH07112133B2 (ja) | 線形増幅器 | |
| JP3495360B2 (ja) | 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 | |
| TWI632781B (zh) | 線路接收器及線路接收器的驅動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040219 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050629 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050929 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |