JP3495360B2 - 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 - Google Patents
第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成Info
- Publication number
- JP3495360B2 JP3495360B2 JP2001508590A JP2001508590A JP3495360B2 JP 3495360 B2 JP3495360 B2 JP 3495360B2 JP 2001508590 A JP2001508590 A JP 2001508590A JP 2001508590 A JP2001508590 A JP 2001508590A JP 3495360 B2 JP3495360 B2 JP 3495360B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- amplified
- terminal
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/526—Circuit arrangements for protecting such amplifiers protecting by using redundant amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明は、２つの増幅器を備え、どの場合も（jeweil
s）、上記２つの増幅器のうち、１つの増幅器だけが増
幅するようになされている装置に関するものである。
s）、上記２つの増幅器のうち、１つの増幅器だけが増
幅するようになされている装置に関するものである。
【０００１】この種の従来の構成においては、第１の増
幅器から第２の増幅器への切り替え（または、その逆）
を、多少なりとも、複雑な切り替え装置によって行って
いる。また、そのような切り替え装置には、相対的に複
雑な構造を有しており、その上に、少なくとも１つの追
加の（制御）端子を必要とするものもある。このため、
特に、集積回路とする場合や、または、小型ケースに構
成を収容する場合には、不都合になる可能性がある。特
に、必要となるチップ領域とＲＦ特性に対して、結果と
して、悪影響を及ぼす可能性がある。
幅器から第２の増幅器への切り替え（または、その逆）
を、多少なりとも、複雑な切り替え装置によって行って
いる。また、そのような切り替え装置には、相対的に複
雑な構造を有しており、その上に、少なくとも１つの追
加の（制御）端子を必要とするものもある。このため、
特に、集積回路とする場合や、または、小型ケースに構
成を収容する場合には、不都合になる可能性がある。特
に、必要となるチップ領域とＲＦ特性に対して、結果と
して、悪影響を及ぼす可能性がある。
【０００２】英国特許公開公報第２２８９８１０号（Ｇ
Ｂ−Ａ−２ ２８９ ８１０）には、ＲＦ信号のスイッ
チング装置が示されている。この装置では、バイポーラ
増幅トランジスタが、それぞれのコレクタにて１つの出
力部につながれており、それぞれのベースにて個々のＲ
Ｆ信号により動作される。また、これらトランジスタ間
の切り替えを目的として、制御装置が備えられており、
この制御装置は、その入力部に供給される制御信号に従
って、出力側で、それぞれのスイッチング信号を発生す
る。これらの信号は、上記の増幅トランジスタに割り当
てられ、かつ、それぞれのベース端子で結合される。
Ｂ−Ａ−２ ２８９ ８１０）には、ＲＦ信号のスイッ
チング装置が示されている。この装置では、バイポーラ
増幅トランジスタが、それぞれのコレクタにて１つの出
力部につながれており、それぞれのベースにて個々のＲ
Ｆ信号により動作される。また、これらトランジスタ間
の切り替えを目的として、制御装置が備えられており、
この制御装置は、その入力部に供給される制御信号に従
って、出力側で、それぞれのスイッチング信号を発生す
る。これらの信号は、上記の増幅トランジスタに割り当
てられ、かつ、それぞれのベース端子で結合される。
【０００３】欧州特許公開公報第０６４８０１０（ＥＰ
−Ａ−０ ６４８ ０１０）には、電流源を介して、供
給電位端子に接続される、エミッタ結合され２つの増幅
トランジスタを備えた、差動増幅器が示されている。上
記のトランジスタは、電流源を介して供給電位端子に接
続されている。さらに、別々の電流源を介して供給電位
端子に接続された、エミッタ結合された２つのトランジ
スタを備えており、これらは、一方では、それぞれのベ
ースにより、初めに述べたトランジスタのベース端子に
接続されており、他方では、それぞれのコレクタによ
り、交差結合方法（kreuzgekoppelt）にて、初めに述べ
たトランジスタのベース端子に接続されている。
−Ａ−０ ６４８ ０１０）には、電流源を介して、供
給電位端子に接続される、エミッタ結合され２つの増幅
トランジスタを備えた、差動増幅器が示されている。上
記のトランジスタは、電流源を介して供給電位端子に接
続されている。さらに、別々の電流源を介して供給電位
端子に接続された、エミッタ結合された２つのトランジ
スタを備えており、これらは、一方では、それぞれのベ
ースにより、初めに述べたトランジスタのベース端子に
接続されており、他方では、それぞれのコレクタによ
り、交差結合方法（kreuzgekoppelt）にて、初めに述べ
たトランジスタのベース端子に接続されている。
【０００４】米国特許公報第４４１７２４０号（ＵＳ−
Ａ−４ ４１７ ２４０）には、増幅トランジスタの入
力端子に加えられるべきバイアス電圧を生じるための手
段が示されている。
Ａ−４ ４１７ ２４０）には、増幅トランジスタの入
力端子に加えられるべきバイアス電圧を生じるための手
段が示されている。
【０００５】本発明は、最小の追加経費にて、かつ、何
らの妨害もなく、増幅器間の切り替えを行えるような方
法によって、導入部で述べた種類の構成を発展させると
いう目的に基づくものである。
らの妨害もなく、増幅器間の切り替えを行えるような方
法によって、導入部で述べた種類の構成を発展させると
いう目的に基づくものである。
【０００６】この目的は、請求項１の特徴に基づいた装
置を用いた発明により、達成される。
置を用いた発明により、達成される。
【０００７】これにより、上記第２の増幅器は、第１の
増幅器の入力端子で確立した条件によって動作される。
そして、一方の増幅器の信号入力部に接続されるスイッ
チング素子を、他方の増幅器の信号入力部に存在する信
号により、切り替えられる。
増幅器の入力端子で確立した条件によって動作される。
そして、一方の増幅器の信号入力部に接続されるスイッ
チング素子を、他方の増幅器の信号入力部に存在する信
号により、切り替えられる。
【０００８】上記第２の増幅器が動作される条件が、第
１の増幅器により増幅されるべき信号とのどんな相互作
用も示さない、ただそれら条件であると考えるとする
と、すなわち、例えば、上記第１の増幅器の入力端子に
て確立されたＤＣ電圧であり、増幅される信号がＲＦ信
号とすると、増幅器間の切り替えは、第１の増幅器の入
力端子を介して制御することができる。そのような切り
替えは、上記増幅器の機能および動作モードによって、
極端に簡単に、かつ、この簡単さにより正確に実現さ
れ、少しの問題もなく、かつ、少しの影響もなく、また
は、いずれにせよあきらかな影響なしに、達成され得
る。
１の増幅器により増幅されるべき信号とのどんな相互作
用も示さない、ただそれら条件であると考えるとする
と、すなわち、例えば、上記第１の増幅器の入力端子に
て確立されたＤＣ電圧であり、増幅される信号がＲＦ信
号とすると、増幅器間の切り替えは、第１の増幅器の入
力端子を介して制御することができる。そのような切り
替えは、上記増幅器の機能および動作モードによって、
極端に簡単に、かつ、この簡単さにより正確に実現さ
れ、少しの問題もなく、かつ、少しの影響もなく、また
は、いずれにせよあきらかな影響なしに、達成され得
る。
【０００９】本発明の有利な発展は、従属請求項、以下
の記述、および、図から得ることができる。
の記述、および、図から得ることができる。
【００１０】本発明は、図を参照しながら、具体例とし
ての実施例を用い、以下により詳細に説明される。
ての実施例を用い、以下により詳細に説明される。
【００１１】図は、以下に詳細に説明するところの構成
を示している。
を示している。
【００１２】以下に記載の構成は、集積回路の一部であ
る。記載される構成により得られる利点は、この場合に
おいては特に大きい。しかしながら、構成はこれに制限
されない。
る。記載される構成により得られる利点は、この場合に
おいては特に大きい。しかしながら、構成はこれに制限
されない。
【００１３】本発明の構成（betrachtete Anordnung）
は、２つの増幅器を含み、どの場合も、２つの増幅器の
うち、ただ１つの増幅器が増幅するように設定されてい
る。
は、２つの増幅器を含み、どの場合も、２つの増幅器の
うち、ただ１つの増幅器が増幅するように設定されてい
る。
【００１４】本実施例（betrachteten）においては、上
記増幅器は、第１のトランジスタＴ１と第２のトランジ
スタＴ２とから形成される。これらのトランジスタは、
この実施例（betrachteten）においては、２つのゲート
のＭＯＳＦＥＴｓである。
記増幅器は、第１のトランジスタＴ１と第２のトランジ
スタＴ２とから形成される。これらのトランジスタは、
この実施例（betrachteten）においては、２つのゲート
のＭＯＳＦＥＴｓである。
【００１５】ここで、上記増幅器を、他のトランジス
タ、または、他の部材、または、多数のトランジスタも
しくは部材を含む装置によって形成することも可能であ
る。
タ、または、他の部材、または、多数のトランジスタも
しくは部材を含む装置によって形成することも可能であ
る。
【００１６】トランジスタＴ１とＴ２とは、それぞれ、
ソース端子Ｓ、ドレイン端子Ｄ、第１のゲート端子Ｇ
１、および、第２のゲート端子Ｇ２を有し、上記第１の
ゲート端子Ｇ１は、どの場合も、増幅される信号を入力
するためのものであり、上記第２のゲート端子Ｇ２は、
ゲインを調整するためのものである。
ソース端子Ｓ、ドレイン端子Ｄ、第１のゲート端子Ｇ
１、および、第２のゲート端子Ｇ２を有し、上記第１の
ゲート端子Ｇ１は、どの場合も、増幅される信号を入力
するためのものであり、上記第２のゲート端子Ｇ２は、
ゲインを調整するためのものである。
【００１７】示される構成は、外部の入力および／また
は出力端子Ａ１、Ａ２、Ｅ１、Ｅ２、および０を有して
いる。これらの端子のうち、 ・上記端子Ｅ１は、上記第１のトランジスタＴ１によっ
て増幅されることになる信号を入力すること、および、
上記トランジスタＴ１およびＴ２間の切り替えを制御す
るためのものであり、 ・上記端子Ｅ２は、上記第２のトランジスタＴ２によっ
て増幅されることになる信号を入力するためのものであ
り、 ・上記端子Ａ１は、特に上記第１のトランジスタＴ１の
ドレイン端子に加えられる供給電圧を入力する、およ
び、上記第１のトランジスタＴ１によって増幅される信
号を出力するためのものであり、 ・上記端子Ａ２は、特に上記第２のトランジスタＴ２の
ドレイン端子に加えられる供給電圧を入力する、およ
び、上記第２トランジスタＴ２よって増幅される信号を
出力するためのものであり、 ・上記端子Ｇ２は、上記トランジスタＴ１およびＴ２の
第２のゲート端子Ｇ２に加えられる制御電圧を入力する
ためのものであり、かつ、ゲインの設定をするためのも
のであり、そして、 ・上記端子０は、特に上記トランジスタＴ１およびＴ２
のソース端子Ｓに加えられる接地電位を入力するための
ものである。
は出力端子Ａ１、Ａ２、Ｅ１、Ｅ２、および０を有して
いる。これらの端子のうち、 ・上記端子Ｅ１は、上記第１のトランジスタＴ１によっ
て増幅されることになる信号を入力すること、および、
上記トランジスタＴ１およびＴ２間の切り替えを制御す
るためのものであり、 ・上記端子Ｅ２は、上記第２のトランジスタＴ２によっ
て増幅されることになる信号を入力するためのものであ
り、 ・上記端子Ａ１は、特に上記第１のトランジスタＴ１の
ドレイン端子に加えられる供給電圧を入力する、およ
び、上記第１のトランジスタＴ１によって増幅される信
号を出力するためのものであり、 ・上記端子Ａ２は、特に上記第２のトランジスタＴ２の
ドレイン端子に加えられる供給電圧を入力する、およ
び、上記第２トランジスタＴ２よって増幅される信号を
出力するためのものであり、 ・上記端子Ｇ２は、上記トランジスタＴ１およびＴ２の
第２のゲート端子Ｇ２に加えられる制御電圧を入力する
ためのものであり、かつ、ゲインの設定をするためのも
のであり、そして、 ・上記端子０は、特に上記トランジスタＴ１およびＴ２
のソース端子Ｓに加えられる接地電位を入力するための
ものである。
【００１８】図に示されている、上記構成の残りの部
品、すなわち、トランジスタＨ１、Ｈ２、および、Ｓ１
と、抵抗ＲH1、ＲH2、ＲE1a、ＲE1b、ＲE2a、および、
ＲE2bとは、とりわけ（排他的ではないが）上記トラン
ジスタＴ１およびＴ２を、 ・適当な動作基点の設定を通じて、関連するトランジス
タの第１のゲート端子Ｇ１に加えられる信号が増幅され
る（され得る）状態に、または、 ・適当な動作基点の調整を通じて、関連するトランジス
タの第１のゲート端子Ｇ１に加えられる信号が増幅され
ない（され得ない）状態に、するためのものである。
品、すなわち、トランジスタＨ１、Ｈ２、および、Ｓ１
と、抵抗ＲH1、ＲH2、ＲE1a、ＲE1b、ＲE2a、および、
ＲE2bとは、とりわけ（排他的ではないが）上記トラン
ジスタＴ１およびＴ２を、 ・適当な動作基点の設定を通じて、関連するトランジス
タの第１のゲート端子Ｇ１に加えられる信号が増幅され
る（され得る）状態に、または、 ・適当な動作基点の調整を通じて、関連するトランジス
タの第１のゲート端子Ｇ１に加えられる信号が増幅され
ない（され得ない）状態に、するためのものである。
【００１９】本実施例（betrachteten）においては、動
作基点の設定または動作基点の調整は、ＤＣ電圧が上記
トランジスタＴ１およびＴ２の第１のゲート端子Ｇ１に
加えられ、上記ＤＣ電圧のレベルは可変であるという事
実によって実現される。
作基点の設定または動作基点の調整は、ＤＣ電圧が上記
トランジスタＴ１およびＴ２の第１のゲート端子Ｇ１に
加えられ、上記ＤＣ電圧のレベルは可変であるという事
実によって実現される。
【００２０】特に、増幅される信号がアナログのＡＣ電
圧の場合、上記トランジスタのゲート端子にＤＣ電圧を
使用することにより、適切なトランジスタの動作基点
は、調整可能であり、または、可変であるという事実は
周知であり、かつ、これ以上の説明を必要としない。
圧の場合、上記トランジスタのゲート端子にＤＣ電圧を
使用することにより、適切なトランジスタの動作基点
は、調整可能であり、または、可変であるという事実は
周知であり、かつ、これ以上の説明を必要としない。
【００２１】上記トランジスタＴ１およびＴ２により増
幅される信号は、本実施例（betrachteten）において
は、無線周波数の信号である。しかしながら、ここで、
これは、必ずしもこの事例である必要がない。
幅される信号は、本実施例（betrachteten）において
は、無線周波数の信号である。しかしながら、ここで、
これは、必ずしもこの事例である必要がない。
【００２２】既に上述したとおり、増幅される信号は、
上記端子Ｅ１およびＥ２介し、個々に入力される。上記
信号は、存在するかもしれない直流電流成分を取り除く
ために、上記端子Ｅ１およびＥ２の上流で接続されるコ
ンデンサ（図示しない）を介して導かれる。
上記端子Ｅ１およびＥ２介し、個々に入力される。上記
信号は、存在するかもしれない直流電流成分を取り除く
ために、上記端子Ｅ１およびＥ２の上流で接続されるコ
ンデンサ（図示しない）を介して導かれる。
【００２３】上記端子Ｅ１を介して入力される、増幅さ
れる信号は、上記第１のトラジスタＴ１における第１の
ゲート端子Ｇ１に供給される。これらの信号が上記トラ
ンジスタＴ１により最大に増幅されるためには、所定の
ＤＣ電圧を上記第１のゲート端子Ｇ１に加えることによ
って、上記トランジスタＴ１を、適当な動作基点にセッ
トしなければならない。本実施例（betrachteten）にお
いては、この目的に必要とされるＤＣ電圧（例えば、
１．５Ｖ）は、上記抵抗ＲH1、ＲE1a、および、ＲE1b、
並びに、トランジスタＨ１を用いた適切な構成内で、内
的に、上記第１のトランジスタＴ１のドレイン端子Ｄに
加えられる供給電圧から生成され、上記トランジスタＴ
１の第１のゲート端子Ｇ１に供給される。
れる信号は、上記第１のトラジスタＴ１における第１の
ゲート端子Ｇ１に供給される。これらの信号が上記トラ
ンジスタＴ１により最大に増幅されるためには、所定の
ＤＣ電圧を上記第１のゲート端子Ｇ１に加えることによ
って、上記トランジスタＴ１を、適当な動作基点にセッ
トしなければならない。本実施例（betrachteten）にお
いては、この目的に必要とされるＤＣ電圧（例えば、
１．５Ｖ）は、上記抵抗ＲH1、ＲE1a、および、ＲE1b、
並びに、トランジスタＨ１を用いた適切な構成内で、内
的に、上記第１のトランジスタＴ１のドレイン端子Ｄに
加えられる供給電圧から生成され、上記トランジスタＴ
１の第１のゲート端子Ｇ１に供給される。
【００２４】上記第１のトランジスタＴ１のゲート端子
Ｇ１でのＤＣ電圧が、理想的な値（例えば、上記１．５
Ｖ）から外れるのであれば、上記トランジスタＴ１は、
第１に、もはや上記トランジスタＴ１に供給されるＲＦ
信号を最大に増幅しないだけでなく、最後には（例え
ば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
Ｇ１でのＤＣ電圧が、理想的な値（例えば、上記１．５
Ｖ）から外れるのであれば、上記トランジスタＴ１は、
第１に、もはや上記トランジスタＴ１に供給されるＲＦ
信号を最大に増幅しないだけでなく、最後には（例え
ば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
【００２５】上記端子Ｅ２を介して入力される、増幅さ
れる信号は、上記第２のトランジスタＴ２における第１
のゲート端子Ｇ１に供給される。これらの信号が上記ト
ランジスタＴ２により最大に増幅されるためには、所定
のＤＣ電圧を上記第１のゲート端子Ｇ１に適用すること
により、上記トランジスタＴ２を、また、適切な動作基
点にセットしなければならない。本実施例（betrachtet
en）においては、この目的に必要とされるＤＣ電圧（例
えば、１．５Ｖ）は、上記抵抗ＲH2、ＲE2a、および、
ＲE2b、並びに、トランジスタＨ２を用いた適切な構成
内で、内的に、上記第２のトランジスタＴ２のドレイン
端子Ｄに加えられる供給電圧から生成され、上記トラン
ジスタＴ２の第１のゲート端子Ｇ１に供給される。
れる信号は、上記第２のトランジスタＴ２における第１
のゲート端子Ｇ１に供給される。これらの信号が上記ト
ランジスタＴ２により最大に増幅されるためには、所定
のＤＣ電圧を上記第１のゲート端子Ｇ１に適用すること
により、上記トランジスタＴ２を、また、適切な動作基
点にセットしなければならない。本実施例（betrachtet
en）においては、この目的に必要とされるＤＣ電圧（例
えば、１．５Ｖ）は、上記抵抗ＲH2、ＲE2a、および、
ＲE2b、並びに、トランジスタＨ２を用いた適切な構成
内で、内的に、上記第２のトランジスタＴ２のドレイン
端子Ｄに加えられる供給電圧から生成され、上記トラン
ジスタＴ２の第１のゲート端子Ｇ１に供給される。
【００２６】上記第２のトランジスタＴ２のゲート端子
Ｇ１でのＤＣ電圧が、理想的な値（例えば、上記１．５
Ｖ）から外れるのであれば、上記トランジスタＴ２は、
第１に、もはや上記トランジスタＴ２に供給されるＲＦ
信号を最大に増幅しないだけでなく、最後には（例え
ば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
Ｇ１でのＤＣ電圧が、理想的な値（例えば、上記１．５
Ｖ）から外れるのであれば、上記トランジスタＴ２は、
第１に、もはや上記トランジスタＴ２に供給されるＲＦ
信号を最大に増幅しないだけでなく、最後には（例え
ば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
【００２７】本実施例の構成（betrachteten Anordnun
g）においては、特に、上記トランジスタＳ１によっ
て、上記トランジスタＴ１またはトランジスタＴ２のど
ちらか一方だけが、そこへ供給される信号を増幅するこ
とが確実となる。これは、 ・上記第１のトランジスタＴ１が上記端子Ｅ１を介して
入力される信号を増幅することを可能とするＤＣ電圧
が、上記第１のトランジスタＴ１における第１のゲート
端子Ｇ１で存在するとき、上記第２のトランジスタＴ２
における第１のゲート端子Ｇ１でのＤＣ電圧は、上記端
子Ｅ２を介して入力される信号を増幅できないという結
果を有する値となり、または、 ・上記第１のトランジスタＴ１における第１のゲート端
子Ｇ１でのＤＣ電圧は、それが上記端子Ｅ１を介して入
力される信号を増幅できない結果を有する値になると
き、上記第２のトランジスタＴ２における第１のゲート
端子Ｇ１でのＤＣ電圧は、上記第２のトランジスタＴ２
が上記端子Ｅ２を介して入力される信号を増幅できる値
のままとなる、という事実により達成される。
g）においては、特に、上記トランジスタＳ１によっ
て、上記トランジスタＴ１またはトランジスタＴ２のど
ちらか一方だけが、そこへ供給される信号を増幅するこ
とが確実となる。これは、 ・上記第１のトランジスタＴ１が上記端子Ｅ１を介して
入力される信号を増幅することを可能とするＤＣ電圧
が、上記第１のトランジスタＴ１における第１のゲート
端子Ｇ１で存在するとき、上記第２のトランジスタＴ２
における第１のゲート端子Ｇ１でのＤＣ電圧は、上記端
子Ｅ２を介して入力される信号を増幅できないという結
果を有する値となり、または、 ・上記第１のトランジスタＴ１における第１のゲート端
子Ｇ１でのＤＣ電圧は、それが上記端子Ｅ１を介して入
力される信号を増幅できない結果を有する値になると
き、上記第２のトランジスタＴ２における第１のゲート
端子Ｇ１でのＤＣ電圧は、上記第２のトランジスタＴ２
が上記端子Ｅ２を介して入力される信号を増幅できる値
のままとなる、という事実により達成される。
【００２８】上記トランジスタＳ１は、制御経路と制御
端子とを有するスイッチング素子である。上記制御経路
は、そのドレイン−ソース間の経路であり、上記制御経
路のスイッチング状態を制御する上記制御端子は、上記
トランジスタＳ１のゲート端子である。上記トランジス
タＳ１のゲート端子Ｇは、上述した動作方法が実現され
ることにより、抵抗ＲE1aおよびＲS1を介して、上記第
１のトランジスタＴ１における第１のゲート端子Ｇ１に
接続される。結果として、上記第１のトランジスタＴ１
における第１のゲート端子Ｇ１でのＤＣ電圧は、上記ト
ランジスタＳ１のゲート端子にも存在する。これは、上
記端子Ｅ１を介して入力されるＲＦ信号には適用されな
い。つまり、この信号は、上記抵抗ＲE1aおよびＲS1を
通過することができない。上記トランジスタＳ１のドレ
イン端子は、上記抵抗ＲE2aを介して、増幅トランジス
タＴ２のゲート端子Ｇ１に接続されている。上記トラン
ジスタＳ１のソース端子は、基準接地電位端子０に接続
されている。上記トランジスタＳ１におけるドレイン−
ソース間の経路のスイッチング状態を制御できる上記制
御端子は、抵抗ＲS1を介して、かつ、抵抗ＲE1aをも介
して、増幅トランジスタＴ１のゲート端子Ｇ１に接続さ
れる。
端子とを有するスイッチング素子である。上記制御経路
は、そのドレイン−ソース間の経路であり、上記制御経
路のスイッチング状態を制御する上記制御端子は、上記
トランジスタＳ１のゲート端子である。上記トランジス
タＳ１のゲート端子Ｇは、上述した動作方法が実現され
ることにより、抵抗ＲE1aおよびＲS1を介して、上記第
１のトランジスタＴ１における第１のゲート端子Ｇ１に
接続される。結果として、上記第１のトランジスタＴ１
における第１のゲート端子Ｇ１でのＤＣ電圧は、上記ト
ランジスタＳ１のゲート端子にも存在する。これは、上
記端子Ｅ１を介して入力されるＲＦ信号には適用されな
い。つまり、この信号は、上記抵抗ＲE1aおよびＲS1を
通過することができない。上記トランジスタＳ１のドレ
イン端子は、上記抵抗ＲE2aを介して、増幅トランジス
タＴ２のゲート端子Ｇ１に接続されている。上記トラン
ジスタＳ１のソース端子は、基準接地電位端子０に接続
されている。上記トランジスタＳ１におけるドレイン−
ソース間の経路のスイッチング状態を制御できる上記制
御端子は、抵抗ＲS1を介して、かつ、抵抗ＲE1aをも介
して、増幅トランジスタＴ１のゲート端子Ｇ１に接続さ
れる。
【００２９】上記トランジスタＳ１は、その上、
・上記端子Ｅ１を介して入力される信号を増幅するため
に、上記トランジスタＴ１の第１のゲート端子Ｇ１で確
立されるべきＤＣ電圧により、オン状態にされ、 ・上記トランジスタが、もはや上記端子Ｅ１を介して入
力される信号を増幅しないＤＣ電圧により、オフ状態に
される、といった方法で構成される。
に、上記トランジスタＴ１の第１のゲート端子Ｇ１で確
立されるべきＤＣ電圧により、オン状態にされ、 ・上記トランジスタが、もはや上記端子Ｅ１を介して入
力される信号を増幅しないＤＣ電圧により、オフ状態に
される、といった方法で構成される。
【００３０】上記トランジスタＳ１がオン状態であれ
ば、そしてある限り、上記第２のトランジスタＴ２にお
ける第１のゲート端子Ｇ１は、上記抵抗ＲE2aとトラン
ジスタＳ１とを介して、上記接地端子０に接続される。
結果として、上記第２のトランジスタＴ２における第１
のゲート端子で確立されたＤＣ電圧は、上記端子Ｅ２を
介して入力される信号が上記トランジスタＴ２により増
幅されない（増幅され得ない）という結果を有する値に
まで下がる。
ば、そしてある限り、上記第２のトランジスタＴ２にお
ける第１のゲート端子Ｇ１は、上記抵抗ＲE2aとトラン
ジスタＳ１とを介して、上記接地端子０に接続される。
結果として、上記第２のトランジスタＴ２における第１
のゲート端子で確立されたＤＣ電圧は、上記端子Ｅ２を
介して入力される信号が上記トランジスタＴ２により増
幅されない（増幅され得ない）という結果を有する値に
まで下がる。
【００３１】上記トランジスタＳ１がオフ状態であれ
ば、そしてある限り、上記第２のトランジスタＴ２にお
ける第１のゲート端子Ｇ１において、上記端子Ａ２を介
して入力される供給電圧から生じるＤＣ電圧は、その値
をもとのままに保ち、その結果、上記トランジスタＴ２
は、上記端子Ｅ２を介して入力される信号を増幅でき
る。
ば、そしてある限り、上記第２のトランジスタＴ２にお
ける第１のゲート端子Ｇ１において、上記端子Ａ２を介
して入力される供給電圧から生じるＤＣ電圧は、その値
をもとのままに保ち、その結果、上記トランジスタＴ２
は、上記端子Ｅ２を介して入力される信号を増幅でき
る。
【００３２】上記第１のトランジスタＴ１における第１
のゲート端子Ｇ１でのＤＣ電圧が、もはや上記第１のト
ランジスタＴ１が上記端子Ｅ１を介して入力される信号
を増幅しない（もはや、対応する動作基点調整のために
上述した信号を増幅できない）という結果を有する値に
までなるために、上記端子Ｅ１は、スイッチを介して、
または、その他の望ましい方法にて、直流電流端子にお
ける接地電位に引き寄せられる。結果として、上記第１
のトランジスタＴ１における第１のゲート端子Ｇ１で確
立されたＤＣ電圧は、上記端子Ｅ１を介して入力される
信号が、上記トランジスタＴ１によって増幅されなく
（増幅され得なく）、かつ、上記トランジスタＳ２が停
止する（sperrt）、という結果を有する値まで下がる。
のゲート端子Ｇ１でのＤＣ電圧が、もはや上記第１のト
ランジスタＴ１が上記端子Ｅ１を介して入力される信号
を増幅しない（もはや、対応する動作基点調整のために
上述した信号を増幅できない）という結果を有する値に
までなるために、上記端子Ｅ１は、スイッチを介して、
または、その他の望ましい方法にて、直流電流端子にお
ける接地電位に引き寄せられる。結果として、上記第１
のトランジスタＴ１における第１のゲート端子Ｇ１で確
立されたＤＣ電圧は、上記端子Ｅ１を介して入力される
信号が、上記トランジスタＴ１によって増幅されなく
（増幅され得なく）、かつ、上記トランジスタＳ２が停
止する（sperrt）、という結果を有する値まで下がる。
【００３３】上記の方法では、専用の切り替え端子を設
けることなく、上記トランジスタＴ１およびＴ２のう
ち、常に１つのトランジスタが、入力信号を増幅する状
態にある、という状況を実現することができる。
けることなく、上記トランジスタＴ１およびＴ２のう
ち、常に１つのトランジスタが、入力信号を増幅する状
態にある、という状況を実現することができる。
【００３４】専用の切り替え端子を不要とすることがで
きることにより、上記構成を最小の経費で実現できる。
同時に、上記増幅器は、どんな方法においても一切妨害
されない。
きることにより、上記構成を最小の経費で実現できる。
同時に、上記増幅器は、どんな方法においても一切妨害
されない。
【００３５】完全さゆえに、上記端子Ａ１およびＡ２の
二重の機能（供給電圧の送り込み、および、増幅された
信号の出力）は、いかなる問題も引き起こさないという
ことを注目すべきである。上記供給電圧は、その上流側
で接続されたコイル（図示しない）を介して、上記端子
Ａ１およびＡ２に供給されるＤＣ電圧である。それに対
して、上記増幅された信号は、上記端子Ａ１およびＡ２
とその上流側で接続されたコイルとの間にて電圧がタッ
プで下げられ（abgegriffen）、かつ、（好ましくは、
コンデンサを介して）接続されるＲＦ信号である。上記
供給電圧と増幅された信号とは、お互いに影響を及ぼす
ことはなく、どんな問題もなく、互いに分離されてい
る。
二重の機能（供給電圧の送り込み、および、増幅された
信号の出力）は、いかなる問題も引き起こさないという
ことを注目すべきである。上記供給電圧は、その上流側
で接続されたコイル（図示しない）を介して、上記端子
Ａ１およびＡ２に供給されるＤＣ電圧である。それに対
して、上記増幅された信号は、上記端子Ａ１およびＡ２
とその上流側で接続されたコイルとの間にて電圧がタッ
プで下げられ（abgegriffen）、かつ、（好ましくは、
コンデンサを介して）接続されるＲＦ信号である。上記
供給電圧と増幅された信号とは、お互いに影響を及ぼす
ことはなく、どんな問題もなく、互いに分離されてい
る。
【００３６】その上に、上記の構成は、明らかに、上記
した切り替えの基礎となる原理を実現するための唯一の
可能性を表すものではない。これは、当然明白であり、
例による立証を必要としない。
した切り替えの基礎となる原理を実現するための唯一の
可能性を表すものではない。これは、当然明白であり、
例による立証を必要としない。
【００３７】この場合における本実施例（betrachtete
n）の構成に関しては、 ・上記トランジスタＴ１およびＴ２の第１のゲート端子
でのＤＣ電圧は、もともと、上記トランジスタＴ１およ
びＴ２が増幅される信号を増幅できない値を有している
かもしれなく、および／もしくは、上記トランジスタＴ
１およびＴ２が増幅される信号を増幅できるために、上
記トランジスタＴ１およびＴ２の第１のゲート端子に加
えられなければならないＤＣ電圧は、また、上記端子Ｅ
１を介して入力され、または、上記トランジスタＳ１ま
たは幾つかの他の方法により生成され、および／また
は、相当するゲート端子を通じて切り替えられ、 ・上記第２のトランジスタの動作に決定的に重要となる
べき、上記第１のトランジスタにおける第１のゲート端
子で確立されるＤＣ電圧のレベルは、欠くことのできな
いものではなく、むしろ、加えて、または、代わりとし
て、他の条件（例えば、上記第１のトランジスタＴ１に
おける第１のゲート端子での電圧に関する時間推移およ
び／または周波数）を考慮することも可能であり、 ・上記抵抗ＲH1およびＲH2と、トランジスタＨ１および
Ｈ２との代わりに、電流を印加する他の方法の使用も可
能であり（電流の鏡映（Stromspiegelung）は、上記抵
抗ＲH1およびＲH2の下流に接続された上記トランジスタ
Ｈ１およびＨ２でなされる）、および、 ・上記抵抗ＲE1a≪（ＲE1b＋ＲH1）を満たすならば、上
記抵抗ＲE1a、ＲE2a、および、ＲS1は、値が０Ωと仮定
することもできる、ということを注目すべきである。
n）の構成に関しては、 ・上記トランジスタＴ１およびＴ２の第１のゲート端子
でのＤＣ電圧は、もともと、上記トランジスタＴ１およ
びＴ２が増幅される信号を増幅できない値を有している
かもしれなく、および／もしくは、上記トランジスタＴ
１およびＴ２が増幅される信号を増幅できるために、上
記トランジスタＴ１およびＴ２の第１のゲート端子に加
えられなければならないＤＣ電圧は、また、上記端子Ｅ
１を介して入力され、または、上記トランジスタＳ１ま
たは幾つかの他の方法により生成され、および／また
は、相当するゲート端子を通じて切り替えられ、 ・上記第２のトランジスタの動作に決定的に重要となる
べき、上記第１のトランジスタにおける第１のゲート端
子で確立されるＤＣ電圧のレベルは、欠くことのできな
いものではなく、むしろ、加えて、または、代わりとし
て、他の条件（例えば、上記第１のトランジスタＴ１に
おける第１のゲート端子での電圧に関する時間推移およ
び／または周波数）を考慮することも可能であり、 ・上記抵抗ＲH1およびＲH2と、トランジスタＨ１および
Ｈ２との代わりに、電流を印加する他の方法の使用も可
能であり（電流の鏡映（Stromspiegelung）は、上記抵
抗ＲH1およびＲH2の下流に接続された上記トランジスタ
Ｈ１およびＨ２でなされる）、および、 ・上記抵抗ＲE1a≪（ＲE1b＋ＲH1）を満たすならば、上
記抵抗ＲE1a、ＲE2a、および、ＲS1は、値が０Ωと仮定
することもできる、ということを注目すべきである。
【００３８】これとは無関係に、加えて、または、代わ
りとして、存在する端子の他の端子を介して入力される
電圧または信号に依存して（例えば、上記端子Ｇ２を介
して入力される電圧に依存して）、および／または、内
部の信号に依存して、および／または、内部および／ま
たは外部の信号の論理結合に依存して、上記トランジス
タＴ１およびＴ２のゲート端子のＤＣ電圧が変えられる
ようになされている。
りとして、存在する端子の他の端子を介して入力される
電圧または信号に依存して（例えば、上記端子Ｇ２を介
して入力される電圧に依存して）、および／または、内
部の信号に依存して、および／または、内部および／ま
たは外部の信号の論理結合に依存して、上記トランジス
タＴ１およびＴ２のゲート端子のＤＣ電圧が変えられる
ようになされている。
【００３９】上述した構成は、実施上の具現化の詳細と
は無関係に、上記増幅器間の切り替え（この場合におい
ては、上記トランジスタＴ１およびＴ２によって形づく
られる）が、最小の経費により、かつ、これらの増幅器
を妨害することなく、達成され得る。 ［図面の簡単な説明］
は無関係に、上記増幅器間の切り替え（この場合におい
ては、上記トランジスタＴ１およびＴ２によって形づく
られる）が、最小の経費により、かつ、これらの増幅器
を妨害することなく、達成され得る。 ［図面の簡単な説明］
【図１】図は、発明の詳細な説明に示した実施例の構成
を示す。
を示す。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−308639（ＪＰ，Ａ)
特開 平２−238710（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H03K 17/00 - 17/70
Claims (12)
- 【請求項１】増幅される信号用の端子（Ｇ１、Ｅ１）と
制御経路（Ｄ、Ｓ）とを有する第１の増幅器（Ｔ１）
と、増幅される信号用の端子（Ｇ１、Ｅ２）と制御経路
（Ｄ、Ｓ）とを有する第２の増幅器（Ｔ２）とを備え、
上記制御経路が端子（０）に接地電位で接続され、か
つ、スイッチング素子（Ｓ１）を備え、その切り替え経
路は、一端にて、上記増幅器の１つの増幅器（Ｔ２）に
おける増幅される信号用の端子の１つの端子（Ｇ１、Ｅ
１）に接続され、他端にて、上記端子（０）に接地電位
にて接続され、上記スイッチング素子（Ｓ１）の切り替
え経路は、他の増幅器（Ｔ１）の増幅される信号用の端
子（Ｇ１、Ｅ１）での信号によって制御される構成。 - 【請求項２】上記第２の増幅器（Ｔ２）が動作されるた
めの条件は、上記第１の増幅器（Ｔ１）の入力端子（Ｇ
１）で確立された電圧のレベルあるいは推移（Verlau
f）であることを特徴とする請求項１記載の構成。 - 【請求項３】上記増幅器（Ｔ１、Ｔ２）によって増幅さ
れる信号は、アナログのＡＣ電圧であり、かつ、上記第
２の増幅器（Ｔ２）が動作されるための条件は、上記第
１の増幅器（Ｔ１）の入力端子（Ｇ１）で確立されたＤ
Ｃ電圧のレベルにあることを特徴とする請求項１又は２
に記載の構成。 - 【請求項４】上記第２の増幅器（Ｔ２）の入力端子（Ｇ
１）で確立されたＤＣ電圧は、上記第１の増幅器（Ｔ
１）の入力端子（Ｇ１）で確立されたＤＣ電圧により変
化することを特徴とする請求項３記載の構成。 - 【請求項５】上記ＤＣ電圧は、上記構成内で発生させら
れ、かつ、上記増幅器（Ｔ１、Ｔ２）の入力端子（Ｇ
１）に加えられることを特徴とする請求項１〜４のいず
れか１項に記載の構成。 - 【請求項６】内部で発生させられ、かつ、上記増幅器
（Ｔ１、Ｔ２）の入力端子（Ｇ１）に加えられるＤＣ電
圧は、増幅されるべき信号を上記増幅器（Ｔ１、Ｔ２）
によって増幅できるような値を有することを特徴とする
請求項５記載の構成。 - 【請求項７】上記第１の増幅器（Ｔ１）の入力端子（Ｇ
１）で確立されたＤＣ電圧が、上記第１の増幅器（Ｔ
１）により増幅されるべき信号が増幅され得る値を有す
るとき、上記第２の増幅器（Ｔ２）の入力端子（Ｇ１）
で確立されたＤＣ電圧は、増幅されるべき信号を上記第
２の増幅器（Ｔ２）によっては増幅できない値のままと
なる、もしくは、そのような値となることを特徴とする
請求項３〜６の何れか１項に記載の構成。 - 【請求項８】上記第１の増幅器（Ｔ１）の入力端子（Ｇ
１）で確立されたＤＣ電圧が、上記第１の増幅器（Ｔ
１）が増幅される信号を増幅できない値を有するとき、
上記第２の増幅器（Ｔ２）の入力端子（Ｇ１）で確立さ
れたＤＣ電圧は、増幅されるべき信号を上記第２の増幅
器（Ｔ２）によって増幅できる値のまま、もしくは、そ
のような値となることを特徴とする請求項３〜７の何れ
か１項に記載の構成。 - 【請求項９】上記第１の増幅器（Ｔ１）の入力端子（Ｇ
１）で確立されたＤＣ電圧は、上記第１の増幅器（Ｔ
１）により増幅されるべき信号を上記構成に供給するた
めの上記端子（Ｅ１）を介して、調整可能、あるいは、
可変であることを特徴とする請求項３〜８の何れか１項
に記載の構成。 - 【請求項１０】上記第１および第２の増幅器（Ｔ１、Ｔ
２）は、第１および第２のトランジスタであり、かつ、
上記第２のトランジスタが動作されるための条件は、上
記第１のトランジスタのゲート端子で確立された電圧の
レベルあるいは推移（Verlauf）であることを特徴とす
る請求項１〜９の何れか１項に記載の構成。 - 【請求項１１】上記第１および第２の増幅器は、それぞ
れ２つのゲート端子（Ｇ１、Ｇ２）を備えたトランジス
タとして設計されており、上記第１のゲート（Ｇ１）は
増幅される信号用の端子を形成し、上記第２のゲート
（Ｇ２）はゲイン設定用端子を形成し、かつ、さらなる
トランジスタ（Ｈ１、Ｈ２）が、制御経路によって、お
よび、どの場合も、２つのゲート端子にて、それぞれの
増幅器（Ｔ１、Ｔ２）に割り当てられ、上記増幅器（Ｔ
１、Ｔ２）のゲート端子は、上記割り当てられたさらな
るトランジスタ（Ｈ１、Ｈ２）のゲート端子に個々に接
続されており、上記さらなるトランジスタ（Ｈ１、Ｈ
２）の制御経路は、一端にて、上記端子に接地電位
（０）に接続され、かつ、他端にて、上記割り当てられ
た増幅器（Ｔ１、Ｔ２）の制御経路に接続されているこ
とを特徴とする請求項１〜１０の何れか１項に記載の構
成。 - 【請求項１２】上記増幅器（Ｔ１、Ｔ２）における増幅
される信号用の端子（Ｇ１）は、２つの抵抗（Ｒ E1a 、
Ｒ E1b 、Ｒ E2a 、Ｒ E2b ）を含む直列回路によって、どの
場合も、上記さらなるトランジスタ（Ｈ１、Ｈ２）のゲ
ート端子に接続され、かつ、上記スイッチ（Ｓ１）の切
り替え経路と、また上記スイッチ（Ｓ１）の制御端子と
は、どの場合も、上記直列回路の１つにおける上記抵抗
（Ｒ E1a 、Ｒ E1b 、Ｒ E2a 、Ｒ E2b ）の間の接続点の１つ
に、どの場合も、接続されていることを特徴とする請求
項１１記載の構成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19930118 | 1999-06-30 | ||
| DE19930118.2 | 1999-06-30 | ||
| PCT/DE2000/002130 WO2001003291A1 (de) | 1999-06-30 | 2000-06-30 | Anordnung mit einem ersten verstärker und einem zweiten verstärker, von welchen jeweils nur maximal einer verstärken soll |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003504907A JP2003504907A (ja) | 2003-02-04 |
| JP3495360B2 true JP3495360B2 (ja) | 2004-02-09 |
Family
ID=7913156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001508590A Expired - Lifetime JP3495360B2 (ja) | 1999-06-30 | 2000-06-30 | 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6714068B2 (ja) |
| EP (1) | EP1198880B1 (ja) |
| JP (1) | JP3495360B2 (ja) |
| DE (1) | DE50015752D1 (ja) |
| WO (1) | WO2001003291A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60222607T3 (de) † | 2001-06-08 | 2013-01-03 | Alps Electric Co., Ltd. | Integrierter Fernsehtuner mit Schaltungsanordnung zur Bereichsumschaltung |
| GB2429590A (en) | 2005-08-23 | 2007-02-28 | Zarlink Semiconductor Ltd | Variable delay circuit |
| US20140063882A1 (en) * | 2012-08-30 | 2014-03-06 | Infineon Technologies Austria Ag | Circuit Arrangement with Two Transistor Devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3345578A (en) * | 1964-03-09 | 1967-10-03 | Sylvania Electric Prod | Redundant amplifier circuits |
| US3519945A (en) * | 1967-09-05 | 1970-07-07 | Bell Telephone Labor Inc | System for replacing all or part of a faulty amplifier |
| US4417240A (en) * | 1980-05-27 | 1983-11-22 | Rca Corporation | Plural output switched current amplifier as for driving light emitting diodes |
| ATE126412T1 (de) | 1990-05-21 | 1995-08-15 | Siemens Ag | Schaltungsanordnung zur bereichsumschaltung in tunern. |
| BE1007613A3 (nl) * | 1993-10-11 | 1995-08-22 | Philips Electronics Nv | Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors. |
| GB2289810A (en) | 1994-05-20 | 1995-11-29 | Microelectronics Tech Inc | An r.f. switch using transistors as switch and gain elements |
| US5541554A (en) * | 1995-03-06 | 1996-07-30 | Motorola, Inc. | Multi-mode power amplifier |
| DE19632872C2 (de) | 1996-08-14 | 1998-08-13 | Siemens Ag | Vorrichtung und Verfahren zum Ansteuern eines kapazitiven Stellgliedes |
| DE19738588B4 (de) | 1997-09-03 | 2004-11-25 | Infineon Technologies Ag | Elektrisches Bauelement mit einer Umhüllung und mit einem in der Umhüllung angeordneten Anschlußbereich und Verfahren zur Herstellung eines solchen elektrischen Bauelements |
| DE19854847C2 (de) * | 1998-11-27 | 2003-07-31 | Vishay Semiconductor Gmbh | Verstärkeranordnung |
-
2000
- 2000-06-30 DE DE50015752T patent/DE50015752D1/de not_active Expired - Lifetime
- 2000-06-30 WO PCT/DE2000/002130 patent/WO2001003291A1/de active Application Filing
- 2000-06-30 JP JP2001508590A patent/JP3495360B2/ja not_active Expired - Lifetime
- 2000-06-30 EP EP00954297A patent/EP1198880B1/de not_active Expired - Lifetime
-
2001
- 2001-12-31 US US10/036,031 patent/US6714068B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030071685A1 (en) | 2003-04-17 |
| DE50015752D1 (de) | 2009-11-12 |
| EP1198880B1 (de) | 2009-09-30 |
| US6714068B2 (en) | 2004-03-30 |
| EP1198880A1 (de) | 2002-04-24 |
| JP2003504907A (ja) | 2003-02-04 |
| WO2001003291A1 (de) | 2001-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476673B2 (en) | Class D audio amplifier | |
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| JP3272380B2 (ja) | 高性能演算増幅器と増幅方法 | |
| US7884671B2 (en) | Low power operational amplifier | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| US4739281A (en) | Analog buffer amplifier | |
| JP2665025B2 (ja) | 増幅器回路 | |
| US5475343A (en) | Class AB complementary output stage | |
| EP0938776A1 (en) | Folded-cascode amplifier stage | |
| EP0806080B1 (en) | Amplifier | |
| JP3495360B2 (ja) | 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 | |
| US6919767B2 (en) | Circuit arrangement for low-noise fully differential amplification | |
| JP3830724B2 (ja) | 増幅器 | |
| US6400933B1 (en) | Amplifier | |
| JP2004304330A (ja) | 周波数特性可変増幅回路及び半導体集積回路装置 | |
| US7068098B1 (en) | Slew rate enhancement circuit | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| JPH0712128B2 (ja) | 増幅器 | |
| JPH10150329A (ja) | Ｄ級電力増幅器 | |
| JP2003046347A (ja) | 高出力増幅器 | |
| JP4867066B2 (ja) | 増幅回路 | |
| JPH0818352A (ja) | 低供給電圧出力ドライバ | |
| JP3801412B2 (ja) | Ｍｏｓレギュレータ回路 | |
| JP3144361B2 (ja) | 差動増幅器 | |
| JPH1013159A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3495360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |