JP3272380B2 - 高性能演算増幅器と増幅方法 - Google Patents
高性能演算増幅器と増幅方法Info
- Publication number
- JP3272380B2 JP3272380B2 JP25809691A JP25809691A JP3272380B2 JP 3272380 B2 JP3272380 B2 JP 3272380B2 JP 25809691 A JP25809691 A JP 25809691A JP 25809691 A JP25809691 A JP 25809691A JP 3272380 B2 JP3272380 B2 JP 3272380B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- output
- transistor
- source
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3061—Bridge type, i.e. two complementary controlled SEPP output stages
- H03F3/3062—Bridge type, i.e. two complementary controlled SEPP output stages with asymmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
- H03F3/45946—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/153—Feedback used to stabilise the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
Description
に関し、さらに詳しくは、演算増幅器および増幅方法に
関する。
ィジタル処理機能の大部分をディジタル領域に移行する
ことによって、A/D変換器およびD/A変換器に必要
なアナログ回路の量を減少させることが可能になる。し
かし、オーバサンプリング変換法を使用しても、アナロ
グ回路の必要性は、完全には無くならない。演算増幅器
のようなオーバサンプリング変換の実行が依然として必
要なこれらのアナログ素子は、特に、必要とされる高い
サンプリング周波数を考慮すると、激しい性能上の要求
を満たさなければならない。オーバサンプリング変換に
必要な厳しい性能上の要求を満たす以外に、これらのア
ナログ素子は、アナログ機能とディジタル機能の両方を
1つの高密度のチップに集積することができるように、
関連するディジタル集積回路を製作するために使用する
技術と両立できなければならない。例えば、もし相補型
金属酸化膜半導体(CMOS)のディジタル回路が使用
されているなら、関連するアナログ回路素子は、CMO
S技術またはCMOSと両立可能な技術を使用して組立
てられなければならない。
ってオーバサンプリングされた変換器は、一般的に1な
いし10MHzの範囲の高周波でサンプリングされって
いるスイッチド・キャバシタに直接接続されたRC反エ
イリアス(anti-aliasing )平滑フィルタのような連続
部品を有する。現在入手可能なCMOS 変換器は、
一般的に段が1つの相互コンダクタンス増幅器の構造に
一般的に基づくスイッチド・キャパシタ・フィルター用
のCMOS演算増幅器を実現している。段が1つの相互
コンダクタンス演算増幅器の構造はオーバサンプリング
された変換器に適した速度特性を有するが、これらの構
造によって出力インピーダンスが極めて高くなり、その
結果、これらの構造は抵抗性負荷を駆動する場合うまく
適合しない。さらに、現在入手可能なCMOS増幅器の
出力段は一般的に数個の直列に接続されたトランジスタ
によって構成され、この構造によって、使用可能な出力
電圧の振幅が制限される。出力電圧の振幅が狭くなる結
果、出力の直線性と信号対雑音化の性能が劣化する。最
後に、一般的に連続したRCフィルタを使用する入手可
能な増幅器は、高周波でサンプリングされたスイッチド
・キャバシタの回路に使用することには適していない。
ンプリングされた変換器に要求される性能に適合CMO
S演算増幅器に対する必要性が存在する。特に、高い出
力直線性、改良された出力の信号対雑音比性能および抵
抗性負荷を駆動することができる低い出力インピーダン
スを有する高速演算増幅器に対する必要性が存在する。
れた演算増幅器が提供される。差動信号入力段は、差動
ループによって増幅された差動信号を受ける。増幅され
た差動信号は、複数の出力端子に与えられる。共通モー
ド・ループは、出力端子に於ける増幅された差動信号の
平均電圧を、予め選択された値に維持する。
は、入力段に接続された第1ゲイン段、第1ゲイン段に
接続された第2ゲイン段、および出力端子と第2ゲイン
段に接続され、第2ゲイン段からの出力バイアス電流を
動的に制御する回路によって構成される。本発明の他の
特徴によれば、共通モード・ループは、第1ゲイン段、
第2ゲイン段および出力端子と第1ゲイン段を接続する
共通モード入力段を有する。
に対して重要な利点を有する。本発明は、オーバサンプ
リングされたA/D変換器およびD/A変換器に使用す
る場合に必要な速度を有する。さらに、出力インピーダ
ンスが低下することによって、本発明の演算増幅器は、
抵抗性負荷と容量性負荷の両方を駆動することが可能で
ある。さらに、本発明の演算増幅器は、切換時の過渡電
流(switching transients)の間、スルー・レート・モ
ードを回避する。最後に、本発明は、切換え可能なパワ
ー・ダウン・モードと、パワー・アップ時のロック不能
な共通モード制御ループの両方を提供する。
と関連して行われる以下の詳細な説明を参照すれば、明
瞭に理解できる。図1は、本発明による高性能演算増幅
器10のブロック図である。演算増幅器10は、非反転
入力12と反転入力14を有する。非反転入力12は、
第1(入力)段18の非反転入力16と、コンデンサ2
2の第1プレート20に接続される。反転入力14は、
第1(入力)段回路18の反転入力24と、コンデンサ
28の第1プレート26に接続される。
は、カスコード増幅器であり、一般的に点線30で示
す。第2段30は、上部セクション32と下部セクショ
ン34を有する。上部セクション32の非反転入力36
は、入力段18の反転出力38に接続される。非反転入
力36は、コンデンサ28の第2プレート40にもまた
接続される。セクション32の反転入力42は、下部セ
クション34の反転入力44に接続される。下部セクシ
ョン34の非反転入力46は、入力段18の非反転出力
とコンデンサ22の第2プレート50に接続される。
反転入力44は、それぞれ第3段54の出力52に接続
される。第3段54の非反転入力は、ノード58で基準
電圧Vcmret に接続される。第3段54の非反転入力
は、フィードバック・ノード62に接続される。第3段
54は共通モード・ループの入力段として動作し、この
共通モード・ループは、増幅器10の平均出力電圧を予
め選択された共通モード電圧に保持することによって、
増幅器10の動作点を設定する。
4で示され、上部セクション66と下部セクション68
を有する。第2段30の上部セクション32の出力70
は、第4段64の上部セクション66の反転入力72に
接続される。第2段30の下部セクション34の出力7
4は、第4セクション64の下部セクション68の反転
入力76に接続される。上部セクション66の出力78
は、増幅器10の非反転出力80に接続され、一方下部
セクション68の出力82は、増幅器10の反転出力8
4に接続される。
るループによって動的に制御される。第2段30の上部
セクション32の出力70は、第5段86の非反転入力
88に接続される。第2段30の下部セクション34の
出力74は、第5段89の反転入力94に接続される。
出力端子80および84に発生する出力信号は、また第
5段86にフィードバックされる。非反転出力端子80
は、コンデンサ90および抵抗器92を介して、第5段
86の非反転入力88に接続される。同様に、反転出力
端子84は、コンデンサ96および抵抗器98を介し
て、第5段86の反転入力94に接続される。
力102を有する。非反転出力100は、第4段64の
上部セクション66の入力104に接続される。コンデ
ンサ106によって、非反転出力100が第5段86の
非反転入力88に接続される。非反転出力102は、第
4段64の下部セクション68の入力108に接続され
る。フィードバック・コンデンサ110によって、第5
段86の反転出力102が反転入力94に接続される。
転出力80は、コンデンサ122と抵抗器114の並列
組合わせによって、ノード62と第3段54の入力60
に接続される。同様に、非反転出力端子84は、コンデ
ンサ116と抵抗器118の平行組合わせによって、ノ
ード62と、第3段54の入力60を介して接続され
る。
段18の入力16および24の差動増幅器によって構成
され、その結果、アンバランスな差動信号を受けると、
同じようにアンバランスな出力信号が反転出力38と非
反転出力48に発生する。入力段18の各出力からの増
幅された差動信号出力は、次に増幅器32と34のそれ
ぞれの非反転入力36と46に送る。この好適な実施例
では、増幅段32と34はカスコード増幅段によって構
成され、これらのカスコード増幅段の出力は、第1およ
び第2電圧レールから駆動される。次に、第2段の増幅
セクション66と68を介して、それぞれの差動信号を
更に増幅する。この好適な実施例では、増幅セクション
66と68は共通ソース増幅器によって構成され、この
共通ソース増幅器の出力は、また第1および第2電圧レ
ールから駆動される。
転されていた差動信号の極性を増幅器セクション66と
68によって反転し、その結果、80と84の出力の極
性は、入力端子12と14の入力に直接対応する。この
二重の増幅段によって、出力駆動が増加し、出力端子8
0と84の間に接続された負荷の両端で電圧の振幅(sw
ing )がより大きくなる。
ション66と68の出力に於ける、バイアス電流を制御
する。この好適な実施例では、予備段86は、それぞれ
の増幅セクション66と68の入力104と108に接
続されたカレント・ミラーを有する。機能的に、カレン
ト・ミラーは、共通ソース増幅器の出力トランジスタを
通る電流を反射する(mirror)。補助セクション86
は、また差動増幅器を有し、この差動増幅器は、第1増
幅セクション32と34の出力70と74から受けたカ
レント・ミラーを駆動する。増幅セクションの出力70
と74がアンバランスである場合には、補助段86の差
動増幅器の入力88と94に与えられる信号によって、
カレント・ミラーをアンバランスに駆動する。その結果
得られたカレント・ミラーを通るアンバランスな電流
が、今度は共通ソース増幅セクション66と68からの
アンバランスな電流出力に反射される。その結果得られ
た出力電流の変調によって、回路が出力ロードの必要と
する電流に適合することが可能になり、これによって、
増幅器がスルー・レート・モードに入る場合に越えるし
きい値が高くなる。
4の間の平均電圧値は、共通モード電圧に保持すること
によって設定される。この好適な実施例では、出力電圧
の平均値は、コンデンサ112と抵抗器14によって構
成されたインピーダンスを介して非反転出力端子80に
接続されると共にコンデンサ116と抵抗器118によ
って構成されたインピーダンスを介して反転出力84に
接続されたノード62に於いて計測される。ノード62
に生ずる平均電圧は、次に共通モード段54の反転入力
にフィードバックされ、共通モード段54の非反転入力
56は、基準電圧Vcmret に接続される。
は、それぞれその差動入力である入力56と60を有す
る差動増幅器によって構成される。基準電圧は、平均出
力電圧と基準電圧を比較して、差動増幅器のバランスを
基本的に制御する。共通モードセクション54の出力に
よって、次に第1段の増幅セクション32と34の反転
入力42と44にフィードバックが与えられ、その結
果、段32と34を構成するカスコード増幅器がバイア
スされ、出力80と84の共通モード電圧を設定する。
示す概略図である。差動経路は、第1段(入力段)1
8、第2段(第1ゲイン段)30、第4段(第2ゲイン
段)64および第4段64のバイアス電流を動的に制御
する第5段86を有する。第1段18は、1対の差動p
チャネル・トランジスタ120と122、およびトラン
ジスタ124と126によって構成される電流ソースか
ら構成される。増幅器10の非反転入力端子12はトラ
ンジスタ120のゲートに接続され、このトランジスタ
120は入力段18の非反転入力16である。反転端子
14も、同様にトランジスタ122のゲートに接続さ
れ、このトランジスタ122は入力段18の非反転入力
24である。トランジスタ120の1つのソース/ドレ
インは、電流pチャネル・ソース・トランジスタ124
の第1ソース/ドレインに接続される。pチャネル・ト
ランジスタ124の第2ソース/ドレインは、第1電圧
レール128に接続され、一方トランジスタ124のゲ
ートは、バイアス電圧V bias1 に接続される。同様に、
トランジスタ122のソース/ドレインの第1のもの
は、トランジスタ126の第1ソース/ドレインに接続
される。トランジスタ126の第2ソース/ドレイン領
域は電圧レール128に接続され、一方トランジスタ1
26のゲートは、バイアス電圧Vbias1 に接続される。
差動トランジスタ120と122の第1ソース/ドレイ
ンおよび電流ソース・トランジスタ124と126は、
ノード129で共に接続される。
ル・トランジスタ130、132、134および136
と、pチャネル・トランジスタ138および140によ
って構成されるカスコード増幅器を有する。第1段16
のpチャネル・トランジスタ120から流れる電流は、
nチャネルトランジスタ130と134およびpチャネ
ル・カスコード負荷トランジスタ138によって構成さ
れるカスコード段を流れ通る電流を変調する。pチャネ
ル・トランジスタ120の第2ソース/ドレインは、ノ
ード133で、nチャネル・トランジスタ130と13
4のそれぞれの第1ソース/ドレインに接続される。ト
ランジスタ130の第2ソース/ドレインは、pチャネ
ル・トランジスタ138の第1ソース/ドレインに接続
される。トランジスタ130のゲートは、バイアス電圧
Vbias2 に接続される。nチャネル・トランジスタ13
4の第2ソース/ドレインは、第2電圧レール131に
接続される。トランジスタ134のゲートは、バイアス
電圧Vbias3 に接続される。pチャネル・トランジスタ
138の第2ソース/ドレインは、第1電圧レール12
8に接続され、一方トランジスタ138のゲートは、バ
イアス電圧Vbias4 に接続される。
流は、nチャネル・トランジスタ132と136および
pチャネル負荷トランジスタ140を有するカスコード
段を流れ通る電流を変調する。トランジスタ122の第
2ソース/ドレインは、それぞれノード135で、nチ
ャネル・トランジスタ132と136の第1ソース/ド
レインに接続される。トランジスタ132の第2ソース
/ドレインは、トランジスタ140の第1ソース/ドレ
インに接続され、一方トランジスタ132のゲートはバ
イアス電圧Vbias2 に接続される。nチャネル・トラン
ジスタ136の第2ソース/ドレインは、第2電圧レー
ル131に接続され、一方トランジスタ136のゲート
は、バイアス電圧Vbias3 に接続される。最後に、pチ
ャネル・トランジスタ140の第2ソース/ドレイン
は、第1電圧レール128に接続され、トランジスタ1
40のゲートは、バイアス電圧bias4 に接続される。
て、大型のトランジスタ134と136の選択が可能に
なり、これによって、増幅器の性能を低下することな
く、ノイズとオフセットに対する影響が削減されること
に留意することは重要である。第4段64(第2ゲイン
・段)の上部セクション66は、pチャネル・トランジ
スタ144とnチャネル・トランジスタ146によって
構成される。トランジスタ144と146の第1ソース
/ドレイン領域は、共に接続され、また非反転出力80
に接続される。pチャネル・トランジスタ144の第2
ソース/ドレインは、第1電圧レール128に接続され
る。トランジスタ144のゲートは、ノード70で第2
段30の一部を形成するトランジスタ130の第2ソー
ス/ドレインに接続される。nチャネル・トランジスタ
146の第2ソース/ドレインは、第2電圧レール13
1に接続される。
ャネル・トランジスタ148とnチャネル・トランジス
タ150を有する。トランジスタ148と150の各第
1ソース/ドレインは、共に接続され、また増幅器10
の反転出力84に接続される。トランジスタ148の第
2ソース/ドレインは、第1電圧レール128に接続さ
れ、一方トランジスタ148のゲートは、ノード72で
第2段30の一部を形成するトランジスタ132の第2
ソース/ドレインに接続される。トランジスタ150の
第2ソース/ドレインは、第2電圧レール131に接続
される。
助)段86によって制御され、第5段86は、この電流
が端子80と84で差動信号出力に動的に適応すること
を可能にする。第1カレント・ミラーは、トランジスタ
146のゲートをnチャネル・トランジスタ152のゲ
ートと第1ソース/ドレインに接続することによって形
成される。トランジスタ152の第2ソース/ドレイン
は、第2電圧レール131に接続される。第2カレント
・ミラーは、nチャネル・トランジスタ150のゲート
をnチャネル・トランジスタ154のゲートと第1ソー
ス/ドレインに接続することによって形成される。nチ
ャネル・トランジスタの第2ソース/ドレインは、第2
電圧レール131に接続される。
スする電流は、pチャネル・トランジスタ156と15
8によって与えられる。pチャネル・トランジスタ15
6と158は、更にpチャネル差動トランジスタ対16
0と162に接続され、これらのトランジスタ160と
162は、トランジスタ152と154と共に、補助差
動増幅器を完成する。nチャネル・トランジスタ152
の第1ソース/ドレインは、トランジスタ162の第1
ソース/ドレインに接続される。トランジスタ162の
第2ソース/ドレインは、pチャネル・トランジスタ1
56と158の第1ソース/ドレインに接続される。p
チャネル・トランジスタ156と158の第2ソース/
ドレインは、第1電圧レール128に接続され、一方ト
ランジスタ156と158のゲートは、バイアス電圧V
bias1 に接続される。同様にして、nチャネル・
トランジスタ154の第1ソース/ドレインは、pチャ
ネル・トランジスタ160の第1ソース/ドレインに接
続される。pチャネル・トランジスタ160の第2ソー
ス/ドレインはいずれも、またpチャネル・トランジス
タ156と158の第1ソース/ドレインに接続され
る。
4と166、168と170によって形成される。トラ
ンジスタ164と166の第1ソース/ドレインは、共
に接続され、またpチャネル・トランジスタ160のゲ
ートに接続される。nチャネル・トランジスタ164の
第2ソース/ドレインは、第1電圧レール128に接続
され、一方トランジスタ166の第2ソース/ドレイン
は、第2電圧レール131に接続される。トランジスタ
164のゲートは、ノード70に接続され、nチャネル
・トランジスタ166のゲートはバイアス電圧Vbias3
に接続される。同様に、nチャネル・トランジスタ16
8と170の第1ソース/ドレインは共に接続され、ま
たpチャネル・トランジスタ162のゲートに接続され
る。トランジスタ168の第2ソース/ドレインは、第
1電圧レール128に接続され,一方トランジスタ17
0の第2ソース/ドレインは第2電圧レール131に接
続される。トランジスタ168のゲートはノード72に
接続され、一方トランジスタ170のゲートはバイアス
電圧Vbias3 に接続される。
抵抗器92を介して、ノード70に接続される。反転出
力84は、コンデンサ96の抵抗器98を介して、ノー
ド72に接続される。トランジスタ160と162のゲ
ートの間に差動信号が全く発生しない場合には、トラン
ジスタ152と154を流れる電流は等しい。トランジ
スタ146と150を流れる電流は、それぞれトランジ
スタ152と154に流入する電流のイメージであるの
で、出力端子80と84のバイアス電流は等しい。しか
し、差動信号がトランジスタ160と162のゲートの
間に加えられると、電圧差が第2段30のノード70と
72と発生する。ノード70と72に発生した電圧差
は、トランジスタ164と166、168と170によ
ってそれぞれ形成された電圧フォロアを介して、差動ト
ランジスタ160と162のゲートを駆動する。トラン
ジスタ160と162はトランジスタ152と154を
差動的に(アンバランスに)駆動し、その結果、トラン
ジスタ146と150を通る出力電流が等しくならな
い。この出力電流の変調によって、出力端子80と84
の電流が関連する負荷に適合される。これによって、増
幅器がスルー・レート・モードに入る場合に越えるしき
い値が高くなり、その結果、過渡電流の間のスルー・レ
ート現象によって発生する非直線性が減少する。
経路を示す。簡潔かつ明瞭にするため、図2に示した差
動経路に関連して前に説明した相互接続については、こ
こで繰返さない。共通モード経路用の入力段は、nチャ
ネル・トランジスタ172と174によって構成される
電流ソース、nチャネル・トランジスタ176と178
によって形成される差動対、およびpチャネル・トラン
ジスタ180と182によって構成される負荷を有す
る。トランジスタ172と174の第1ソース/ドレイ
ンは、第2電圧レール131に接続され、一方トランジ
スタ172と174のゲートは、バイアス電圧Vbias3
に接続される。トランジスタ172の第2ソース/ドレ
インは、トランジスタ176の第1ソース/ドレインに
接続され、一方トランジスタ174の第2ソース/ドレ
インは、トランジスタ178の第1ソース/ドレインに
接続される。トランジスタ176のゲートは、基準共通
モード電圧cmre f に接続される。トランジスタ178の
ゲートは、信号Vcminに接続され、この信号は、出力端
子80と84に発生する2つの出力電圧の平均値に等し
い。図1に示したように、抵抗器114と118を使用
した時間的に連続した方式か、または抵抗器114と1
18の代りにスイッチド・キャパシタを使用することに
よるサンプル法(sampled way )のいずれかで、この平
均値を発生することができる。トランジスタ176の第
2ソース/ドレインは、ノード177でトランジスタ1
80のゲートおよび第1ソース/ドレインに接続され
る。次にトランジスタ180の第2ソース/ドレイン
は、第1電圧レール128に接続される。トランジスタ
178の第2ソース/ドレインは、ノード179のpチ
ャネル・トランジスタ182のゲートおよび第1ソース
/ドレインに接続され、その第2ソース/ドレインは、
電圧レール128に接続される。
ジスタ186と188を設ける。pチャネル・トランジ
スタ186は、第1電圧レール128に接続された第1
ソース/ドレインと、nチャネル・トランジスタ176
の第2ソース/ドレインに接続された第2ソース/ドレ
インを有する。pチャネル・トランジスタ188は、第
1電圧レール128に接続された第1ソース/ドレイン
と、nチャネル・トランジスタ178の第2ソース/ド
レインに接続された第2ソース/ドレインを有する。ト
ランジスタ186と188のゲートは、各々バイアス電
圧Vbias1 に接続される。
共通モード電圧を設定し、これによって演算増幅器10
の動作点を設定する。共通モード経路の構造も、またど
のようなロッキング状態も回避するように、また当初の
状態に関係なく、回路の始動時に適切なバイアスを保証
するように設計される。図4は、補償ループならびに図
2と図3に示した差動および共通モード経路を含む演算
増幅器10の完全な回路の概略図である。ループ全体の
安定性は、補償ネットワークによって達成され、これら
のネットワークの1つが、差動および共通モード経路の
両方の補償に使用される主ネットワークである。主補償
ネットワークは、極分割法を使用し、コンデンサ90と
抵抗器92およびコンデンサ96と抵抗器98によって
それぞれ形成されるRCネットワークを含む。主極の位
置は、トランジスタ138と140の出力コンダクタン
ス、コンデンサ90と96の値、およびトランジスタ1
44、146、148および150によって形成された
出力段のゲインによって決まる。主極の位置の設定に必
要な全ての素子を、差動および共通モード経路の両方が
共有するので、同じ補償ネットワークによって、2つの
ループの安定が保証される。
プの間の唯一の相違はそれらの入力段にあるので、共通
モード・ループ用の入力段のゲインの調整を行い、その
結果、差動モード・ループと共通モード・ループの周波
数特性が同じになり、補償ネットワークの個別の素子に
対する同じ値によって、両方のループが補償される。ト
ランジスタ186と188のサイズを選択することによ
って、この調整を行い。このサイズによって、共通モー
ド増幅器の入力差動トランジスタ対176と178の相
互コンダクタンスが設定される。
償もまた設けられる。トランジスタ120と130およ
び122と132の相互コンダクタンス率が適切に選択
されると、コンデンサ22と28は、カスコード・ノー
ド133と135の寄生容量に起因する極の補償を可能
にする。コンデンサ106と110は、第5段54用の
フィード・フォワード素子として使用される。
28と130の間を流れることを可能にすることによっ
て、パワー・ダウン状態を設定する。大部分の活性素子
をオフに切り替え、内部ノードの値を既知の電圧に設定
することによって、これを達成する。この機能は、pチ
ャネル・トランジスタ190、192、194および1
96と、nチャネル・トランジスタ198と200を使
用して実行される。pチャネル・トランジスタ190、
192、194および196のゲートは、それぞれ信号
DOWNFに接続される。pチャネル・トランジスタ1
90、192、194および196のソース/ドレイン
の第1のものは、それぞれ第1電圧レール128に接続
される。トランジスタ190の第2ソース/ドレイン
は、ノード70に接続され、一方トランジスタ192の
第2ソース/ドレインは、ノード72に接続される。同
様の方法で、pチャネル・トランジスタ194の第2ソ
ース/ドレインは、ノード177に接続され、一方トラ
ンジスタ196の第2ソース/ドレインは、ノード17
9に接続される。nチャネル・トランジスタ198と2
00のゲートは、それぞれ信号DOWNに接続される。
トランジスタ198と200のソース/ドレインの第1
のものは、第2電圧レール131に接続される。トラン
ジスタ198のソース/ドレインの第2のものは、pチ
ャネル・トランジスタ160の第1ソース/ドレインに
接続され、一方nチャネル・トランジスタ200の第2
ソース/ドレインは、トランジスタ162の第1ソース
/ドレインに接続される。
bias1 は、高い供給電圧に設定され、バイアス電圧V
bias3 は、低い供給電圧に設計される。これによって、
pチャネル電流ソース・トランジスタ124、126、
186および188と、nチャネル電流ソース・トラン
ジスタ134、136、172、174、166および
170は、オフに切り替えられる。信号DOWNFは、
低い供給電圧に設定され、pチャネル・トランジスタ1
90、192、194および196をオンに切り替え、
これによってノード70、72、177および179を
強制的に高い供給電圧に変え、pチャネル出力素子14
8と144をオフに切り替える。同時に、信号DOWN
は、高い供給電圧に設定され、トランジスタ198と2
00をオンに切り替え、出力電流ソース・トランジスタ
146と150をオフに切り替える。
30に供給される電圧は、関連するディジタル回路と両
立するように、それぞれ+5ボルトおよび−0ボルトの
オーダになるように選択される。これらに対応して、次
にバイアス電圧Vbiasおよび信号DOWNFとDOWN
の電圧が選択される。本発明の演算増幅器によって、3
0MHzを超える単一(unity )ゲート帯域幅、70d
Bを超える低周波ゲインおよび80dBを超え、直線性
を有するピークからピークまでが8Vの出力のダイナミ
ック・レンジが一般的に提供される。更に、本発明の演
算増幅器は、(一般的に20KΩの)抵抗性負荷と(一
般的に50pFの)容量性負荷の両方を駆動する。更
に、切換時の過渡電流の間、スルー・レート・モードが
回避される。最後に、本発明によって、切換え可能なパ
ワー・ダウン・モードとパワー・アップ時のロック不能
の共通モード制御ループが提供される。
記で詳細に説明したが、本発明はこれに限定されるもの
ではなく、添付の請求項の範囲と精神によってのみ限定
されるものである。 以上の記載に関連して、以下の各項を開示する。 1.差動信号を受ける差動信号入力段;上記の差動信号
を増幅する差動ループ;および上記の増幅された差動信
号間の平均電圧の差を予め選択した値に保持する共通モ
ード・ループ;によって構成されることを特徴とする演
算増幅器。
接続された第ゲイン段;上記の第1ゲイン段に接続され
た第2ゲイン段;増幅された上記の差動信号を出力する
出力端子;および上記の出力端子と上記の第2ゲイン段
を接続して上記の第2ゲイン段の出力バイアス電流を動
的に制御する回路;によって構成されることを特徴とす
る前記項1記載の演算増幅器。
第1ゲイン段;上記の第2ゲイン段;および上記の出力
端子と上記の第1ゲイン段を接続する共通モード入力
段;によって構成されることを特徴とする前記項2記載
の演算増幅器。
2ゲイン段を接続し、差動および共通モード補償を行う
極分割補償ネットワークによって更に構成されることを
特徴とする前記項2記載の演算増幅器。 5.差動入力信号を受ける差動入力;第1および第2出
力;上記の第1および第2出力の間に発生する共通モー
ド電圧と基準電圧を比較し、これに応答して共通モード
制御信号を出力する共通モード状態;および上記の第1
および第2出力に発生する増幅された差動信号に応答し
て上記の第2ゲイン段に与えられたバイアス電流を動的
に制御する補助段;によって構成されることを特徴とす
るを演算増幅器。
々第1および第2増幅セクションによって構成されるこ
とを特徴とする前記項5記載の増幅器。 7.上記の共通モード段は、差動増幅器を有することを
特徴とする前記項5記載の増幅器。 8.上記の補助段は、差動増幅器を有することを特徴と
する前記項5記載の増幅器。
入力回路;上記の入力回路に接続され、上記の第1差動
信号を増幅する第1セクションと上記の第2差動信号を
増幅する第2セクションを有する第1ゲイン回路;上記
の第1ゲイン回路に接続され、上記の第1差動信号を更
に増幅する第1セクションと上記の第2差動信号を更に
増幅する第2セクションを有する第2ゲイン回路;上記
の第2ゲイン回路に接続され,増幅された第1差動信号
を出力する第1出力端子;上記の第2ゲイン回路に接続
され、増幅された第2差動信号を出力する第2出力端
子;上記の第1ゲイン回路を上記の第1および第2出力
端子と接続し、上記の演算増幅器の動作点を設定する共
通モード回路;および上記の第2ゲイン回路を上記の第
1および第2出力端子と接続し、上記の第1および第2
出力端子の出力電流バイアスを動的に制御する補助回
路;によって構成されることを特徴とする演算増幅器。
によって構成されることを特徴とする前記項9記載の演
算増幅器。 11.上記の第1ゲイン回路は、カスコード増幅器によ
って構成されることを特徴とする前記項9記載の演算増
幅器。 12.上記の第1ゲイン回路は、第1および第2共通源
増幅器によって構成されることを特徴とする前記項9記
載の演算増幅器。
1および第2出力端子間に発生する差動電圧の平均値を
予め選択した共通モード電圧に保持することを特徴とす
る前記項9記載の演算増幅器。 14.上記の共通モード回路は第1入力と第2入力を有
し、上記の第1入力は第1インピーダンスを介して上記
の第1出力端子に接続されると共に第2インピーダンス
を介して上記の第2出力端子に接続され、上記の第2入
力は基準電圧に接続されることを特徴とする前記項13
記載の演算増幅器。
端子に接続された第1カレント・ミラー、上記の第2出
力端子に接続された第2カレント・ミラー、および上記
の第1および第2カレント・ミラーに接続されて上記の
第1および第2カレント・ミラーを駆動する差動増幅器
によって構成されることを特徴とする前記項9記載の演
算増幅器。
する入力段;第1および第2増幅セクションを有する第
1ゲイン段であって、上記の第1セクションの非反転入
力は上記の入力段の反転出力に接続され、上記の第2セ
クションの非反転入力は上記の入力段の反転出力に接続
される上記の第1ゲイン段;第1および第2増幅セクシ
ョンを有する第2ゲイン段であって、上記の第2ゲイン
段の上記の第1セクションの反転入力は上記の第1ゲイ
ン段の上記の第1セクションの出力に接続され、上記の
第2ゲイン段の上記の第2セクションの反転入力は上記
の第1ゲイン段の上記の第2セクションの出力に接続さ
れる上記の第2ゲイン段;基準電圧に接続された非反転
入力および第1インピーダンスを介して上記の第2ゲイ
ン段の上記の第1セクションの出力に接続されると共に
第2インピーダンスを介して上記の第2ゲイン段の上記
の第2セクションの出力に接続され、上記の第1ゲイン
段の上記の第1および第2セクションのそれぞれの反転
入力に接続された出力を更に有する共通モード入力段;
および上記の第1ゲイン段の上記の第1セクションの上
記の出力に接続された非反転入力および上記の第1ゲイ
ン段の上記の第2セクションの上記の出力に接続された
反転入力を有する補助段であって、上記の補助段の非反
転出力は上記の第2ゲイン段の上記の第1セクションの
第2入力に接続され、上記の補助段の反転出力は上記の
第2ゲイン段の上記の第2セクションの第2入力に接続
される上記の補助段;によって構成されることを特徴と
する高性能演算増幅器。
クションの上記の出力を上記の補助段の上記の非反転入
力に接続する第1抵抗器−コンデンサ・ネットワークお
よび上記の第2ゲイン段の上記の第2セクションの上記
の出力を上記の補助段の上記の反転入力に接続する第2
抵抗器−コンデンサ・ネットワークを有する分割極補償
ネットワークによって更に構成されることを特徴とする
前記項16記載の演算増幅器。
動トランジスタと電流ソースを有する差動増幅器によっ
て構成されることを特徴とする前記項16記載の演算増
幅器。 19.上記の第1ゲイン段の上記の第1および第2セク
ションは、各々が負荷トランジスタを介して第1供給電
圧に接続されると共に電流ソース・トランジスタを介し
て第2供給電圧に接続されるカスコード・トランジスタ
を有する第1および第2カスコード増幅器セクションに
よって構成されることを特徴とする前記項16記載の演
算増幅器。
よび第2セクションは第1および第2共通ソース増幅器
セクションによって構成され、上記の第1共通ソース増
幅器セクションは上記の第1出力端子を第1供給電圧に
接続する共通ソース増幅トランジスタと上記の出力を第
2供給電圧に接続する負荷トランジスタを有し、上記の
第2共通ソース増幅器回路は上記の反転端子を上記の第
1供給電圧に接続する共通ソース増幅器トランジスタと
上記の反転出力端子を上記の第2供給電圧に接続する負
荷トランジスタを有することを特徴とする前記項16記
載の演算増幅器。
第1カレント・ミラー;上記の反転出力端子に接続され
た第2カレント・ミラー;および上記の第1および第2
カレント・ミラーを駆動する差動増幅器。によって構成
されることを特徴とする前記項16記載の演算増幅器。 22.上記の共通モード入力段は電流ソースと第1およ
び第2差動トランジスタを有する差動増幅器によって構
成され、上記の第1差動トランジスタは上記の出力端子
の両端に発生する電圧の平均値によって駆動され、上記
の第2差動トランジスタは基準電圧によって駆動される
ことを特徴とする前記項16記載の演算増幅器。
上記の方法は;入力差動増幅器の入力で第1および第2
差動信号を受けるステップ;上記の入力差動増幅器に接
続されたぞれぞれの第1および第2カスコード増幅器段
を使用して上記の第1および第2差動信号を増幅するス
テップ;上記の第1および第2カスコード増幅器段に接
続されたそれぞれの第1および第2共通ソース増幅器段
を使用して上記の第1および第2差動信号を更に増幅す
るステップ;上記の第1および第2共通ソース増幅器段
から供給される上記の増幅された第1および第2差動信
号を補助差増幅器の入力に供給するステップ;上記の補
助差動増幅器によって駆動される第1および第2カレン
ト・ミラーを使用して上記の第1および第2共通ソース
増幅器段の出力バイアス電流を制御するステップ;共通
モード入力差動増幅器を使用して上記の第1および第2
共通ソース増幅器段の出力の間に発生する電圧の平均値
を比較するステップ;および前記の共通モード入力差動
増幅器の出力を上記の第1および第2カスコード増幅器
段にフィードバックして上記の共通モード電圧を設定す
るステップ;によって構成されることを特徴とする方
法。
の演算増幅器(10)は差動信号を受ける差動入力段
(18)を有する。上記の差動信号は差動ループ(3
0、64)、(86)によって増幅される。増幅された
差動信号は1対の差動出力端子(80、84)に出力さ
れる。増幅された差動信号の平均電圧は、共通モード・
ループ(54)、(30、64)によって予め選択した
値に保持される。
ある。
電気図である。
の概略電気図である。
Claims (4)
- 【請求項1】 第1及び第2の差動入力信号を受信する
差動入力と、前記差動入力に結合され、前記差動信号を
増幅する第1の利得段と、前記第1の利得段に結合さ
れ、前記差動信号を更に増幅する第2の利得段と、前記
第2の利得段に接続され、前記増幅された差動信号を出
力する第1及び第2の出力と、前記第1及び第2の出力
間に現れる共通電圧を基準電圧と比較しかつ前記第1の
利得段に前記比較に応じて共通モード制御信号を出力す
る共通モード段と、前記第1及び第2の出力に現れる前
記増幅された差動信号に応じて前記第2の利得段から供
給される出力バイアス電流を動的に制御する補助段とを
備えていることを特徴とする演算増幅器。 - 【請求項2】 前記第1及び第2の利得段は、それぞれ
第1及び第2の増幅セクションを備えていることを特徴
とする請求項1に記載の演算増幅器。 - 【請求項3】 前記共通モード段は、差動増幅器を含む
ことを特徴とする請求項1に記載の演算増幅器。 - 【請求項4】 前記補助段は、差動増幅器を含むことを
特徴とする請求項1に記載の演算増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9012329 | 1990-10-05 | ||
FR9012329A FR2667744B1 (fr) | 1990-10-05 | 1990-10-05 | Amplificateur operationnel a entrees et sorties differentielles. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04249411A JPH04249411A (ja) | 1992-09-04 |
JP3272380B2 true JP3272380B2 (ja) | 2002-04-08 |
Family
ID=9400988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25809691A Expired - Lifetime JP3272380B2 (ja) | 1990-10-05 | 1991-10-04 | 高性能演算増幅器と増幅方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5216380A (ja) |
EP (1) | EP0486332B1 (ja) |
JP (1) | JP3272380B2 (ja) |
DE (1) | DE69119036T2 (ja) |
FR (1) | FR2667744B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11075610B2 (en) | 2019-03-26 | 2021-07-27 | Samsung Electronics Co., Ltd. | Receiver for compensating common mode offset |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5384503A (en) * | 1992-09-09 | 1995-01-24 | Shu; Lee-Lean | SRAM with current-mode read data path |
US5349305A (en) * | 1993-07-22 | 1994-09-20 | United Microelectronics Corporation | Fully differential current sample/hold circuit |
EP0639889B1 (en) * | 1993-08-19 | 1999-09-15 | Advanced Micro Devices, Inc. | Low voltage fully differential operational amplifiers |
US5442318A (en) * | 1993-10-15 | 1995-08-15 | Hewlett Packard Corporation | Gain enhancement technique for operational amplifiers |
KR960011407B1 (ko) * | 1994-04-26 | 1996-08-22 | 한국전기통신공사 | 저전압 고속동작의 씨모스 (cmos) 연산증폭기 |
FR2719425B1 (fr) * | 1994-04-29 | 1996-08-09 | Sgs Thomson Microelectronics | Amplificateur différentiel à réglage de mode commun. |
DE19501236C2 (de) * | 1995-01-17 | 1996-11-14 | Ldt Gmbh & Co | Verstärker |
US5748040A (en) * | 1995-07-17 | 1998-05-05 | Crystal Semiconductor Corporation | Fully differential high gain cascode amplifier |
GB2303991B (en) * | 1995-07-31 | 1998-12-23 | Sony Uk Ltd | Microphone amplifier with phantom power |
US5705921A (en) * | 1996-04-19 | 1998-01-06 | Cypress Semiconductor Corporation | Low noise 3V/5V CMOS bias circuit |
US5936469A (en) * | 1997-08-04 | 1999-08-10 | Motorola, Inc. | Amplifier with input referred common-mode adjustment |
TW468131B (en) * | 1997-08-28 | 2001-12-11 | Holtek Semiconductor Inc | Automatic detect device of computer mouse optical couple combination input signal |
US6150882A (en) * | 1998-12-18 | 2000-11-21 | Ericsson Inc. | RF low noise amplifier |
US6281751B1 (en) * | 1999-08-16 | 2001-08-28 | Cirrus Logic, Inc. | Frequency compensation for single-ended class AB operational amplifiers with fully-differential input stages |
US6654058B1 (en) * | 1999-09-03 | 2003-11-25 | Xerox Corporation | Resettable pixel amplifier for use in a photosensor array |
DE10042170A1 (de) * | 2000-08-15 | 2002-03-07 | Infineon Technologies Ag | Differentieller, komplementärer Verstärker |
US6359512B1 (en) | 2001-01-18 | 2002-03-19 | Texas Instruments Incorporated | Slew rate boost circuitry and method |
US6664820B1 (en) * | 2001-10-22 | 2003-12-16 | National Semiconductor Corporation | Universal cable driver buffer circuit |
DE10158357A1 (de) * | 2001-11-28 | 2003-06-12 | Philips Intellectual Property | Kompensationsschaltung für Frequenzfilter |
KR100681239B1 (ko) * | 2005-06-27 | 2007-02-09 | 삼성전자주식회사 | 연산 증폭기 |
TWI370515B (en) * | 2006-09-29 | 2012-08-11 | Megica Corp | Circuit component |
US8890611B2 (en) * | 2012-02-08 | 2014-11-18 | Mediatek Inc. | Operational amplifier circuits |
US9525391B2 (en) * | 2014-03-05 | 2016-12-20 | Mediatek Singapore Pte. Ltd. | Fully differential class A/AB amplifier and method thereof |
KR20220072030A (ko) * | 2020-11-23 | 2022-06-02 | 삼성전자주식회사 | 증폭기 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4667165A (en) * | 1986-02-19 | 1987-05-19 | Advanced Micro Devices, Inc. | High-speed full differential amplifier with common mode rejection |
IT1201839B (it) * | 1986-08-08 | 1989-02-02 | Sgs Microelettronica Spa | Amplificatore operazionale di potenza cmos ad uscita interamente differenziale |
EP0325299A3 (en) * | 1988-01-21 | 1990-08-01 | Nec Corporation | An operational amplifier |
US5015966A (en) * | 1990-05-01 | 1991-05-14 | Xerox Corporation | Folded cascode amplifier |
-
1990
- 1990-10-05 FR FR9012329A patent/FR2667744B1/fr not_active Expired - Fee Related
-
1991
- 1991-10-01 US US07/769,906 patent/US5216380A/en not_active Expired - Lifetime
- 1991-10-04 DE DE69119036T patent/DE69119036T2/de not_active Expired - Fee Related
- 1991-10-04 EP EP91402659A patent/EP0486332B1/en not_active Expired - Lifetime
- 1991-10-04 JP JP25809691A patent/JP3272380B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
MARCO FERRO,外2名,"A Floating CMOS Bandgap Voltage R |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11075610B2 (en) | 2019-03-26 | 2021-07-27 | Samsung Electronics Co., Ltd. | Receiver for compensating common mode offset |
US11791791B2 (en) | 2019-03-26 | 2023-10-17 | Samsung Electronics Co., Ltd. | Receiver for compensating common mode offset |
Also Published As
Publication number | Publication date |
---|---|
DE69119036D1 (de) | 1996-05-30 |
EP0486332A1 (en) | 1992-05-20 |
US5216380A (en) | 1993-06-01 |
FR2667744A1 (fr) | 1992-04-10 |
DE69119036T2 (de) | 1996-11-21 |
JPH04249411A (ja) | 1992-09-04 |
EP0486332B1 (en) | 1996-04-24 |
FR2667744B1 (fr) | 1996-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3272380B2 (ja) | 高性能演算増幅器と増幅方法 | |
US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
US6002299A (en) | High-order multipath operational amplifier with dynamic offset reduction, controlled saturation current limiting, and current feedback for enhanced conditional stability | |
JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
US5847607A (en) | High speed fully differential operational amplifier with fast settling time for switched capacitor applications | |
US6114907A (en) | Amplifier with dynamic compensation and method | |
US8552801B2 (en) | Amplifier common-mode control methods | |
US4533876A (en) | Differential operational amplifier with common mode feedback | |
KR100204180B1 (ko) | 모놀리식 집적 차동 증폭기 | |
EP0259879A2 (en) | Operational amplifier circuit having wide operating range | |
JP4246064B2 (ja) | チョップト入力トランジスタ対を備えた演算増幅器 | |
JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
US5475343A (en) | Class AB complementary output stage | |
EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
US5146179A (en) | Fully differential operational amplifier having frequency dependent impedance division | |
EP0797867B1 (en) | Low voltage linear output buffer operational amplifier | |
US6819168B1 (en) | Integrator with high gain and fast transient response | |
US6326847B1 (en) | High gain, high speed, rail-to-rail amplifier | |
EP0651500A1 (en) | Operational amplifier | |
JPH10173445A (ja) | 増幅器 | |
US6396352B1 (en) | CMOS power amplifier for driving low impedance loads | |
JPH04233306A (ja) | 線形cmos出力段 | |
JP2002198752A (ja) | 超低電圧cmosのab級電力増幅器 | |
JPH11500883A (ja) | 増幅器 | |
US5825228A (en) | Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |